【Qt编译】ARM环境 Qt5.14.2-QtWebEngine库编译 （完整版）

下载Qt5.14.2源代码（可根据自己的需求下载不同版本）下载网站。

【FPGA/IC】CRC电路的Verilog实现

【FPGA/IC】CRC电路的Verilog实现

【XILINX】记录ISE/Vivado使用过程中遇到的一些warning及解决方案

XILINX/AMD是大家常用的FPGA，但是在使用其开发工具ISE/Vivado时免不了会遇到很多warning，(大家是不是发现程序越大warning越多？)，并且还有很多warning根据消除不了，看着特心烦？ 我这里汇总一些我遇到的和记录的，给大家参考

【数字IC/FPGA】手撕代码：模3检测器(判断输入序列能否被3整除)

【数字IC/FPGA】手撕代码：模3检测器(判断输入序列能否被3整除)

AD从原理图到PCB超详细教程

我在学习AD的时候，看了网上很多教程，但是东西很杂，有很多条理不清而且废话很多，所以相信大家学习的时候也是遇到一样的困难。我就特地写一篇帖子，整理了一下AD从画原理图开始一直到画完PCB文件的所有步骤，一方面是供大家参考学习，另一方面可以方便我自己学习记忆更加深刻。我用的版本是AD16中文版，大家用新的版本AD20或者AD22应该操作都是差不多的。

3. WiFi基本原理

WiFi的全称是Wireless Fidelity。它是一种无线网络通信技术，由Wi-Fi联盟拥有，目的是改善基于IEEE802.11标准的无线网络产品之间的互通性，允许电子设备在没有物理连接的情况下进行高速数据传输。此外，WiFi也被视为IEEE 802.11标准的同义词。802.是网络协议。具体来说，802.是国际电工电子工程师学会（IEEE）制定的局域网和城域网标准的一部分。这些标准涵盖了一系列的无线和有线技术，包括以太网、令牌环、无线局域网等。每个标准都有一个特定的编号，例如802.11。

OpenHarmony开发-连接开发板调试应用

在OpenHarmony开发过程中，连接开发板进行应用调试是一个关键步骤，开发者需要在真实的硬件环境中测试和优化他们的应用。本文详细介绍了OpenHarmony开发中连接开发板调试应用的操作步骤。首先，我们需要搭建OpenHarmony的开发环境，正确安装OpenHarmony-SDK和所需的驱动程序。接着，我们通过USB连接方式将开发板连接到开发机。在连接成功后，我们使用DevEco-Studio部署和启动应用。通过监控应用在开发板上的运行情况，我们可以利用日志输出进行问题诊断。

Boost电路实战详解！（高效率同步整流，PID闭环追踪）

高效率同步整流boost电路升压拓扑，可实现高效率的能量传输以及PID闭环跟踪

OpenHarmony开发-系统烧录

本文详细介绍了烧录OpenHarmony系统到开发板的操作流程。从基础的硬件准备和软件环境设置入手，详细说明了如何配置开发环境、构建系统镜像等过程，详细描述了烧录过程中的关键步骤，以及如何使用专用工具将OpenHarmony系统镜像传输到开发板。同时，文章也列出了烧录过程中可能遇到的常见问题及其解决方案。

小梅哥Xilinx FPGA学习笔记19——IP 核使用之 ROM

ROM 是只读存储器（）的简称，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除，且资料不会因为电源关闭而消失。而事实上在FPGA中通过IP核生成的ROM或RAM，调用的都是FPGA内部的RAM资源，掉电内容都会丢失（这也很容易解释，FPGA芯片内部本来就没有掉电非易失存储器单元）。用IP核生成的ROM模块只是提前添加了数据文件.coe格式），在FPGA运行时通过数据文件给ROM模块初始化，才使得ROM。

最全Linux驱动开发全流程详细解析（持续更新）

Linux驱动开发详细解析

BUCK、BOOST、BUCK-BOOST电路原理分析

BUCK、BOOST、BUCK-BOOST电路原理分析，整合了一波，尽量把内容弄得条理分明了

FPGA实现电机位置环、速度环双闭环PID控制

​位置环作为外环，通过编码器计数通过PID输出速度；位置环输出的速度作为目标速度输入速度环，与编码器测速的当前速度进行PID计算，从而完成电机的双PID控制。​​

HNU-电子测试平台与工具2-I2C

首先是在scl=1时，sda由1->0，开始数据传输，并先写入器件地址(10100000)和数据地址，然后根据wr_op，rd_op判断进行读还是写操作，写操作直接开始写入数据，读操作则需要重新写器件地址和数据地址，然后读取数据。首先是向地址为8‘h55处写入数据，sda在scl为高电平时产生下降沿，表示开始工作，scl开始翻转，依次写入器件地址，数据地址，以及数据8’haa，并接收响应。sda输出使用sda使能信号sda_en控制，写器件地址，数据地址，写数据时使能信号为1，接收ACK响应时使能为0。

数码管移位循环显示数字verilog代码ego1开发板

名称：数码管移位循环显示数字verilog代码ego1开发板（代码在文末下载）软件：VIVADO语言：Verilog代码功能：采用EGO1中的两组数码管，让该8个数码管循环显示：01234567，12345678，23456789....电路的输入信号en进行启动或暂停；output reg [3:0] bit_strobe_1, //高电平点亮，高电平选通。output reg [3:0] bit_strobe_2//高电平点亮，高电平选通。input shift_key_p,//移位。

2024年集创赛FPGA紫光同创赛道男女声，童声变声

本代码是笔者参加2024年集创赛紫光同创赛道，在网上的代码，论文，课设等基础上编辑出来的一款带有GUI界面的数字变声器，变声效果良好，可以直接运行，有相关变换说明。能够直接打开指定格式的音频文件，实现音频的播放暂停，具有男女声转换，童声转换的功能，且能显示音频的时域图，FFT频谱图，共振峰及基音周期转换前后零极点图，方便对比观察。

基带信号处理设计原理图：2-基于6U VPX的双TMS320C6678+Xilinx FPGA K7 XC7K420T的图像信号处理板

C6678板卡 , 高速图像采集 , 基带信号处理 , 软件无线电系统 , 无线仿真平台

【Verilog实现FPGA上的信号延迟】—— 用Verilog代码实现将信号延迟N拍，这是FPGA中非常重要的一个操作，可以使数据在不同模块之间精确同步。

以上是Verilog实现信号延迟N拍的示例代码，读者可以根据自己的需求进行相应的修改和调整。FPGA技术是实现数字电路设计的重要手段之一，对于有志于从事数字电路设计和嵌入式系统开发的读者来说，掌握FPGA编程技术是非常有必要的。Verilog中的“$delay(n)”函数可以使信号延迟n个时钟周期，实现信号延迟N拍的功能。【Verilog实现FPGA上的信号延迟】—— 用Verilog代码实现将信号延迟N拍，这是FPGA中非常重要的一个操作，可以使数据在不同模块之间精确同步。

Vitis导入sdk工程

在FPGA的嵌入式开发的时候，在2018版本以前是vivado结合sdk开发的，那么在高版本的vivado是结合vitis开发的，那么如何使用vitis开发以前sdk工程呢？以下是本人探索的一些经验。以正点原子V2领航者7010开发版为例，工程使用ov5640的lcd显示例程。