问一个有关于Protel DXP的问题

问一个很初级的问题

比如我写了个half_adder.vhd,然后在full_adder用half_adder又建了个full_adder.vhd,然后照这种方法再写一个full_adder4bit.vhd

那么在这个工程文件里，如果对full_addre4bit进行模拟呢？
现在如果我在design->create VHDL Testbench时提示什么no valid VHDL found in document

在项目编译full_adder4bit时会出现错误 'full_adder' is not compiled in library work

那么该怎么做呢