精华内容
下载资源
问答
  • 以太网MACFPGA设计

    2018-06-29 08:45:07
    本文描述了如何使用FPGA设计MAC的方法,有时序的分析、有以太网物理层和链路层的分析
  • Altera FPGA IP CORE 以太网 MAC
  • 基于RGMII的以太网MACFPGA实现,代码工程完整有用。可以作为参考代码,fpga不熟悉者,请不要下载。
  • 参加竞赛的缘故需要使用到Xilinx的PYNQ-Z2,但网上搜到的开发环境配置教程都是Windows下的,对于Mac用户不是很友好,虽然好像搞硬件开发对Mac一直都不太友好 (T_T) 。

    参加竞赛的缘故需要用到Xilinx的PYNQ,但网上搜到的开发环境配置教程都是Windows下的,对于Mac用户不是很友好,虽然搞硬件开发对Mac一直都不太友好 (T_T) ,写博客记录一下过程。

    准备工作

    • MacOS Mojava(10.14.6)
    • PYNQ-Z2开发板一块
    • 以太网线一根
    • 8G+ MicroSD卡一张
    • MicroUSB线一条
    • 拓展坞一个(Mac硬伤)

    PYNQ开箱

     PYNQ开箱实拍
    Wow!这开发板颜值吹爆,单身久了看块儿板子都甜甜的。

    烧录镜像

    • 下载镜像,可以在PYNQ官网上下载,目前的最新版本是v2.6:

    官网镜像

    • 格式化,使用Mac自带的磁盘工具将SD卡内容抹除,格式选择FAT:

    在这里插入图片描述

    • 查看磁盘和分区信息,在终端中输入命令 diskutil list ,找到挂载SD卡的位置(这里是disk3s1):

    在这里插入图片描述

    • 卸载分区,使用diskutil unmount /dev/disk3s1命令:

    在这里插入图片描述

    • 烧录镜像,使用命令sudo dd bs=4m if='/Users/lujie/Desktop/pynq_z2_v2.5.img' of=/dev/rdisk3 ,if后面的参数为镜像地址,of后的参数为目标SD卡,这里注意要在disk前加上r
      在这里插入图片描述
      输入管理员密码,等待烧录完成后提示(过程时间略长):
      烧录完成

    • 推出SD卡,使用命令diskutil unmountDisk /dev/disk3
      在这里插入图片描述

    当然,如果懒得使用命令行折腾的话,可以找一台Windows电脑用Win32 Disk Imager来烧录。

    启动PYNQ

    插入烧录好的SD卡,使用Micro USB线和网线将PYNQ和Mac相连,打开开关,首先红灯亮起,大约半分钟后黄蓝灯闪烁,最后4个黄灯常亮表明以SD卡方式启动成功:
    启动成功

    网络连接

    • 配置静态 ip,在系统偏好设置-网络里找到与PYNQ相连的网线,手动配置IPV4地址如下:
      静态地址

    • 启动Jupyter Notebooks,使用浏览器访问http://192.168.2.99,密码是xilinx,之后就可以在此编写Python代码:
      在这里插入图片描述

    网络共享

    通过上述方式直接连接到电脑后PYNQ是未接入网络的,而我们使用pip下载包或者更新软件时需要在有网的环境下进行,官方文档里通过将PYNQ网线接到路由器上来解决。这里我们可以直接通过电脑网络共享来解决上网问题。

    • 系统偏好设置-共享里按如下设置:
      网络共享
    • 网络测试,可以正常上网:
      在这里插入图片描述

    访问文件夹

    要访问服务器下文件夹的内容,在浏览器中输入smb://192.168.2.1即可在访达中打开文件夹上传或修改文件,密码同样是xilinx:

    在这里插入图片描述

    博客链接

    1. FPGA | PYNQ使用USB WiFi(无线网卡)教程
    2. FPGA | PYNQ-Z2使用语音播报模块
    展开全文
  • 介绍了基于FPGA的以太网MAC控制器的设计,主要实现了半双工模式下CSMA/CD协议、全双工模式下Pause帧的收发,以及对物理层芯片中寄存器的读写访问。设计采用Verilog硬件描述语,按照自顶向下的设计流程描述了以太网的...
  • 本文给出了一种由FPGA实现的无线传感器网络MAC控制器的设计方法,采用自顶向下的方法设计各个模块,并在QuartusII8.0完成了仿真,该控制器主要支持IEEE802.15.4协议。测试结果表明,该MAC控制器支持20~250 kbs数据...
  • 以太网IEEE802.3协议根据LAN的特点,把数据链路层分成LLC(逻辑链路控制)和MAC(介质访问控 制)两个子层.MAC层协议作为数据帧...介绍了基于FPGA的10M/100M以太网MAC控制器的设计,整个设计用 VErilog语言实现.
  • 以太网MAC层协议研究与FPGA实现
  • 基于RGMII的以太网MACFPGA实现代码,整个工程采用Verilog HDL实现,包括测试用例以及功能验证TestBench
  • 基于MII的以太网MACFPGA实现代码,采用Verilog HDL编写。代码简单,架构清晰,实用性强。
  • 以太网MAC控制器的FPGA实现方法
  • USB_I2C_MAC_FPGA_Code

    2018-01-29 09:07:43
    USB_I2C_MAC_FPGA_Code
  • 1. FPGA实现千兆以太网_数据链路层(MAC) 数据链路层(MAC) 通过物理网络链路,提供数据传输。不同的数据链路层定义了不同的网络和协议特征,其中包括物理编址,网络拓扑结构,错误校验,数据帧序列以及流控;规定了0...

    FPGA学习笔记

    1. FPGA实现千兆以太网_数据链路层(MAC)

    数据链路层(MAC)
    通过物理网络链路,提供数据传输。不同的数据链路层定义了不同的网络和协议特征,其中包括物理编址,网络拓扑结构,错误校验,数据帧序列以及流控;规定了0,1的分包形式,确定了网络数据包的形式。

    在这里插入图片描述
    MAC层与物理层通过接口协议进行传输数据, 保证发送方与接收方可以正确的传输数据,把错的数据丢掉。

    接口协议

    1. RMII
    2. MII: media independent interface,媒体独立接口。
    一般用在百兆以太网上; 25MHz*4bits=100Mbits

    • 原理图

    在这里插入图片描述

    • 时序图

    在这里插入图片描述
    特点:慢,节约数据线,只要6根线

    3. GMII:125MHz*8bits=1000Mbits=1Gbits

    • 原理图

    在这里插入图片描述

    • 时序图

    在这里插入图片描述
    特点:快,要10根线发送数据

    4. RGMII: 接口为双速率接口,在时钟的的上升沿和下降沿数据都变化。一般125MHz * 4bits * 2 = 1Gbits

    • 原理图

    在这里插入图片描述

    • 时序图

    在这里插入图片描述
    特点:快,但要6根线发送数据

    5. SGMII:串行收发器传输

    【注】:个人学习笔记,如有错误,望不吝赐教,这厢有礼了~~~

    展开全文
  • 本文给出了完全用FPGA实现无线传感器网络MAC控制器的设计方法,该方法只需外接物理层芯片和MCU便可完成网络功能。从而有效降低了成本,减少了版面积,提高了整个系统的集成度。
  • 基于FPGA 的以太网MAC 子层协议设计实现
  • Triple-Speed Ethernet(tse)FPGA软核MAC官方实例 http://blog.csdn.net/xgbing/article/details/8557144
  • 介绍了10 M/100 M以太网MAC控制器的设计,主要实现了半双工模式下CSMA/CD协议、全~r&-r模式下Pause帧的收发,以及对物理层芯片中寄存器的读写访问,整个设计采用VHDL语言实现。
  • 最近花了一周时间调试这个功能,因为网上找的很多文章,包括MAC层协议说明与FPGA做CRC32算法的研究等,有些地方描述的不一致,导致调试的过程中走了很多弯路,特地把最近收集的以及自己思考的成果记录下来,如果有...

      最近花了一周时间调试这个功能,因为网上找的很多文章,包括MAC层协议说明与FPGA做CRC32算法的研究等,有些地方描述的不一致,导致调试的过程中走了很多弯路,特地把最近收集的以及自己思考的成果记录下来,如果有什么地方不对的,希望看到的人能指点一下。

    一、FPGA做MAC首先就是与PHY的接口问题,常用的百兆接口有MII和RMII,传输速率一样,不过MII是4bit传输,时钟25M,而RMII是2bit传输,时钟是50M,这两种接口每秒钟传输的数据量一样,具体区别就不做介绍了。

            我用的是MII接口,看PHY的芯片手册观察,操作大概就是25M的txc的下降沿,把使能en和数据txd赋值,上升沿的时候PHY芯片会锁存这些值并做处理。


    二、其次FPGA做MAC与PHY通信上之后,需要遵循一定的协议,才能借助于PHY把想要发送的数据通过报文方式发送出去,这种协议就是MAC协议,也叫IEEE 802.3

            a、引导码和定界字符,PHY在捕捉到7个字节101010....相间的二进制后,再捕捉一个字节的10101011,PHY就判断后面的数据就是6个字节的目标MAC,6个字节的源MAC,2个字节的报文类型等等。MAC层要求定界字符之后的内容要在64字节到1518个字节之间,其中包括14自己的目标和源MAC,4字节的CRC32值。并且报文帧之间的传递间隔要大于9.6us。

    大概了解了MAC协议之后,就要知道这些引导码等如何实用到MII接口的4bit传输。拿最后的定界字符1010,1011来说,现发送1010,后发送1011,依次对应txd的关系是txd[0],txd[1],txd[2],txd[3],也就现发送txd[3:0]=0101=4'h5,后发送txd[3:0]=1101=4'hD,引导码同样推理出4'h5,7个字节及14个4'h5,加一个定界符4'h5,4'hD。

            b、上传了一篇经过我注释的关于FPGA并行4bit计算CRC32的公式推导过程的文档:http://wenku.baidu.com/view/bba215c7a0116c175f0e48c7.html

            概念:CRC32也就是循环沉余校验,说白了就是一串数据除以一个G(X)=0X04C11DB7所得到的余数就是CRC32了,因为一串数据长度不确定,数据量非常大,系统不可能像其他取余计算那样直接x%y的方式,这就衍生了好多算法,比如查表法等。

            用法:人们把CRC32(余数)加到串数据后面4个字节,这样接收端接收到的数据就变成了原来的一串数据左移4个字节加上余数,把接收到的数据除以G(X)的话,余数就肯定为0了,如果传输过程中数据有损坏等,那么接收到的数据除以G(X),余数就不等于0了,这样就能最快的判断传输的一长串数据有没有错误。

    并行算法的推导过程我就不详细说明了,我提供的文档说明的已经很详细,需要讲的就是计算出来的CRC32值怎么传输,并行算法计算出来的CRC32按文档说的方式加到数据帧后面,把包括CRC32的数据帧带入算法计算能得出魔数0XC704DD7B,说明CRC32的计算结果已经正确了。

            问题:把正确的CRC32值加到数据帧后面,还是发送不出去?Wireshark软件还是抓不到FPGA发送出来的网口数据?不知道是不是很多人会遇到这个问题,总之我是遇到了,而且折磨我又调试了好长时间,不断的怀疑自己,是不是文档介绍的算法不行,还是什么原因,通过各个途径都没有找到原因,请教了高手是校验值发送次序的问题,晚上研究了一下,发现CRC32并行算法推导过程中d3, d2, d1, d0 为读入的数据顺序,对应关系为datain(txd),时候可以得出魔数,对应关系换成datain({txd[0],txd[1],txd[2],txd[3]}),得出的CRC32按位取反结果才是要发送到PHY的FCS,这一点让我很奇怪,但又找不到原因,如果有人了解的更深一点,希望能指点一下。这里得出的CRC32取反后值如何4bit方式发送出去呢,其实和前面的引导码一样发送,例如CRC32[31:28]=4'hE=4'b1110,取反等于4'b0001,其中txd[3]=1'b1,txd[2:0]=3'b000,即得出txd=4'h1000=4'h8,依此类推。
            关于按照文档推导的并行计算出来的CRC32结果,为什么不是直接充当MAC层的FCS值,我没有找到任何理论依据,公式推导的文档中也没有提,如果有人对此有过研究的可以联系我,希望能让我请教一下。工作邮箱:zhangw_work@163.com

    展开全文
  • Triple-Speed Ethernet(tse)FPGA软核MAC测试

    万次阅读 热门讨论 2013-01-30 17:58:27
    Altera公司的三速以太网(TSE)是一个可配置的FPGA软核MAC,主要应用于10/100 Mbps (快速以太网)和1000 Mbps (千兆以太网)线路卡、NIC卡以及交换机等。  官方资源:  ...

         Altera公司的三速以太网(TSE)是一个可配置的FPGA软核MAC,主要应用于10/100 Mbps (快速以太网)和1000 Mbps (千兆以太网)线路卡、NIC卡以及交换机等。

         官方资源:

         http://www.altera.com.cn/support/ip/interface-protocols/ips-inp-tse.html

         http://www.altera.com.cn/literature/ug/ug_ethernet.pdf

         http://www.altera.com.cn/support/refdesigns/ip/interface/ref-triple-speed-ethernet-data-path.html

         http://www.altera.com.cn/literature/an/an647.pdf

         http://www.altera.com.cn/literature/an/an440.pdf

         http://www.altera.com.cn/literature/an/an483.pdf

         http://www.altera.com/support/ip/interface-protocols/ips-inp-tse.html


         官方实例: http://download.csdn.net/detail/xgbing/5286324


         官方的FPGA开发套件提供了与Marvell 88E1111 PHY工作的实例,但俺没有银子,最便宜的DE2开发板也得3000块吧。我用手头的EP2C8Q208C8搭建了一个测试平台:


    (1)发送测试:



    (2)接收测试:

    Id1 = 0x13, Id2 = 0x78e2.
    Wait reset.
    Reset ok.
    config = 0x3100.
    MII status = 0x7809.
    Reg 4 = 0x1e1.
    Wait Auto-nego...OK.
    config = 0x3100.
    MII status = 0x782d.
    MII status2 = 0x4780.
    Link OK.
    
    -----------------------------
    RX 0x3c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 06 00 01 
    0010: 08 00 06 04 00 01 00 25 11 06 07 39 C0 A8 01 A0 
    0020: 00 00 00 00 00 00 C0 A8 01 79 00 00 00 00 00 00 
    0030: 00 00 00 00 00 00 00 00 00 00 00 00 
    
    -----------------------------
    RX 0x3c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 06 00 01 
    0010: 08 00 06 04 00 01 00 25 11 06 07 39 C0 A8 01 A0 
    0020: 00 00 00 00 00 00 C0 A8 01 79 00 00 00 00 00 00 
    0030: 00 00 00 00 00 00 00 00 00 00 00 00 
    
    -----------------------------
    RX 0x3c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 06 00 01 
    0010: 08 00 06 04 00 01 00 25 11 06 07 39 C0 A8 01 A0 
    0020: 00 00 00 00 00 00 C0 A8 01 79 00 00 00 00 00 00 
    0030: 00 00 00 00 00 00 00 00 00 00 00 00 
    
    -----------------------------
    RX 0x3c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 06 00 01 
    0010: 08 00 06 04 00 01 00 25 11 06 07 39 C0 A8 01 A0 
    0020: 00 00 00 00 00 00 C0 A8 01 79 00 00 00 00 00 00 
    0030: 00 00 00 00 00 00 00 00 00 00 00 00 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 10 76 00 00 40 11 E5 39 C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A AA 2E 80 D7 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 44 45 42 45 4A 46 48 46 
    0040: 46 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 43 41 00 00 20 00 01 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 10 86 00 00 40 11 E5 29 C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A AA 2E 80 D7 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 44 45 42 45 4A 46 48 46 
    0040: 46 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 43 41 00 00 20 00 01 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 10 95 00 00 40 11 E5 1A C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A AA 2E 80 D7 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 44 45 42 45 4A 46 48 46 
    0040: 46 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 43 41 00 00 20 00 01 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 10 A6 00 00 40 11 E5 09 C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A AA 2F 80 D8 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 44 45 42 45 4A 46 48 46 
    0040: 46 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 41 41 00 00 20 00 01 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 10 B5 00 00 40 11 E4 FA C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A AA 2F 80 D8 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 44 45 42 45 4A 46 48 46 
    0040: 46 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 41 41 00 00 20 00 01 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 10 C4 00 00 40 11 E4 EB C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A AA 2F 80 D8 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 44 45 42 45 4A 46 48 46 
    0040: 46 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 41 41 00 00 20 00 01 
    
    -----------------------------
    RX 0xd8 bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 CA 10 D3 00 00 40 11 E4 60 C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 8A 00 8A 00 B6 50 4C 11 02 80 D9 C0 A8 
    0030: 01 A0 00 8A 00 A0 00 00 20 45 48 45 50 45 4F 45 
    0040: 48 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 43 41 41 41 00 20 45 49 45 49 43 
    0060: 41 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0070: 41 43 41 43 41 43 41 43 41 42 4E 00 FF 53 4D 42 
    0080: 25 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 
    0090: 00 00 00 00 00 00 00 00 00 00 00 00 11 00 00 06 
    00A0: 00 00 00 00 00 00 00 00 00 E8 03 00 00 00 00 00 
    00B0: 00 00 00 06 00 56 00 03 00 01 00 01 00 02 00 17 
    00C0: 00 5C 4D 41 49 4C 53 4C 4F 54 5C 42 52 4F 57 53 
    00D0: 45 00 09 04 0E 00 00 00 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 10 D4 00 00 40 11 E4 DB C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A A8 33 80 DB 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 49 45 49 43 41 43 41 43 
    0040: 41 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 42 4C 00 00 20 00 01 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 10 E8 00 00 40 11 E4 C7 C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A A8 33 80 DB 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 49 45 49 43 41 43 41 43 
    0040: 41 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 42 4C 00 00 20 00 01 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 10 F7 00 00 40 11 E4 B8 C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A A8 33 80 DB 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 49 45 49 43 41 43 41 43 
    0040: 41 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 42 4C 00 00 20 00 01 
    
    -----------------------------
    RX 0xd8 bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 CA 11 0A 00 00 40 11 E4 29 C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 8A 00 8A 00 B6 50 49 11 02 80 DC C0 A8 
    0030: 01 A0 00 8A 00 A0 00 00 20 45 48 45 50 45 4F 45 
    0040: 48 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 43 41 41 41 00 20 45 49 45 49 43 
    0060: 41 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0070: 41 43 41 43 41 43 41 43 41 42 4E 00 FF 53 4D 42 
    0080: 25 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 
    0090: 00 00 00 00 00 00 00 00 00 00 00 00 11 00 00 06 
    00A0: 00 00 00 00 00 00 00 00 00 E8 03 00 00 00 00 00 
    00B0: 00 00 00 06 00 56 00 03 00 01 00 01 00 02 00 17 
    00C0: 00 5C 4D 41 49 4C 53 4C 4F 54 5C 42 52 4F 57 53 
    00D0: 45 00 09 04 0E 00 00 00 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 11 0B 00 00 40 11 E4 A4 C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A A8 30 80 DE 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 49 45 49 43 41 43 41 43 
    0040: 41 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 42 4C 00 00 20 00 01 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 11 20 00 00 40 11 E4 8F C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A A8 30 80 DE 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 49 45 49 43 41 43 41 43 
    0040: 41 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 42 4C 00 00 20 00 01 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 11 30 00 00 40 11 E4 7F C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A A8 30 80 DE 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 49 45 49 43 41 43 41 43 
    0040: 41 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 42 4C 00 00 20 00 01 
    
    -----------------------------
    RX 0xd8 bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 CA 11 44 00 00 40 11 E3 EF C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 8A 00 8A 00 B6 50 46 11 02 80 DF C0 A8 
    0030: 01 A0 00 8A 00 A0 00 00 20 45 48 45 50 45 4F 45 
    0040: 48 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 43 41 41 41 00 20 45 49 45 49 43 
    0060: 41 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0070: 41 43 41 43 41 43 41 43 41 42 4E 00 FF 53 4D 42 
    0080: 25 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 
    0090: 00 00 00 00 00 00 00 00 00 00 00 00 11 00 00 06 
    00A0: 00 00 00 00 00 00 00 00 00 E8 03 00 00 00 00 00 
    00B0: 00 00 00 06 00 56 00 03 00 01 00 01 00 02 00 17 
    00C0: 00 5C 4D 41 49 4C 53 4C 4F 54 5C 42 52 4F 57 53 
    00D0: 45 00 09 04 0E 00 00 00 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 11 45 00 00 40 11 E4 6A C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A A8 2D 80 E1 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 49 45 49 43 41 43 41 43 
    0040: 41 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 42 4C 00 00 20 00 01 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 11 59 00 00 40 11 E4 56 C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A A8 2D 80 E1 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 49 45 49 43 41 43 41 43 
    0040: 41 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 42 4C 00 00 20 00 01 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 11 69 00 00 40 11 E4 46 C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A A8 2D 80 E1 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 49 45 49 43 41 43 41 43 
    0040: 41 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 42 4C 00 00 20 00 01 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 11 7C 00 00 40 11 E4 33 C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A A5 2B 80 E3 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 49 45 49 43 41 43 41 43 
    0040: 41 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 42 4F 00 00 20 00 01 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 11 8B 00 00 40 11 E4 24 C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A A5 2B 80 E3 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 49 45 49 43 41 43 41 43 
    0040: 41 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 42 4F 00 00 20 00 01 
    
    -----------------------------
    RX 0x5c bytes:
    0000: FF FF FF FF FF FF 00 25 11 06 07 39 08 00 45 00 
    0010: 00 4E 11 9A 00 00 40 11 E4 15 C0 A8 01 A0 C0 A8 
    0020: 01 FF 00 89 00 89 00 3A A5 2B 80 E3 01 10 00 01 
    0030: 00 00 00 00 00 00 20 45 49 45 49 43 41 43 41 43 
    0040: 41 43 41 43 41 43 41 43 41 43 41 43 41 43 41 43 
    0050: 41 43 41 43 41 42 4F 00 00 20 00 01 
    


     

    (3) tse 12.1版本已经可以支持IEEE 1588V2精密时间协议(PTP)协议。

       IEEE1588的全称是“网络测量和控制系统的精密时钟同步协议标准”,是通用的提升网络系统定时同步能力的规范,在起草过程中主要参考以太网来编制,使分布式通信网络能够具有严格的定时同步,并且应用于工业自动化系统。基本构思是通过硬件和软件将网络设备(客户机)的内时钟与主控机的主时钟实现同步,提供同步建立时间小于10μs的运用,与未执行IEEE1588协议的以太网延迟时间1,000μs相比,整个网络的定时同步指标有显著的改善。

    展开全文
  • 给出了一种由FPGA实现的无线传感器网络MAC控制器的设计方法,采用自顶向下的方法设计各个模块,并在QuartusII8.0完成了仿真,该控制器主要支持IEEE802.15.4协议。测试结果表明,该MAC控制器支持20~250 kb·s-1数据...
  • 媒体访问控制(Medium Access Control,MAC)协议处于无线传感器网络协议的物理层和网络层之间。用于在传感器节点间公平有效地共享通信媒介。它完成载波侦听多路访问(CSMA/CA)的信道存取、协议格式成帧或解帧、自动...
  • 摘要: 本文介绍了基于现场可编程门阵列(FPGA) 的以太网MAC 子层协议的硬件实现方法. 硬件结构上由控制模 块、发送模块和接收模块3个部分组成,发送模块和接收模块采用状态机控制数据发送和接收的过程,完成数据的封装...
  • 在国外一个网站上偶然碰到了全套的mpeg2 视频+ 音频 verilog 实现资料,还有MAC 基于fpga实现,有部分文档何图片资料,但缺点是代码注释不是很多。不过也很稀少了!!!!! 和大家分享,欲下从速。。。 国外网站
  • 基于FPGA_的以太网MAC_子层协议设计实现
  • 基于Xilinx FPGA的无线通信MAC层硬件平台开发,孙啸,,SOPC是一种灵活、高效的SOC解决方案。本文详细阐述了一种利用Xilinx SOPC开发工具,为GBPS无线通信系统MAC层设计硬件平台的方法,分析了��
  • 根据无线网络节点工作特点,以现场可编程门阵列(FPGA)硬件电路为实验研究平台,首次对认知无线网络中双优先级MAC协议进行设计和实现。该设计充分运用FPGA 的灵活性,采用硬件描述语言Verilog HDL和原理图相结合的...
  • 基于FPGA的以太网MAC子层协议设计实现 作者:徐洪波 俞承芳时间:2006-11-29来源:电子设计信息网-www.edires.net 摘要: 本文介绍了基于现场可编程门阵列(FPGA) 的以太网MAC 子层协议的硬件实现方法. 硬件...
  • 技术要求和商业需求正促使WiMAX无线网络技术快速升温。通信行业面临着进一步降低无线通信网络成本的巨大压力,而实现这一点的一个可能方法就是提高目前的移动网络中使用的无线频谱的使用效率。综合利用一系列允许...
  • AC620FPGA学习笔记——RTL8201+MAC+ARPRTL8201+MAC+ARP整体框架Wireshark代码部分顶层代码 RTL8201+MAC+ARP 工程地址:...

空空如也

空空如也

1 2 3 4 5 ... 17
收藏数 324
精华内容 129
关键字:

fpgamac