精华内容
下载资源
问答
  • 2017-11-23 13:46:12

    转载地址:http://www.eefocus.com/srnoc/blog/15-09/319333_0b2d8.html

    在过去的几十年里,集成电路制造工艺技术、封装与测试技术、设计方法学和EDA 工具等微电子相关技术始终保持着快速的发展。根据国际半导体技术发展路线图(International Technology Roadmap for Semiconductors, ITRS)预测,到2024年IC 制造技术将达到8.9 nm,每平方毫米集成的晶体管数目将达到90 亿个。但是,全局互连线的性能提升程度明显低于晶体管性能提升程度。受到亚阈值漏电流功耗、动态功耗、器件可靠性以及全局互连线等影响,通过提升单个处理器核的性能来提升系统整体性能已变得非常难以实现,同时芯片设计的难度和复杂度也在进一步增加。片上系统(System on Chip, SoC)具有集成度高、功耗低、成本低、体积小等优点,已经成为超大规模集成电路系统设计的主流方向。随着片上系统SoC 的应用需求越来越丰富、越来越复杂,片上多核MPSoC (MultiprocessorSystem on Chip, MPSoC) 已经成为发展的必然趋势,同时MPSoC 上集成的IP 核数量也将会按照摩尔定律继续发展。目前,MPSoC 已经逐渐应用于网络通信、多媒体等嵌入式电子设备中。半导体工艺技术的快速发展为集成电路设计提供了很大的发展空间,同时也带来了一系列新的问题和挑战,如芯片的性能、功耗、可靠性、可扩展性等等。
    随着系统性能需求越来越高,处理器核之间的互连架构必须能够提供具有较低延迟和高吞吐率的服务,并且具有良好的可扩展性。传统的基于总线的集中式互连架构已经难以满足现今系统的性能需求,而基于报文交换的片上网络(Network on Chip, NoC)逐渐成为片上多核间通讯的首选互连架构。在NoC 中,路由节点之间通过局部互连线相连接,每一个路由节点通过网络接口NI 与一个本地IP 核相连接,源路由节点和目的路由节点之间的数据通讯需要经过多个跳步来实现。因此,NoC 技术的出现使得片上系统SoC 的设计也将从以计算为中心逐渐过渡到以通讯为中心。
        传统的SoC 系统采用总线互连结构,如图1.1 所示。虽然人们已经提出了很多改进的总线结构,例如将共享总线改进为桥接多总线结构、层次化总线结构等更复杂的结构。但是当进入MPSoC 时代,单芯片上集成的处理器核数越来越多时,总线结构在通讯性能、功耗、全局时钟同步、信号完整性以及信号可靠性等方面面临着巨大的挑战,这些复杂的改进型总线结构仍无法解决片上多核间通信所面临的问题。因此,MPSoC 上多核间的通讯问题已经成为制约系统性能提升的主要瓶颈。
        
        NoC 的概念是由Agarwal(1999 年)、Guerrier 和Greiner(2000 年)、Dally 和Towles(2001 年)、Benini 和Micheli(2002 年)、Jantsch 和Tenhunen(2003 年)等人逐步提出的。目前,NoC 的研究仍处于初级阶段,但随着半导体工艺技术的进步和芯片集成度的提高,NoC 的设计已成为现实,并展现出非常广阔的前景[2]。目前,对于NoC 还没有一个统一的定义,大多数NoC 研究者认为NoC 是SoC 系统的通讯子集,并且应该引入互联网络技术来解决片上多核的通讯问题。
        随着单芯片上集成的处理器核数越来越多,片上互连架构经历了从专用互连线,Bus,Crossbar到NoC。NoC 借鉴了分布式计算系统的通讯方式,采用数据路由和分组交换技术替代传统的总线结构,从体系结构上解决了SoC 总线结构由于地址空间有限导致的可扩展性差,分时通讯引起的通讯效率低下,以及全局时钟同步引起的功耗和面积等问题。与传统的总线互连技术相比,片上网络具有如下优点:
      第一,网络带宽。总线结构互连多个IP 核,共享一条数据总线,其缺点是同一时间只能有一对IP 进行通信。随着系统规模的逐渐增大,总线结构的通信效率必然成为限制系统性能提升的瓶颈。片上网络具有非常丰富的信道资源,为系统提供了一个网络化的通信平台。网络中的多个节点可以同时利用网络中的不同物理链路进行信息交换,支持多个IP 核并发地进行数据通信。随着网络规模的增大,网络上的信道资源也相应增多。因此,NoC 技术相对于Bus 互连技术具有较高的带宽,以及更高的通信效率。当并发进行数据通信时网络会产生竞争,即会存在请求同一条物理链路的节点对。NoC 的路由节点通过分时复用物理链路来解决竞争,与Bus 结构相比,NoC 能够降低竞争发生的概率。
      第二,可扩展性和设计成本。总线结构需要针对不同的系统需求单独进行设计,当系统功能扩展时,需要对现有的设计方案重新设计,从而严重影响设计的周期和资本投入。NoC 中每个路由节点和本地IP 核通过网络接口(NetworkInterface, NI)相连,当系统需要升级扩展新功能时,只需要将新增加的处理器核通过网络接口NI 接入到网络中的路由节点即可,无需重新设计网络。因此,片上网络具有良好的可扩展性。片上网络作为一个独立的片上互连结构,能够满足不同系统的应用需求,当网络中节点数量增加时,仅需要按照相应的拓扑结构规则继续增大网络的规模即可,缩短了产品的设计周期,节约了设计成本。
      第三,功耗。随着SoC 规模的不断增大,总线上每次信息交互都需要驱动全局互连线,因此总线结构所消耗的功耗将显著增加,并且随着集成电路工艺的不断发展,想要保证全局时钟同步也将变得难以实现。而在NoC 中,信息交互消耗的功耗与进行通讯的路由节点之间的距离密切相关,距离较近的两个节点进行通讯时消耗的功耗就比较低。 
      第四,信号完整性和信号延迟。随着集成电路特征尺寸的不断减小,电路规模的不断增大,互连线的宽度和间距也在不断地减小,线间耦合电容相应增大,长的全局并行总线会引起较大的串扰噪声,从而影响信号的完整性以及信号传输的正确性。同时,互连线上的延迟将成为影响信号延迟的主要因素,总线结构全局互连线上的延迟将大于一个时钟周期,从而使得时钟的偏移很难管理。
      第五,全局同步。总线结构采用全局同步时钟,随着芯片集成度的提高,芯片的工作频率也在不断提高,在芯片内会形成很庞大的时钟树,因此很难实现片上各个模块的全局同步时钟。采用时钟树(Clock Tree)优化的方法可以改善由时钟翻转引起的时钟偏差和时钟抖动,但同步时钟网络所产生的动态功耗甚至可达总功耗的40%以上。为了提高系统的时钟频率,只能对全局互连线采用分布式流水线结构,或者采用全局异步局部同步(Global Asynchronous Local Synchronous,GALS)的时钟策略。

    更多相关内容
  • SOC片上系统 和 NOC片上网络 基础

    千次阅读 2020-08-21 11:13:59
    1. 片上系统通讯架构(System on chip, SoC)https://en.wikipedia.org/wiki/System_on_a_chip 随着芯片集成的部件越来越多,部件之间的通信效率逐渐成为制约芯片性能的重要因素。SOC是集成计算机或其他电子系统的...

    1. 片上系统通讯架构(System on chip, SoC)https://en.wikipedia.org/wiki/System_on_a_chip

    随着芯片集成的部件越来越多,部件之间的通信效率逐渐成为制约芯片性能的重要因素。SOC是集成计算机或其他电子系统的所有或大多数组件的集成电路(也称为“芯片”)。这些组件几乎总是包括中央处理器(CPU),存储器,输入/输出端口和辅助存储器-全部都在单个基板或微芯片上,大小与硬币差不多。它可能包含数字,模拟,混合信号以及经常的射频信号处理功能,否则它将仅被视为应用处理器。由于它们集成在单个基板上,因此与具有等效功能的多芯片设计相比,SoC消耗的功率少得多,占用的面积也少得多。因此,SoC在移动计算(例如智能手机)和边缘计算市场中非常普遍。片上系统通常使用金属氧化物半导体(MOS)技术制造,并且通常用于嵌入式系统和物联网。高性能SoC通常与专用且物理上独立的内存和辅助存储(分别几乎始终为LPDDR和eUFS或eMMC)芯片配对,这些芯片可以以所谓的“封装上封装”(PoP)配置分层放置在SoC之上,或放置在靠近SoC的位置。此外,SoC可能使用单独的无线调制解调器。

    SoC与传统的基于主板的传统PC体系结构形成对比,后者基于功能将组件分离并通过中央接口电路板将它们连接。尽管主板容纳并连接了可拆卸或可更换的组件,但SoC集成了所有这些组件组件集成到单个集成电路中,就好像所有这些功能都内置在主板中一样。 SoC通常将在单个电路芯片上集成CPU,图形和内存接口,硬盘和USB连接,随机访问和只读存储器以及辅助存储,而主板将连接这些模块可作为分立组件或扩展卡使用。

    更加紧密集成的计算机系统设计可提高性能并减少功耗以及由分立模块组成的等效设计所需的半导体管芯面积,但其代价是减少了组件的可替换性。根据定义,SoC设计可以跨不同组件模块完全或几乎完全集成。由于这些原因,在计算机硬件行业中,存在一种趋向于紧密集成组件的总体趋势,部分原因是SoC的影响以及从移动和嵌入式计算市场中汲取的教训。 SoC可被视为嵌入式计算和硬件加速发展趋势的一部分。

    SoC将微控制器或微处理器与高级外围设备集成在一起,例如图形处理单元(GPU),Wi-Fi模块或一个或多个协处理器。类似于微控制器如何将微处理器与外围电路和存储器集成在一起,SoC可以看作是将微控制器与更高级的外围设备集成在一起。有关集成系统组件的概述,请参见系统集成。

    模块间通讯

    SoC包含许多执行单元。 这些单元必须经常来回发送数据和指令。 因此,除了最琐碎的SoC之外,所有SoC都需要通信子系统。 最初,与其他微计算机技术一样,使用了数据总线体系结构,但是最近基于稀疏互通网络(称为片上网络(NoC))的设计日益受到关注,预计在不久的将来将取代SoC设计的总线体系结构 。

    2.NOC https://en.wikipedia.org/wiki/Network_on_a_chip

    NOC是集成电路(“微芯片”)上的基于网络的通信子系统,通常在片上系统(SoC)中的模块之间。 IC上的模块通常是半导体IP内核,这些内核表示计算机系统的各种功能,并且在网络科学的意义上被设计为模块化。片上网络是SoC模块之间基于路由器的数据包交换网络。

    NoC技术将计算机网络的理论和方法应用于片上通信,并在常规总线和交叉开关通信体系结构 (conventional bus and crossbar communication architectures)带来了显着改进。片上网络有许多网络拓扑结构,截至2018年,其中许多仍处于试验阶段。

    与其他通信子系统设计相比,NoC改善了片上系统的可扩展性以及复杂SoC的电源效率。图形处理单元(GPU)是现代个人计算机中常用的NoC,它通常用于计算机图形,视频游戏和加速人工智能中。它们是一种新兴技术,随着许多核心计算机体系结构的日益普及,它们预计在不久的将来会出现大幅增长。

    优势:

    传统上,IC被设计为具有专用的点对点连接,每个信号专用一条线。 这导致密集的网络拓扑。 特别是对于大型设计,从物理设计的角度来看,这有几个限制。 互连数量需要平方功率。 导线占据了芯片的大部分面积,并且在纳米CMOS技术中,互连在性能和动态功耗方面均占主导地位,因为信号在芯片中的导线中传播需要多个时钟周期。 这也允许在电路上产生更多的寄生电容,电阻和电感。 

    通信子系统中互连的稀疏性和局部性比传统的基于总线和基于交叉开关的系统产生了一些改进。

    并行性和可伸缩性 Parallelism and scalability
    片上网络链接中的导线被许多信号共享。 由于NoC中的所有数据链路可以同时在不同的数据包上运行,因此可以实现较高的并行度。因此,随着集成系统的复杂性不断增长,NoC提供了增强的性能(例如吞吐量)和可伸缩性。 与以前的通信体系结构(例如,专用的点对点信号线,共享总线或带桥的分段总线)相比。 当然,必须以这样的方式设计算法,即它们提供大的并行度,因此可以利用NoC的潜力。

    研究现状:

    一些研究人员认为NoC需要支持服务质量(QoS),即达到吞吐量,端到端延迟,(fairnessand deadlines)公平和期限方面的各种要求。时间计算(包括音频和视频回放)是提供QoS支持的原因之一。但是,当前的系统实现(例如VxWorks,RTLinux或QNX)无需特殊的硬件即可实现亚毫秒级的实时计算。

    这可能表明,对于许多实时应用而言,现有的片上互连基础结构的服务质量已足够,并且将需要专用的硬件逻辑来实现微秒级的精度,而最终用户(声音或视频)在实践中几乎不需要这种程度的精度。抖动仅需要十分之一毫秒的延迟保证)。 NoC级服务质量(QoS)的另一个动机是支持多个并发用户共享公共云计算基础架构中单芯片多处理器的资源。在这种情况下,硬件QoS逻辑使服务提供商可以在用户接收的服务级别上做出合同保证,某些公司或政府客户可能认为这是理想的功能。

    从物理链路级别到网络级别,一直到系统体系结构和应用软件,所有级别的许多挑战性研究问题仍有待解决。 2007年5月在普林斯顿大学举行了首个专门的片上网络研究专题讨论会。第二届IEEE片上网络国际研讨会于2008年4月在纽卡斯尔大学举行。

    已经对集成光波导和包括芯片上光网络(ONoC)的设备进行了研究。提高NoC性能的可能方法是使用小芯片之间的无线通信通道-称为无线片上无线网络(WiNoC)

    Slyusar V. I., Slyusar D.V. Pyramidal design of nanoantennas array. // VIII International Conference on Antenna Theory and Techniques (ICATT’11). - Kyiv, Ukraine. - National Technical University of Ukraine “Kyiv Polytechnic Institute”. - September 20–23, 2011. - Pp. 140 - 142.  (WiNoC in the 3D-chiplet  图片是 Tosaka 田忠広著的)

    NoC的附带好处:利用增强型交换机进行缓存未命中模式预测和数据转发

    在通过NoC连接的多核系统中,一致性消息和高速缓存未命中请求必须通过交换机。 因此,可以用简单的跟踪和转发元素来增强交换机,以检测将来哪些核心将请求哪些高速缓存块。 然后,转发元素将任何请求的块多播到将来可能会请求该块的所有核心。 该机制降低了缓存未命中率

    基准

    NoC的发展和研究需要比较不同的建议和选择。 正在开发NoC流量模式以帮助进行此类评估。 现有的NoC基准包括NoCBench和MCSL NoC流量模式

    互连处理单元(IPU)是具有硬件和软件组件的片上通信网络,它们通过一组通信和同步原语共同实现不同的片上系统编程模型的关键功能,并提供低层平台 服务,以在单个芯片上启用现代异构应用程序中的高级功能。

    另外请参考文章https://www.cnblogs.com/asus119/archive/2012/05/28/2521042.html

    展开全文
  • 片上网络(network-on-chip,NoC)基础知识之NoC发展背景

    千次阅读 多人点赞 2019-01-25 16:48:23
    NoC是相对于SoC的新一代片上互连技术,要深入了解NoC必须深刻认识SoC,故本文组织结构为: 1、SoC产生背景 2、SoC的局限性 3、NoC架构简单介绍 摩尔定律指出:产品的价格保持不变的情况下,IC中集成的元器件...

    NoC是相对于SoC的新一代片上互连技术,要深入了解NoC必须深刻认识SoC,故本文组织结构为:
    1、SoC产生背景
    2、SoC的局限性
    3、NoC架构简单介绍

    摩尔定律指出:产品的价格保持不变的情况下,IC中集成的元器件数量每两年能够翻一番,与此同时其性能也会提高一倍。在过去的几十年发展中,摩尔定律不断的得到充分的验证,而且根据预测,IC的这种发展趋势将会持续下去。这就为SoC发展奠定了硬件基础。
    而商业应用对产品功能的需求不断提高,对处理器运行速度、服务质量要求越来越高,芯片的集成度越来越高,因而单个芯片上集成的元器件数目不时提升,能够实现的功能也不断完善。然而,随着芯片集成的部件越来越多,部件之间的通信效率逐渐成为制约芯片性能的重要因素。由此,研究学者们提出了片上系统通讯架构(System on chip, SoC)
    SoC整体架构图如下:
    SoC架构
    目前,SoC通讯架构的设计相对比较成熟。大部分芯片公司芯片制造都采用SoC架构。然而,随着商业应用开始不断追求指令运行并存性和预测性,芯片中集成的核数目将不断增多,基于总线架构的SoC将逐渐难以不断增长的计算需求。其主要表现为:
    1、可扩展性差。SoC系统设计是从系统需求分析开始,确定硬件系统中的模块。为了使系统能够正确工作,SoC中各物理模块在芯片上的位置是相对固定的。一旦在物理设计完毕后,要进行修改,实际上就有可能是一次重新设计的过程。另一方面,基于总线架构的SoC,由于总线架构固有的仲裁通信机制,即同一时刻只能有一对处理器核心进行通信,限制了可以在其上扩展的处理器核心的数量。
    2、平均通信效率低。SoC中采用基于独占机制的总线架构,其各个功能模块只有在获得总线控制权后才能和系统中其他模块进行通信。从整体来看,一个模块取得总线仲裁权进行通信时,系统中的其他模块必须等待,直到总线空闲。
    3、单一时钟同步问题。总线结构要求全局同步,然而随着工艺特征尺寸越来越小,工作频率迅速上升,达到10GHz以后,连线延时造成的影响将严重到无法设计全局时钟树的成都,而且由于时钟网络庞大,其功耗将占据芯片总功耗的大部分。
    NoC的主题思想是将宏观网络的通讯措施应用于芯片上,每个核当做一个独立的单元,IP核经过网络接口与特定的路由器相连。由此,将IP核之间的通信转换为路由器与路由器的通信。通常情况下的NoC架构如下图所示:
    NoC通讯架构
    R为路由节点,IP为计算节点。
    传统的NoC架构主要由路由器节点、IP核、资源网络接口、通道组成。
    **1、资源节点:**主要包含计算节点和存储节点。计算节点包含处理器即IP核(CPU、DSP等),存储节点包含ROM、RAM、DRAM、SDRAM等
    2、通信节点:即路由节点或路由器,主要负责完成IP核之间的数据通信任务。NoC中资源节点产生一个数据包后,会通过特定的接口发送到源路由器中,源路由器会读取数据包的头微片中的地址信息,通过特定的路由算法计算出最佳路由路径,从而树立可靠的传输到目的节点,最终由目的IP核接收此信息。
    3、资源网络接口:其功能就是作为通信节点与功能节点之间的接口。主要功能有完成数据包的封装与解封装,在源节点的资源网络接口中将原地址信息以及目的地址信息等封装到数据包的头微片中;在目的节点的资源网络接口中将原地址信息以及目的地址信息等删除。
    **4、通道:**实质为双向金属链路,用以保证节点间的数据传输。分为内部通道和外部通道,内部通道为资源节点和通信节点之间的金属链路,外部通道指通信节点之间的金属链路。
    NOC架构优势:
    **1、良好的可扩展能力。**一方面,相比于SoC架构,不在受限于总线架构,可以扩展任意数量的计算节点。另一方面,需要对系统功能进行扩展时,只需要将设计好的功能模块通过资源网络接口植入网络,无需重新设计网络整体架构。
    **2、较高的通信效率。**一方面NoC将IP核之间的数据传输演变成为路由器之间的数据转发,IP核节约了一部分的计算资源。另一方面避免了总线架构同一时刻只能有一对通信节点进行通信的问题,可以实现同一时刻多对节点通信。
    3、功耗。NoC中采用全局异步局部同步的时钟机制,其功耗开销远低于SoC。NoC中局部模块运用同步时钟域,而全局上采用异步时钟,降低了由于全局时钟同步所带来的动态开销,同时,NoC中的时钟树设计复杂度也低于SoC。
    4、数据传输可靠性。随着集成电路特征尺寸的不断减小,电路规模的不断增大,互连线的宽度和间距也在不断地减小,线间耦合电容相应增大,长的全局并行总线会引起较大的串扰噪声,从而影响信号的完整性以及信号传输的正确性。同时,互连线上的延迟将成为影响信号延迟的主要因素,总线结构全局互连线上的延迟将大于一个时钟周期,从而使得时钟的偏移很难管理。
    本文参考了https://www.eefocus.com/srnoc/blog/15-09/319333_0b2d8.html

    展开全文
  • 片上网络技术发展现状及趋势浅析 (开始进行NoC的仿真了,转发以下的一片介绍NoC的文章,很不错。) 引言 随着半导体工艺技术步入纳米阶段,在单一芯片中集成上亿晶体管已经成为现实,...

    片上网络技术发展现状及趋势浅析

    (开始进行NoC的仿真了,转发以下的一片介绍NoC的文章,很不错。)


    引言



    随着半导体工艺技术步入纳米阶段,在单一芯片中集成上亿晶体管已经成为现实,据ITRS(International TechnologyRoadmap forSemiconductors,国际半导体技术路线图)预测(见表1),到2010年,单个芯片上的晶体管数目将达到22亿个。如何有效地利用数目众多的晶体管是芯片体系结构必须回答的新问题。倘若因循单核的发展思路,芯片设计将面临互连延迟、存储带宽、功耗极限等性能提升的瓶颈问题。因此,业内普遍认识到,有必要研究新型的芯片体系架构以适应性能增长和功耗下降同时发生这样看似矛盾的需求。多核技术是一条可行之路。多核能够用多个低频率核单元产生超过高频率单核的处理效能,获得较佳的性价比。围绕着多核的一系列技术问题业已成为近期芯片业研究的重点和未来的主要发展方向。

    表1  ITRS预测表


     



    按照不同的片上互连方式,多核SoC可分为两大类:传统的基于总线的互连和基于网络的互连。前者是现有SoC的扩展,通过多总线及层次化总线等技术使得片上集成更多的处理器核,从而实现高复杂度和高性能;而后者是近些年提出的崭新的概念,即多处理器核之间采用分组路由的方式进行片内通信,从而克服了由总线互连所带来的各种瓶颈问题,这种片内通信方式称为片上网络(Network on a Chip,NoC)。




    NoC概述

    基本概念

    NoC是指在单芯片上集成大量的计算资源以及连接这些资源的片上通信网络,如图1所示。NoC包括计算和通信两个子系统,计算子系统(图中由PE,ProcessingElement构成的子系统)完成广义的“计算”任务,PE既可以是现有意义上的CPU、SoC,也可以是各种专用功能的IP核或存储器阵列、可重构硬件等;通信子系统(图中由Switch组成的子系统)负责连接PE,实现计算资源之间的高速通信。通信节点及其间的互连线所构成的网络被称为片上通信网络(On-Chip Network, OCN)[1-3],它借鉴了分布式计算系统的通信方式,用路由和分组交换技术替代传统的片上总线来完成通信任务。


    图1 典型的NoC结构示意图



    NoC技术优势分析


    基于分组路由方式进行片上通信的NoC在片上通信方式、功耗、基于重用的设计方法学、解决单一时钟全局同步等方面都具有优越性。


    ·有利于提高通讯带宽

    总线结构是现有芯片架构的通信脉络,随着电路规模越来越大,总线结构将成为芯片设计的瓶颈:虽然总线可以有效地连接多个通信方,但总线地址资源并不能随着计算单元的增加而无限扩展;虽然总线可由多用户共享,但一条总线无法支持一对以上的用户同时通信,即串行访问机制导致了通信的瓶颈。此外,片上通信是功耗的主要来源,庞大的时钟网络与总线的功耗将占据芯片总功耗的绝大部分。

    NoC的网络拓扑结构提供了良好的可扩展性;NoC连线网络提供了良好的并行通信能力,从而使得通信带宽增加几个数量级;此外,NoC将长的互连线变成交换开关之间互相连接的短连线,这对功耗控制变得极为有利;另一方面,NoC借鉴了通讯协议中的分层思想,这就为从物理级到应用级的全面功耗控制提供了可能。


    ·有利于提升重用设计

    总线架构可扩展性和可重用性差,为此在芯片计算能力演变时,必须跟随着处理能力的需求而变更设计(如更高的内存宽度、更高的频率、更灵活的同步或异步设计等等),每一代芯片的推出都伴随着程度不等的设计变更,这对于开发人员而言是相当大的负担。若是将通信架构独立设计,并且运用更具弹性的技术,对于缩短设计周期、减少开发成本都有不小的帮助。

    由于NoC所使用的通信协议层本身属于独立的资源,因此提供了支持高效率可重用设计方法学的体系结构:现有规模的SoC可以基于片上通信协议作为计算节点“即插即用”于NoC的网络节点;给定的互连拓扑结构使得芯片集成可以采用基于片上通信的设计方法(Communication-basedDesign,CBD)来完成。通信和计算完全分离的技术(也就是通信与计算的正交设计)将重用范围从计算单元可重用扩展到计算与通信单元皆可重用的层次,从而大大提升了重用设计的水平。


    ·有利于解决全局同步的难题

    纳米工艺所带来的各种物理效应使得片上全局同步越来越困难。当采用50nm工艺,时钟频率为10GHz时,全局线延迟将达6~10个时钟周期,时钟偏斜(Skew)变得难以控制,而时钟树又是影响芯片功耗和成本的一个主要因素。这些问题,随着集成器件尺寸越来越小,时钟频率越来越高,将变得越来越突出。

    NoC的片内网络通信方式,资源之间的短线互连和天然的全局异步局部同步(GALS)时钟策略等特性是解决这些问题有效途径。



    总而言之,研究NoC设计方法和设计技术是满足纳米工艺条件下高集成度芯片发展的必然需求。



    NoC设计空间

    完整的NoC设计方法学包括很多方面的问题,它们对NoC的发展都是至关重要的,且已经引起了学术界的广泛研究。CarnegieMellon大学的U.Y.Ogras等人在文献[4]中提出了NoC设计空间的概念并将NoC研究归纳为三大类关键问题:基础架构、通讯机制和映射优化,如图2所示。


    图2  NoC设计空间示意图

      


    图中,“HardNoC”(网格部分)指基本架构确定,各PE节点的内容也固定的一类NoC结构,其设计空间只是图中一矩形部分,设计余度最小;“FirmNoC”(灰色阴影空间)指其基本架构已确定,网络通道宽度与通讯节点缓存大小不确定,其他维度对设计者完全自由的一类NoC结构,设计者可以根据确定的应用实现最优的布图规划、通讯调度与任务分配算法、IP映射算法和路由交换解决方案,设计空间比较灵活;“SoftNoC”(白色立方体部分)指设计者需要根据应用来优化NoC设计空间的所有问题,设计灵活性最高,但设计难度和工作量也相应最大。

      
    设计者根据给定的具体应用,依据应用特征图(Application CharacterizationGraph,APCG),在时间、成本、技术储备等约束条件下,首先按应用选择基于哪类NoC开展设计;其次在该类NoC的设计空间范围内解决相应关键问题,以探索最优的NoC实现方案。


    NoC关键技术难点

      
    NoC关键技术主要包括系统建模、拓扑结构、路由方法、交换方法、缓存策略、服务质量和映射优化等,近年来都不同程度地取得研究进展,而阻碍NoC走向大规模应用的瓶颈在于以下几方面:
      

    存储结构问题

      
    Memory是NoC中十分重要的组件,在现有的片上多处理器系统中,存储器占到70%的芯片面积,并且在不久的将来会上升到90%[5];而从能耗的角度来看,存储器所引入的功耗也可达系统功耗的90%[6],这对芯片的散热、封装和可靠性等都带来了严重的问题;NoC系统需要大量的存储元件,并被组织成复杂的存储子系统(memorysubsystem),这个存储子系统将支持NoC的并行数据存储、传输及交换。NoC中大量的存储资源必将占用多个路由节点,且由于处理单元与存储资源之间的数据交换非常频繁,若在数据包传输路径上路由节点数目过多,会带来很大的通信延时。如何有效缩短源节点到目的节点间的距离对提高整个NoC系统性能十分关键。
     
    再者,从通信带宽的角度,随着工艺的进步,计算访存比进一步增大,意味着基于该结构获得接近峰值性能的应用算法越少。这就引入了一系列问题,如何让众多处理器核有足够的数据可算?如何更充分地利用片上有限存储空间实现核间共享,以避免片外访存?如何充分利用有限访存带宽,尽量让访存通道优先满足处于关键路径处理器核的访问请求?最近美国Sandia国家实验室提出在多核处理器芯片上堆叠存储芯片,来解决带宽增长不足的问题,这或许是一种可行的方案。
      
    总而言之,片上存储结构已经成为影响NoC性能的关键因素之一。
      

    软件并行化问题

      
    未来的基于多核的高性能处理芯片可能会遇到很多传统的串行程序自动并行化方法较难实施的应用。如果不能有效地利用NoC片上并行处理资源,则并行计算的实际性能将会很低,因此如何通过有效的方法和模型,充分地利用NoC的众多处理单元,并极大地降低应用的开发难度,便成为迫切需要解决的问题。
      
    与并行计算机发展过程中遇到的问题相类似,NoC并行处理体系结构所面临的主要问题是如何将应用中蕴含的不同层次、不同粒度的并行性有效地提取出来并映射到多核的并行硬件结构上去。这一问题的解决涉及包括程序设计模型、程序设计语言、编译系统及硬件支撑等在内的多个方面。
      
    总体来说,开发并行程序可以有三种途径,一是串行程序自动并行化。这条路目前尚未走通,更为实际的目标应为人机交互的自动并行化;二是设计全新的并行程序设计语言。这种方法的缺点是需要全部改写原有程序,对用户来说成本和风险也很高,且效率不能保证。但是,随着多核的出现,若面向大众推广并行计算环境,就必须有一种新的容易被接受的程序设计语言。目前国际上正在研究的新兴并行程序设计语言如IBM的X10、UPC(统一并行C语言,C语言的扩展)和Titanmin(Java的扩展)等;第三条途径就是串行语言加并行库或伪注释制导语句的扩展,也即增加一个库或一些新的制导语句来帮助进行消息传递和并行。这正是MPI和OpenMP所采取的途径,也是目前比较容易被接受且性能较高的途径。但其程序开发效率很低,难度也比较大[7]。
      

    功耗管理问题

      
    虽然NoC有助于提高芯片的能效(Energy-Efficiency),但不能忽视,由于多核系统片上集成规模的大幅度增加,功耗问题依然突出。如何在NoC设计中提高能效,对众多计算资源进行调度管理以最大限度降低功耗依然是NoC设计所面临的重要问题之一。
      
    从体系结构角度看,NoC主要包括处理器核、核间互连以及片上存储三个主要部分。NoC的低功耗研究可以围绕功耗评估,处理器核功耗优化,片上网络功耗优化以及片上存储功耗优化这四个方面对各部分展开,其中功耗评估是NoC低功耗设计的基础。
      
    功耗是导致包括NoC在内的多核技术出现的重要诱因,也是片上多处理器设计的重要制约因素。对于NoC的不同设计模块和设计层次,都存在行之有效的降低功耗的方法,而这些方法又可能是互相牵制,互相影响的。因此需要贯穿NoC体系结构到电路工艺的各方面的丰富知识,才能在设计早期做出正确的多核架构的选择[8]。一般而言,从越高的设计抽象层次入手考虑低功耗设计问题,则可获得的降低功耗的效率就越大。



    NoC发展趋势

      
    技术发展趋势
      

    ·向层次化众核方向发展
      
    微软公司2007年6月在美国西雅图召开了第一个以ManyCore(众核)为主题的研讨会(Workshop),标志着众核设计已经成为技术发展的趋势和学术研究的热点。
      
    集成电路设计总是想方设法把现有的各种电子电路乃至计算系统集成到单一芯片上,因此计算机体系结构历来是集成电路片上系统架构的参考体系。超级计算机是最强大的计算机,充分参考超级计算机的体系结构是设计多核处理器的基本思路。超级计算机体系架构的基本特征就是小核大阵列和层次化管理。无论是世界排名第一的Roadrunner(122400个核),还是排名第二的BlueGene/L(212992个核),如图3所示,都是采用高性能、层次化、可扩展的巨大阵列,连接数目众多的普通微处理器(小核)来保障最优的性能。超级计算机告诉我们,小核大阵列和层次化管理必将成为众核处理器的主流技术发展方向。




    图3  BlueGene/L的层次化阵列结构

      

    ·向三维NoC方向发展

      
    ITRS 2007年版阐述了More Moore(延伸摩尔定律)和More thanMoore(超越摩尔定律)两个概念,如图4所示,其中延伸摩尔定律是按照等比例缩小继续走微细化的道路,而超越摩尔定律追求的是功能多样化,并指出下一代SoC(NoC)与SiP技术融合的发展趋势。




    图4  ITRS 2007年版摩尔定律诠释图


      

    正如ITRS所预测,在工艺技术发展和设计技术需求的双重驱动下,三维集成(又称为系统级封装,SiP)技术愈来愈受到学术界和工业界的关注和重视。NoC虽然克服了全局延迟过长带来的信号完整性及全局同步等一系列问题,但并没有在根本上解决缩短物理连线,减小信号时延的问题。由于二维NoC布局条件的限制,难以保证关键部件相邻以缩短关键路径长度,而三维集成技术可把不同的器件层堆叠起来,不仅在真正意义上缩短了连线的长度,并克服这种布局的限制。因此把NoC和三维集成这两种设计技术融合起来的三维 NoC就显得自然且引人。

      
    三维NoC是在单个芯片上将资源节点(Resource)分布在不同的物理层上,并用三维立体架构实现资源间的互连,以构建高带宽、低延时、低功耗的NoC系统。典型的三维Mesh结构NoC如图5所示。三维NoC是一个崭新的研究话题,近两年才在国际上被提出(最早一篇相关研究论文于2005年公开发表[9])。目前从事该领域研究的学术机构包括美国斯坦福大学、加州理工大学、宾州州立大学、华盛顿州立大学,瑞典皇家工学院、日本的KeioUniversity,加拿大的不列颠哥伦比亚大学,以及Intel、Toshiba等大公司的研究中心。可见,三维NoC已经引起了国际上学术界和产业界的注意,很可能在未来几年内发展成为一个重要的研究领域,并得到广泛的关注。




    图5  三维NoC示意图

      



    产业发展趋势

      
    多核技术在产业界已有广泛应用。从Intel、AMD、SUN、CISCO等国际老牌企业,到PicoChip(2000年成立)、Ambric(2003年成立)、Tilera(2004年成立)等新兴公司,多核产品层出不穷;从超级计算机到PC机,从路由器等宽带应用到多媒体等嵌入式市场,多核产品逐渐广为人知。


    图6  多核技术市场容量图(来自VDC Research)


      

    VDCResearch于2007年发表了《多核计算的嵌入式应用:全球市场机会与需求分析》。报告分析了多核技术从2006年到2011年的市场需求走势,如图6所示。图中的纵轴是以2006年总值为单位1,其他年份与2006年相比多核产品市场总额的倍数关系。研究表明,多核技术到2011年,嵌入式应用领域的市场总额将超过2007年的6倍,超过2006的44倍。如此快速的增长速度决定了我国不应该介入太晚,否则就只能再次走“产品跟踪”的老路。




    结语
      
    包括NoC在内的多核技术是通用处理器技术升级的大方向已成为业内共识。多核技术是当代集成电路设计的战略性技术,它以很低的功率消耗、较强的并行处理以及优异的计算性能,征服了人们对集成电路性能的追求,“成为业界的重要里程碑”(Intel总裁语)。
      

    先进的NoC结构可以通过集成现有的百兆频率核形成高性能多核处理器,大大降低了技术门槛,为中等设计公司带来了机会,目前已有一批中等公司和新兴公司在多核领域崭露头角,“国际寡头”垄断高性能处理器的格局正在发生变化。对我国现有设计能力而言,即使不能“一步登天”,但完全可以做到“所想即所得”,这亦为我国发展自主产权的高性能处理器产业提供了宝贵的契机。


    from:http://www.opengpu.org/forum.php?mod=viewthread&tid=1347&highlight=NOC

    展开全文
  • 计算机网络IP分过程与习题题解

    千次阅读 2020-11-05 09:33:45
    IP分的过程 分题 之后我会持续更新,如果喜欢我的文章,请记得一键三连哦,点赞关注收藏,你的每一个赞每一份关注每一次收藏都将是我前进路上的无限动力 !!!↖(▔▽▔)↗感谢支持! ...
  • 1网络层的功能1.1异构网络互联网络的互联:指将两个以上的计算机网络,通过一定的方法, 用一种或多种通信处理设备(即中间设备)相互联接起来,以构成更大的网络系统。中间设备又称为中间系统或中继系统。根据中继...
  • 《计算机网络》第四章 网络层知识点笔记(

    千次阅读 多人点赞 2022-04-02 10:41:27
    文章目录4.1 网络层提供的两种服务一种观点:让网络负责可靠交付虚电路服务另一种观点:网络提供数据报服务数据报服务虚电路服务与数据报服务的对比4.2 网际协议 IP4.2.1 虚拟互连网络1、网络互连问题2、使用一些...
  • XML-网络传输协议

    千次阅读 2016-10-19 22:16:37
    XML-网络传输协议 xml是一种最早的网络传输协议,常见于Java web开发中,不单单作为网络层的参数协议,还常见于各种配置文件中,在移动开发中也常见但是已不是主流的网络传输协议。 优点:可读性强,解析方便;...
  • 在本章节开始前,先提出几个问题: 公网ip和私网ip的区别是什么,哪个能重复哪个不能? 如何实现两个设备之间的信息通信? 是通过公网ip查找还是私网ip查找? 路由表包含的信息有... 网络层进行选路,数据链路层负
  • 当数据报长度超过网络的最大传输单元时,就要进行分,并且需要为每一个被分的段提供标识。所有属于同一数据报的分割段被赋予相同的标识值。标志:占3个比特,目前只有前两个比特有意义 标志字段中的最低位记为...
  • 面试官都震惊,你这网络基础可以啊!

    万次阅读 多人点赞 2021-07-10 15:27:09
    目录网络1.对网络的基础认识<1>.组网方式<2>.OSI七层模型<3>.TCP/IP五层(四层模型)<4>.对封装分用的理解2.网络数据传输<1>局域网(1)认识IP和MAC(2)网络数据传输的特性(3)网络数据...
  • 目录网络层的功能异构网络互联路由与转发拥塞控制IPv4IPv4分组IPv4分组的格式 网络层的功能 主要任务是把分组从源端传到目的端,为分组交换网上的不同主机提供通信服务。网络层传输单位是数据报。 功能一:路由选择...
  • 应用层:telnet,ftp,http,snmp 第七层: 表示层: 第六层: 会话层: 第五层: 传输层:tcp,udp 第四层: 网络层:ip ...
  • Wireshark网络分析实战 中文完整版带目录 PDF

    千次下载 热门讨论 2016-04-12 07:39:34
    13.4 借助Wireshark,获悉链路的延迟及抖动状况 367 13.5 发现因高延迟/高抖动所引发的应用程序故障 370 第14章 认识网络安全 377 14.1 简介 377 14.2 发现异常流量模式 378 14.3 发现基于MAC地址和基于ARP的攻击 ...
  • 计算机网络试题及答案(史最全)

    万次阅读 多人点赞 2021-07-15 15:16:06
    计算机网络试题及答案(一) 一、.填空题 1.所谓计算机网络,会议是利用通信设备和线路将地理位置不同的、功能独 立的 多个计算机系统互连起来,以功能完善的网络软件实现网络中资源共享 和数据通讯的系统。 2....
  • 计算机网络--网络

    千次阅读 多人点赞 2022-05-04 10:45:36
    网络层的主要任务是把分组从源端传到目的端,为分组交换的不同主机提供通信服务。 网络层传输单位是数据报 数据报与分组的关系 数据报和分组的关系就像父与子的关系一样 数据报是比较长的数据,分组是把数据报...
  • 计算机网络——计算机网络知识脑图

    千次阅读 多人点赞 2021-11-18 21:44:59
    本博文主要收集面试过程中涉及到计算机网络的面试题目与解答。以下博文的问题都来源互联网中收集的面试题目。 每一层对应的网络协议有哪些? 什么是 XSS 攻击? XSS是一种经常出现在web应用中的计算机安全漏洞...
  • 计算机网络计算题

    千次阅读 2021-11-28 14:47:51
    (2)假定被分后的第三个数据报经过某个网络时被再次分,即划分为分3-1(携带数据800字节)和分3-2,请推算分3-1和分3-2的总长度,MF和偏移? (1)解答: 分前数据部分长度:4020-20=4000字节,分后每...
  • 2017年10月16日,Zilliqa博客发布,Rita翻译 ... 更重要的是,Zilliqa的交易吞吐量可以随网络规模增大而近似线性增长。 从这篇文章开始,我们将用一系列的文章逐步介绍Zilliqa的设计构思。此篇将介绍...
  • 因为有MTU(最大传输单元)限制,一般以太网是1500B,超过这个大小是不能在网络中传输的,所以对于大于这个大小的数据包就进行分,分成小于它的数据包,到了目的地再组装起来。 在这里,再给出更加详细的解释: ...
  • 5G系统——网络

    万次阅读 多人点赞 2018-08-27 11:52:57
    S-NSSAI是“Single Network Slice Selection Assistance Information”的简称,其标识一个网络。S-NSSAI的结构如下图所示,由两部分组成: 1)SST(Slice/Service type),切片/服务类型,它指的是在功能和服务...
  • linux网络ip及其他

    千次阅读 2022-03-21 21:12:18
    文章目录 网络层 基本概念 ip与tcp(udp)的关系 ip header 分 3位标志 16位标识 13位偏移 分合并过程(重要,可以帮助理解上面三个字段) 网段划分 子网掩码(重要) 特殊的ip IP地址的数量限制 私有ip和公有...
  • 计算机网络:P4.3-网络层(下)

    千次阅读 2022-04-11 09:42:55
    计算机网络:P4.1-网络层() 计算机网络:P4.1-网络层(中) 文章目录七、IPv4数据报的首部格式八、网际控制报文协议ICMP九、虚拟专用网VPN与网络地址转换NAT十、软件定义网络SDN 七、IPv4数据报的首部格式 IPv4数据...
  • 从方向上来说,可以分为链扩容和链下扩容两个方向,分技术是属于链扩容的一种方案。 分技术(Sharding)作为以太坊未来扩容方案的一部分,引起了广泛的市场关注。同时也有多个主打分技术的新公有链项目...
  • 网络层 TCP/IP体系中网络层十分重要,本篇文章主要介绍IP(Internet Protocol)协议。  网络层的主要作用是“实现终端节点之间的通信”。这种终端节点之间的通信也叫作“点对点通信”。  网络层的下一层——...
  • 计算机网络网络

    千次阅读 2022-04-09 17:17:57
    2、网络层头部主要是添加自己的IP和目的地址的IP,数据链路层要在网络层的基础添加源主机的MAC地址和目的主机的MAC地址(同一局域网),或者下一跳的MAC地址(路由器),IP不变,MAC地址发生变化 3、ARP协议是获取...
  • 网络协议从入门到底层原理网络网络层首部 - 版本、首部长度、区分服务网络层首部 - 总长度网络层首部 - 标识、标志【实践】ping 的几个用法、wireshark抓包网络层首部 - 偏移网络层首部 - 生存时间 【网络协议...
  • 计算机网络知识点整理—数据链路层 ()(三) 计算机网络知识点整理—数据链路层 (下)(三) 目录一、电路交换、报文交换与分组交换二、 数据报与虚电路三、IP数据报格式四、IPv4地址网络地址转化NAT子网划分...
  • 网络数据包最大长度 MTU 分

    万次阅读 2016-09-12 14:45:48
    事实,TCP/IP协议采用的是后一种封装方式,这样,一次可以节约8个字节的空间。IP包头中,用了三个标志来描述一个分包: 1、分标志:如果一个包被分了,被置于1,最后一个分除外;——这样,对于接收端来...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 319,235
精华内容 127,694
关键字:

片上网络