精华内容
下载资源
问答
  • 实验二 可综合组合逻辑电路实验 1. 2选1多路选择器 mux2to1.v module mux2to1(W,S,f); input [1:0]W; //W是一个两位的输入信号 input S; //S是一个一位的选择信号 output reg f; //因为在always语句块中使用了f所以...

    实验二 可综合组合逻辑电路实验

    1. 2选1多路选择器

    mux2to1.v

    module mux2to1(W,S,f);
    input [1:0]W;	//W是一个两位的输入信号
    input S;		//S是一个一位的选择信号
    output reg f;	//因为在always语句块中使用了f所以要重新定义为reg类型
    
    always@(W or S)	//敏感事件列表,当输入信号或者选择信号发生改变时,触发always块
    begin
    	if(S == 0)	//当选择信号为0时,将W的低位输出给f
    	f = W[0];
    	else		//否则,将W的高位输出给f
    	f = W[1];
    end
    
    
    endmodule
    

    mux2to1_tb.v

    `timescale 1ns/1ps
    module mux2to1_tb;
    reg [1:0]W;
    reg S;
    wire f;
    
    initial
    begin
    	W = 2'b00;
    	S = 1'b0;
    end
    
    always #10 W[0] = ~W[0];
    always #20 W[1] = ~W[1];
    always #40 S = ~S;
    mux2to1 U(.W(W),.S(S),.f(f));
    endmodule
    

    2. 2-4译码器

    dec2to4.v

    module dec2to4(W,En,Y);
    input [1:0]W;	//定义两位的二进制编码
    input En;		//一位的使能信号
    output reg [0:3]Y;	//四位的独热码
    
    always@(W,En)	//敏感事件列表,当输入的二进制编码或者使能信号发生改变时执行always块
    	case({En,W})//拼接运算符,将使能信号与两位的输入信号拼接在一起
    	3'b100: Y = 4'b1000;	//case语句代码中的四种情况均是使能信号为1
    	3'b101: Y = 4'b0100;	//不同的二进制编码对应不同的独热码
    	3'b110: Y = 4'b0010;
    	3'b111: Y = 4'b0001;
    	default: Y = 4'b0000;	//如果使能信号为0,则到default分支,全部清0
    	endcase
    endmodule
    
    

    dec2to4_tb.v

    `timescale 1ns/1ps
    module dec2to4_tb;
    reg [1:0]W;
    reg En;
    wire [0:3]Y;
    initial 
    begin
    W = 2'b00;
    En = 1'b0;
    end
    
    always #10 W[0] = ~W[0];
    always #20 W[1] = ~W[1];
    always #40 En = ~En;
    
    dec2to4 U(.W(W),.En(En),.Y(Y));
    endmodule
    

    3. 8-3优先编码器

    enc8to3.v

    `timescale 1ns/1ps
    module dec2to4_tb;
    reg [1:0]W;
    reg En;
    wire [0:3]Y;
    initial 
    begin
    W = 2'b00;
    En = 1'b0;
    end
    
    always #10 W[0] = ~W[0];
    always #20 W[1] = ~W[1];
    always #40 En = ~En;
    
    dec2to4 U(.W(W),.En(En),.Y(Y));
    endmodule
    

    end8to3_tb.v

    `timescale 1ns/1ps
    module enc8to3_tb;
    reg [7:0]W;
    wire [2:0]Y;
    
    initial 
    	begin
    	W = 8'b0000_0000;
    	#100;
      	repeat(15) 
    		begin
    		W = {$random} % 256;
    		#20;
    		end
    	end
    
    enc8to3 U(.W(W),.Y(Y));
    endmodule
    

    4. 1位2进制比较器

    cmp.v

    module cmp(x,y,eq,lt,gt);
    input x;
    input y;
    output reg eq;
    output reg lt;
    output reg gt;
    always@(x or y)
    begin
    	case({x,y})
    	2'b00:
    	begin
    	eq = 1;
    	lt = 0;
    	gt = 0;
    	end
    	2'b01:
    	begin
    	eq = 0;
    	lt = 1;
    	gt = 0;
    	end
    	2'b10:
    	begin
    	eq = 0;
    	lt = 0;
    	gt = 1;
    	end
    	2'b11:
    	begin
    	eq = 1;
    	lt = 0;
    	gt = 0;
    	end
    	endcase
    end
    endmodule
    

    cmp_tb.v

    `timescale 1ns/1ps;
    module cmp_tb;
    reg x;
    reg y;
    wire eq;
    wire lt;
    wire gt;
    initial
    begin
    x = 0;
    y = 0;
    end
    always#10 x = ~x;
    always#20 y = ~y;
    cmp U(x,y,eq,lt,gt);
    endmodule
    

    5. 2位全加器

    full_adder.v

    module full_adder(A,B,c0,f);
    input [1:0]A;
    input [1:0]B;
    input c0;
    output reg [2:0]f;
    reg c1;
    reg c2;
    always@(A,B,c0)
    begin
    	f[0] = A[0]^B[0]^c0;
    	c1 = A[0]&B[0]|A[0]&c0|B[0]&c0;
    	f[1] = A[1]^B[1]^c1;
    	c2 = A[1]&B[1]|A[1]&c1|B[1]&c1;
    	f[2] = c2;
    end
    endmodule
    

    full_adder_tb.v

    `timescale 1ns/1ps
    module full_adder_tb;
    reg [1:0]A;
    reg [1:0]B;
    reg c0;
    wire [2:0]f;
    initial
    begin
    A = 2'b00;
    B = 2'b00;
    c0 = 1'b0;
    end
    
    always#10 A[0] = ~A[0];
    always#20 A[1] = ~A[1];
    
    always#40 B[0] = ~B[0];
    always#80 B[1] = ~B[1];
    
    always#160 c0 = ~c0;
    full_adder U(A,B,c0,f);
    endmodule
    
    展开全文
  • 实验三.利用MSI设计组合逻辑电路 实验报告答案
  • 组合逻辑电路 译码器 编码器显示 驱动电路 译码器扩展使用
  • 数字电路实验(03)中规模组合逻辑电路实验1:选择器及其应用 2020-5-12 一.实验要求 1.1.实验目的 1.认识数据选择器的意义和应用; 2.熟悉8选1数据选择器的功能及使用; 3.掌握基于数据选择器解决组合逻辑问题的...

    数字电路实验(03)中规模组合逻辑电路实验1:选择器及其应用

    2020-5-12

    一.实验要求

    1.1.实验目的

    1.认识数据选择器的意义和应用;
    2.熟悉8选1数据选择器的功能及使用;
    3.掌握基于数据选择器解决组合逻辑问题的方法和过程。

    1.2.实验器材

    1.74LS151
    2.直流电压源
    3.指示灯
    4.VCC
    5.Ground

    1.3.实验原理

    数据选择器是组合逻辑电路一种形式,它根据地址码要求,从多路输入信号中选择其中一路作为输出电路,其结构图如图1所示。

    D0Dm-1为m个数据源,A0An-1为n位地址码,数据输出由地址码控制,在结构上类似于一个多掷开关,等效图如图2所示。

    n与m之间关系为m=2n。其输出端表达式为:

    由上式可知其特点:式中包含地址变量的全部最小项是与或形式。而任何逻辑函数都由其最小项与或形式组成,因此用数据选择器可实现任何组合逻辑函数,若函数的变量为k,则相应的地址变量n与k的关系是n=k-1。

    1.4.设计要求

    基于8选1数据选择器74LS151设计实现函数F=A’B’C’+AC+A’BC。要求A连接A2,B连接A1,C连接A0 ,如图3所示。完成图3电路中的未完成的部分,并验证对函数F的实现的正确性。

    二.实验图

    三.实验报告

    3.1.设计流程

    1.公式变换

    按照要求将函数进行变换:
    F = A ′ B ′ C ′ + A C + A ′ B C = ( A 2 ′ A 1 ′ A 0 ′ ) D 0 + ( A 2 A 1 ′ A 0 ) D 5 + ( A 2 A 1 A 0 ) D 7 + ( A 2 ′ A 1 A 0 ) D 3 F=A'B'C'+AC+A'BC=(A2'A1'A0')D0+(A2A1'A0)D5+(A2A1A0)D7+(A2'A1A0)D3 F=ABC+AC+ABC=(A2A1A0)D0+(A2A1A0)D5+(A2A1A0)D7+(A2A1A0)D3

    2.电路设计

    将函数F前后对照可知,只要令数据选择器的输入满足:
    D 0 = D 3 = D 5 = D 7 = “ 1 ” , D 1 = D 2 = D 4 = D 6 = “ 0 ” D0=D3=D5=D7=“1”,D1=D2=D4=D6=“0” D0=D3=D5=D7=1D1=D2=D4=D6=0

    补充完整电路如图4所示。

    3. 实验验证

    将输出端连接指示灯;数据选择端A、B、C分别接入直流电压源;数据输入端逻辑“1”连接VCC,逻辑“0”接地。规定逻辑“1”电压值为“5V”,逻辑“0”电压值为“0V”。
    根据表1改变A、B、C的输入状态,运行实验,观察输入与输出之间的状态关系(规定指示灯“亮”为逻辑“1”,否则为逻辑“0”),记录相应的输出于表1中。

    输入 输出
    A B C F
    0 0 0
    0 0 1
    0 1 0
    0 1 1
    1 0 0
    1 0 1
    1 1 0
    1 1 1

    3.2.实验报告

    1.根据要求设计完整的实验电路并验证,补充完整表1;

    2.阐述由选择器实现组合逻辑函数的依据及一般过程。

    1.将组合逻辑函数按照数据选择器的输出格式进行变换,2.进行对照,确定各数据选择端、选通端及控制端的输入,3.根据要求搭建电路进行验证。

    展开全文
  • 数字电路实验(02)小规模组合逻辑电路实验1:交通灯状态 2020-5-11 一.实验要求 1.1.实验目的 1.认识解决实际组合逻辑问题的一般方法和过程; 2.熟悉基本逻辑门的使用。 1.2.实验器材 1.2输入与门 2.3输入与门 3.4...

    数字电路实验(02)小规模组合逻辑电路实验1:交通灯状态

    2020-5-11

    一.实验要求

    1.1.实验目的

    1.认识解决实际组合逻辑问题的一般方法和过程;
    2.熟悉基本逻辑门的使用。

    1.2.实验器材

    1.2输入与门
    2.3输入与门
    3.4输入或门
    4.非门
    5.直流电压源
    6.Ground
    7.指示灯

    1.3.设计要求

    设计一个交通信号灯工作状态监视逻辑电路,要求:监视交通信号灯的每一组信号灯均由红、黄、绿三盏灯组成,正常工作情况下,任何时刻必须有一盏灯点亮,而且只允许有一盏灯点亮;而当出现其他五种点亮状态时,电路发生故障信号,以提醒维护人员前去修理。

    1.4.设计流程

    1.对交通信号灯监视电路进行逻辑抽象

    取红、黄、绿三盏灯的状态为输入变量,分别用R、A、G表示,并规定灯亮时为1,不亮时为0。取故障信号的输出变量,以Y表示,并规定正常工作状态下Y为0,发生故障时Y为1,其真值表如表1所示。

    表1 监视交通信号灯工作状态真值表

    RAGY
    0001
    0010
    0100
    0111
    1000
    1011
    1101
    1111

    2.确定逻辑表达式

    根据监视交通灯真值表写出其逻辑表达式,即:
    Y = R ′ A ′ G ′ + R ′ A G + R A ′ G + R A G ′ + R A G Y=R'A'G'+R'AG+RA'G+RAG'+RAG Y=RAG+RAG+RAG+RAG+RAG

    3.逻辑表达式化简

    将上式化简后得到
    Y = R ′ A ′ G ′ + R A + A G Y=R'A'G'+RA+AG Y=RAG+RA+AG

    4.确定逻辑电路图

    根据化简后的表达式,采用“与门-或门”的方式得到交通灯工作状态监视逻辑电路图,如图1所示

    二.实验图

    一定要接地!

    三.实验报告内容

    3.1.实验步骤

    利用基本的与门、或门和非门实现监视交通信号灯工作状态的逻辑电路,具体实验电路步骤如下所示:
    1.按照图1搭建实验电路。
    规定:输入:逻辑“0”与电压值“0V”对应,逻辑“1”与电压值“5V”对应;
    输出:指示灯“亮”与逻辑“1”对应,指示灯“灭”与逻辑“0”对应;
    2.根据表2中R、A、G的逻辑值改变相应直流电压源的电压值,运行实验,观察输入端和输出之间的状态关系,记录相应的输出于表2中。
    表2 监视交通信号灯工作状态测试结果

    3.2.实验报告

    1.简述交通信号灯监视电路设计流程,补充完整表2;
    逻辑抽象–表达式确定–表达式化简–电路实现

    2.采用与非-与非表达式设计交通信号灯监视电路(提示:将与或表达式两次求反得到与非-与非表达式)。
    根据交通信号灯工作状态真值表,可得到:
    Y=(( R’A’G’+RA +RG +AG)’)’=(( R’A’G’)’·(RA)’·(RG)’·(AG)’)’,因此采用与非-与非方式

    展开全文
  • 实验目的 1.掌握 proteus 软件仿真调试的方法,并用之设计相关门电路; 2.熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使 用方法; 3.掌握用 MSI 设计的组合逻辑电路的方法。
  • (1)按照组合逻辑电路的一般设计步骤,用与非门、异或门实现一位全加器。 (2)用74×138和四输入的与非门实现的全加器 2、设计一个监测信号灯工作状态的逻辑电路,每一组信号灯由红、黄、绿三盏构成,其正常工作...
  • EDA组合逻辑电路实验

    2010-10-28 19:32:23
    教学大纲的实验内容,详细介绍了实验一的做法,VHDL的描述及电脑上机的具体操作步骤,及波形的仿真。。
  • 2.掌握组合逻辑电路的设计与测试方法 3.掌握中规模集成译码器的逻辑功能和使用方法 二、实验的设备与器件 1.+5V直流电源 2.连续脉冲源 3.单次脉冲源 4.逻辑电平开关 5.逻辑电平显示器 6.拨码开关组 7.译码...

    一、实验目的
    1.掌握开源数字电路模拟软件Logisim的使用
    2.掌握组合逻辑电路的设计与测试方法
    3.掌握中规模集成译码器的逻辑功能和使用方法
    二、实验的设备与器件
    1.+5V直流电源
    2.连续脉冲源
    3.单次脉冲源
    4.逻辑电平开关
    5.逻辑电平显示器
    6.拨码开关组
    7.译码显示器
    8.集成芯片:
    9.CC4011x2(74LS00),CC4012x3(174LS20),74LS138x2,CC5411,74LS48
    三、实验内容
    1.用与非门设计3输入的多数表决器,要求按文本所述的设计步骤进行,在EL-JY-II型实验仪上测试电路逻辑功能,直至电路符合设计要求为止。
    2.在Logisim软件中使用3线8线译码器设计一个判断输入三位二进制数是否大于等于4的电路。
    四、实验过程与结果
    1.多数表决器的设计
    (1) 根据题意列出如表1-1所示的真值表;

    输入输出
    ABCF
    0 0 00
    0 0 10
    0 1 00
    0 1 11
    1 0 00
    1 0 11
    1 1 01
    1 1 11

    表1-1
    (2) 根据真值表写出逻辑函数表达式,并将逻辑函数填入卡诺图表1-2中进行化简,最后写出化简后的逻辑表达式并演化成“与非”的形式;
    在这里插入图片描述

    (3) 根据逻辑表达式画出用“与非门”构成的逻辑电路图;
    在这里插入图片描述

    (4) 在EL-JY-II型实验仪上验证芯片的逻辑功能:在实验装置的适当位置选定2个14P插座,按照集成芯片定位标记插好芯片74LS00和74LS20,验证芯片功能的正确性。
    (5) 按照步骤(3)中的电路图在实验箱上完成连线,输入端A、B、C接至逻辑开关输出插口,输出端F接逻辑电平显示输入插口,按真值表要求,逐次改变输入变量,测得相应的输出值,与表1-1进行比较,验证所设计的逻辑电路是否符合要求。
    实验结果:
    在这里插入图片描述

    2.在Logisim软件中使用3线-8线译码器设计判断输入三位二进制数是否大于等于4的电路
    (1) 根据题意列出如表1-3所示的真值表;
    在这里插入图片描述

    (2) 根据真值表写出逻辑函数表达式;
    在这里插入图片描述

    (3) 用3线-8线译码器实现逻辑函数;
    在这里插入图片描述

    (4) 画出电路图;
    在这里插入图片描述

    (5) 在Logisim中测试该电路的正确性,并将测试数据和结果记录在表1-4中。
    在这里插入图片描述

    五、实验心得

    通过此次实验,对EL-JY-II型实验仪有了初步的认识,能上手操作,实现了多数表决器,学会了Logisim基本使用,并能设计逻辑电路,掌握中规模集成译码器的逻辑功能和使用方法。

    展开全文
  • 数字电路实验(04)中规模组合逻辑电路实验3:译码器及其应用 2020-5-23 一.实验要求 1.1.实验目的 认识译码器的定义、功能及基本使用; 熟悉译码器(74HC138)的功能和级联。 1.2.实验器材 VCC Ground 3线-8线...
  • 基本组合逻辑电路一、 实验目的?⒈ 掌握一般组合逻辑电路的分析和设计方法。?⒉ 熟悉集成优先编码器的逻辑功能及简单应用。?⒊ 熟悉七段译码显示器的工作原理及使用方法。?二、预习和实验前准备?⒈ 预习组合逻辑...
  • Multisim数字电路实验:实验二--组合逻辑电路分析,实验内容丰富规范,适合教师指导教学,希望对各位有用
  • 如题。数字电子技术课程组合逻辑电路设计实验中完成作业所需的模版。
  • 数电实验 实验1 组合逻辑电路设计一 简单介绍了器件的基本用法
  • 内含电路原理图,实验步骤,实验结果和实验分析
  • 掌握组合逻辑电路的分析与设计方法。 加深对基本门电路使用的理解。 二、实验原理介绍 三、实验数据、计算及分析 A B C D Z 0 ...
  • 数字电路实验组合逻辑电路的设计 ---用与非门74LS00,74LS20设计制作一个三人表决电路 (验证性实验) 预习要求: 1.查资料画出74ls00和74ls20芯片引脚图排列图,画出逻辑符号,掌握逻辑功能。 2....
  • 数电实验中的实验三 利用MSI设计组合逻辑电路
  • 2.4 组合逻辑电路的分析 分析组合电路的基本步骤是: ①阅读组合逻辑电路图列写逻辑表达式(必要时化简) ②列出真值表 ③由真值表确定逻辑电路的逻辑功能 ④对组合逻辑电路图进行评价和改进 一定要熟悉逻辑代数的...
  • 组合逻辑电路实验报告,大学生使用!该文档为模板其他可参照此做

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 7,191
精华内容 2,876
关键字:

组合逻辑电路实验