精华内容
下载资源
问答
  • 46\_实战篇\_SDRAM简介ppt,46_实战篇_SDRAM简介
  • 它是美国爱荷华州立大学的约翰·文森特·阿塔纳索夫(John Vincent Atanasoff)教授和他的研究生克利福特·贝瑞(Clifford Berry)在1937年设计的。  遗憾的是当时仅仅用于求解线性方程组,也没有申请,爱荷华州立...
  • 简要介绍了SDRAM的由来和历史。重点介绍了SDRAM的性能指标,连接方式,和基本操作
  • FPGA学习之SDRAM简介

    2019-10-29 12:32:06
    SDRAM: Synchronous Dynamic Random Access Memory 同步动态随机存储器传输 同步:工作需要同步时钟 动态:要不断刷新电容。 随机:可以任意地址访问。 优点: 空间存储量大 读写速度快 价格相对便宜 缺点:控制...

    存储器类型

    在这里插入图片描述
    SDRAM
    Synchronous Dynamic Random Access Memory
    同步动态随机存储器传输
    同步:工作需要同步时钟
    动态:要不断刷新电容。
    随机:可以任意地址访问。

    优点:
    空间存储量大
    读写速度快
    价格相对便宜

    缺点:控制逻辑复杂
    image.png

    容量计算

    image.png
    例如:
    image.png
    4M是每个bank里面的存储单元的数目。
    4banks不用解释了吧
    16bits是每个单元里面的容量。

    SDRAM功能框图

    简单讲解一下吧。(我现在肚子疼,先溜一会儿)
    我回来啦
    地址线A0到A11是地址操作。
    BA0、BA1是banks地址选择。
    还有两个数据掩码(控制数据线)可能是读入写出控制。

    在这里插入图片描述
    在这里插入图片描述

    展开全文
  • ,之后又出现第二代的DDR2 SDRAM,以及第三代的DDR3 SDRAM,下一个升级版本是第四代的DDR4 SDRAM 题外话:某计算机大国,号称自己研发的超级计算机的速度世界第一,但是居然使用美国Intel公司的CPU,...

    很多人不知道,其实世界上第一台电子计算机是“阿塔纳索夫-贝瑞计算机”(Atanasoff-Berry Computer,简称ABC)。

    它是美国爱荷华州立大学的约翰·文森特·阿塔纳索夫(John Vincent Atanasoff)教授和他的研究生克利福特·贝瑞(Clifford Berry)在1937年设计的。

    遗憾的是当时仅仅用于求解线性方程组,也没有申请专利,爱荷华州立大学也没有对其重视,后因校园改建将其拆除,零件也丢弃了。


    ENIAC正是利用了阿塔纳索夫的构思而进行的二次改造而发明,所以国内几乎所有的文献资料都将ENIAC称为世界上第一台计算机,其实是错误的,在1973年10月19日,就连明尼苏达州一家法院也判决ENIAC只是ABC所派生的,所以ENIAC的专利无效,ABC才是世界上第一台电子计算机。


    上面讲的是世界上第一台计算机,涉及到ABC与ENIAC的冲突,作为计算机专业的学生,还是有必要弄明白,教科书确实也有错误的地方。


    之后的计算机大致朝着多个方向发展,就像书上说的那样,没什么好说的




    这里说说CPU的发展过程。

    原型机没有CPU的概念,它本来就是一体式的。

    在理论上来讲,它的结构应该由3部分组成,分别是运算器,控制器,存储器。

    随着技术的发展,晶体管代替了电子管,集成电路的出现,使得运算器与控制器合并在了一起,封装在同一块半导体晶片上,称之为中央控制单元(英文Central Processing Unit,CPU),然后集成电路技术越来越精细,在同一块半导体晶片上不但集成了CPU,还集成了其它外设,于是微控制单元(Micro Control Unit,简称MCU)也就诞生了。

    以美国英特尔公司为代表集成电路工艺水平已经达到16纳米,假设以硅原子的直径0.25纳米来算,大约64个硅原子就能组成一个晶体管。

    现在来说的话,CPU和MCU概念模糊,其实大家所说的CPU,就是MCU,但是把MCU叫成CPU也没什么问题,毕竟MCU里面的CPU核心才是主角,所以还是叫CPU吧,都习惯了。

    近几年ARM火过了Intel的风头,说起来也是理所当然的,在以诺基亚为代表的时代,ARM架构还没那么快,Intel一心与AMD进行斗争,然而诺基亚的麻木,黑莓也没有抓住机会,当ARM架构发展到足以应用到手机时,结果被苹果公司捡了便宜,其疯狂的营销手段,让诺基亚和黑莓栽了跟头,之后Android的诞生更是火上浇油,微软之后又推出了ARM版的Windows RT,到如今PC销量不如从前,而今天的新闻,微软将收购诺基亚手机业务,ARM也差点革了Intel的命,AMD声称也要推出ARM架构的CPU。

    ARM是英国的一家半导体公司,全称Advanced RISC Machines,它不像Intel,自己生产CPU,它只是设计,授权技术给其他公司生产CPU。

    ARM架构面向的是便携,高性能,低功耗,低发热。以手机为代表的设备,只能使用电池提供能量,而且不能使用风扇散热,自然而然,ARM成了趋势

    说到ARM又牵扯出了RISC和CISC,ARM是RISC的代表,CISC的代表自然就是引领x86-32和x86-64平台的Intel公司,一般来说,RISC将是以后的发展方向,这里不多说

    上面讲到了CPU的发展历程,作为计算机理论架构的第二主角,存储器几乎没有提到。

    由于早期技术的原因,出现了2种存储器,一种称为RAM,即随机存取存储器,另一种是ROM,即只读存储器。

    CPU在运算过程中,需要读取和存储数据,RAM充当这一角色。但是由于RAM的特性限制,断电将会丢失数据,所以又引入了ROM

    所以RAM被称为内存储器,ROM称为外存储器,随着技术的发展,ROM也可以随意读写了,如Nand Flash和Nor Flash

    RAM分为2类,SRAM(静态RAM)和DRAM(动态RAM)

    SRAM速度非常快,但容量小且价格昂贵,一般用作CPU的高速缓存,如S3C2440A内置了4KB的SRAM

    DRAM在经历异步动态RAM之后被SDRAM所取代,SDRAM全称同步动态RAM,S3C2440A只能用到SRAM和SDRAM

    SDRAM在之后的发展中,出现了DDR内存,叫做DDR SDRAM,全称双倍数据率同步动态RAM,之后又出现第二代的DDR2 SDRAM,以及第三代的DDR3 SDRAM,下一个升级版本是第四代的DDR4 SDRAM




    题外话:某计算机大国,号称自己研发的超级计算机的速度世界第一,但是居然使用美国Intel公司的CPU,真是可悲



    <完结>

    展开全文
  • SRAM SDRAM DDR 简介

    2021-01-12 13:22:45
    SRAM SDRAM DDR 简介 转载 SRAM SDRAM DDR 简介 https://blog.csdn.net/monkea123/article/details/103267121 SRAM 为什么要讲 SRAM 呢?因为大多数的朋友最先接触 RAM 芯片都是从 SRAM 开始的,因为大量的 STM32...

    SRAM SDRAM DDR 简介


    转载

    SRAM SDRAM DDR 简介
    https://blog.csdn.net/monkea123/article/details/103267121

    SRAM

    为什么要讲 SRAM 呢?因为大多数的朋友最先接触 RAM 芯片都是从 SRAM 开始的,因为大量的 STM32 单片机开发板都使用到了 SRAM,比如 F103、 F407 等,基 本都会外扩一个512KB 或 1MB 的 SRAM 的,因为 STM32F103/F407 内部 RAM 比较小,在一些比较耗费内存的应用中会出现内存捉紧的情况,比如 emWin 做 UI 界面。我们简单回顾一下 SRAM,
    SRAM 的全称叫做 Static Random-Access Memory,也就是静态随机存储器,这里的“静态”说的就是只要 SRAM 上电,那么 SRAM 里面的数据就会一直保存着,直到 SRAM 掉电。对于RAM 而言需要可以随机的读取任意一个地址空间内的数据,因此采用了地址线和数据线的方式,这里就以 STM32F103/F407 开发板常用的 IS62WV51216 这颗 SRAM 芯片为例简单的讲解一下 SRAM,这是一颗 16 位宽(数据位为 16 位)、1MB 大小的 SRAM
    在这里插入图片描述
    ①、 地址线
    这部分是地址线,一共 A0~A18, 也就是 19 根地址线,因此可访问的地址大小就是2^19=524288=512KB。不是说 IS62WV51216 是个 1MB 的 SRAM 吗?为什么地址空间只有512KB?前面我们说了 IS62WV51216 是 16 位宽的,也就是一次访问 2 个字节,因此需要对512KB 进行乘 2 处理,得到 512KB*2=1MB。位宽的话一般有 8 位/16 位/32 位,根据实际需求选择即可,一般都是根据处理器的 SRAM 控制器位宽来选择 SRAM 位宽。
    ②、数据线
    这部分是 SRAM 的数据线,根据 SRAM 位宽的不同,数据线的数量要不同, 8 位宽就有 8根数据线, 16 位宽就有 16 根数据线, 32 位宽就有 32 根数据线。 IS62WV51216 是一个 16 位宽的 SRAM,因此就有 16 根数据线,一次访问可以访问 16bit 的数据,也就是 2 个字节。因此就有高字节和低字节数据之分,其中 IO0~IO7 是低字节数据, IO8~IO15 是高字节数据。
    ③、控制线
    SRAM 要工作还需要一堆的控制线, CS2 和 CS1 是片选信号,低电平有效,在一个系统中可能会有多片 SRAM(目的是为了扩展 SRAM 大小或位宽),这个时候就需要 CS 信号来选择当前使用哪片 SRAM。另外,有的 SRAM 内部其实是由两片 SRAM 拼接起来的,因此就会提供两个片选信号。
    OE 是输出使能信号,低电平有效,也就是主控从 SRAM 读取数据。
    WE 是写使能信号,低电平有效,也就是主控向 SRAM 写数据。
    UB 和 LB 信号,前面我们已经说了, IS62WV51216 是个 16 位宽的 SRAM,分为高字节和低字节,那么如何来控制读取高字节数据还是低字节数据呢?这个就是 UB 和 LB 这两个控制线的作用,这两根控制线都是低电平有效。 UB 为低电平的话表示访问高字节, LB 为低电平的话表示访问低字节。

    SDRAM 简介

    前面给大家简单讲解了 SRAM,可以看出 SRAM 最大的缺点就是价格高、容量小!但是应用对于内存的需求越来越高,必须提供大内存解决方案。为此半导体厂商想了很多办法,提出了很多解决方法,最终 SDRAM 营运而生,得到推广。 SDRAM 全称是 Synchronous Dynamic Random Access Memory,翻译过来就是同步动态随机存储器,“同步”的意思是 SDRAM 工作需要时钟线,“动态”的意思是 SDRAM 中的数据需要不断的刷新来保证数据不会丢失,“随机”的意思就是可以读写任意地址的数据。
    与 SRAM 相比, SDRAM 集成度高、功耗低、成本低、适合做大容量存储,但是需要定时刷新来保证数据不会丢失。因此 SDRAM 适合用来做内存条, SRAM 适合做高速缓存或 MCU内部的 RAM。 SDRAM 目前已经发展到了第四代,分别为: SDRAM、 DDR SDRAM、 DDR2 SDRAM、 DDR3 SDRAM、 DDR4 SDRAM。 STM32F429/F767/H743 等芯片支持 SDRAM,学过STM32F429/F767/H743 的朋友应该知道 SDRAM,这里我们就以 STM32 开发板最常用的华邦W9825G6KH 为例, W9825G6KH 是一款 16 位宽(数据位为 16 位)、 32MB 的 SDRAM、速度一般为 133MHz、 166MHz 或 200MHz。
    在这里插入图片描述
    在这里插入图片描述
    ①、控制线
    SDRAM 也需要很多控制线,我们依次来看一下:
    CLK: 时钟线, SDRAM 是同步动态随机存储器,“同步”的意思就是时钟,因此需要一根额外的时钟线,这是和 SRAM 最大的不同, SRAM 没有时钟线。
    CKE: 时钟使能信号线, SRAM 没有 CKE 信号。
    CS: 片选信号,这个和 SRAM 一样,都有片选信号。
    RAS:行选通信号,低电平有效, SDRAM 和 SRAM 的寻址方式不同, SDRAM 按照行、列来确定某个具体的存储区域。因此就有行地址和列地址之分,行地址和列地址共同复用同一组地址线,要访问某一个地址区域,必须要发送行地址和列地址,指定要访问哪一行?哪一列?
    RAS 是行选通信号,表示要发送行地址
    在这里插入图片描述
    CAS: 列选通信号,和 RAS 类似,低电平有效,选中以后就可以发送列地址了。
    WE: 写使能信号,低电平有效。
    ②、 A10 地址线
    A10 是地址线,那么这里为什么要单独将 A10 地址线给提出来呢?因为 A10 地址线还有另外一个作用, A10 还控制着 Auto-precharge,也就是预充电。这里又提到了预充电的概念, SDRAM芯片内部会分为多个 BANK,关于 BANK 我们稍后会讲解。 SDRAM 在读写完成以后,如果要对同一个 BANK 中的另一行进行寻址操作就必须将原来有效的行关闭,然后发送新的行/列地址,关闭现在工作的行,准备打开新行的操作就叫做预充电。一般 SDSRAM 都支持自动预充电的功能。
    ③、地址线
    对于 W9825G6KH 来说一共有 A0~A12,共 13 根地址线,但是我们前面说了 SDRAM 寻址是按照行地址和列地址来访问的,因此这 A0~A12 包含了行地址和列地址。不同的 SDRAM 芯片,根据其位宽、容量等的不同,行列地址数是不同的,这个在 SDRAM 的数据手册里面会也清楚的。比如 W9825G6KH 的 A0~A8 是列地址,一共 9 位列地址, A0~A12 是行地址,一共 13位,因此可寻址范围为: 29*213=4194304B=4MB, W9825G6KH 为 16 位宽(2 个字节),因此还需要对 4MB 进行乘 2 处理,得到 42=8MB,但是 W9825G6KH 是一个 32MB 的 SDRAM 啊,为什么算出来只有 8MB,仅仅为实际容量的 1/4。不要急,这个就是我们接下来要讲的 BANK,8MB 只是一个 BANK 的容量, W9825G6KH 一共有 4 个 BANK。
    ④、 BANK 选择线
    BS0 和 BS1 是 BANK 选择信号线,在一片 SDRAM 中因为技术、成本等原因,不可能做一个全容量的 BANK。而且,因为 SDRAM 的工作原理,单一的 BANK 会带来严重的寻址冲突,减低内存访问效率。为此,人们在一片 SDRAM 中分割出多块 BANK,一般都是 2 的次方,比如 2, 4, 8 等。图 23.1.1.2 中的⑤就是 W9825G6KH 就是 4 个 BANK 示意图,每个 SDRAM数据手册里面都会写清楚自己是几 BANK。前面我们已经计算出来了一个 BANK 的大小为 8MB,那么四个 BANK 的总容量就是 8MB4=32MB。既然有4个BANK,那么在访问的时候就需要告诉SDRAM,我们现在需要访问哪个BANK,BS0 和 BS1 就是为此而生的, 4 个 BANK 刚好 2 根线,如果是 8 个 BANK 的话就需要三根线,也就是 BS0~BS2。 BS0、 BS1 这两个线也是 SRAM 所没有的。
    ⑤、 BANK 区域
    关于 BANK 的概念前面已经讲过了,这部分就是 W9825G6KH 的 4 个 BANK 区域。这个概念也是 SRAM 所没有的。
    ⑥、数据线
    W9825G6KH 是 16 位宽的 SDRAM,因此有 16 根数据线, DQ0~DQ15,不同的位宽其数据线数量不同,这个和 SRAM 是一样的。
    ⑦、高低字节选择
    W9825G6KH 是一个 16 位的 SDRAM,因此就分为低字节数据和高字节数据, LDQM 和UDQM 就是低字节和高字节选择信号,这个也和 SRAM 一样。

    DDR 简介

    DDR 内存是 SDRAM 的升级版本, SDRAM 分为 SDR SDRAM、DDR SDRAM、 DDR2 SDRAM、 DDR3 SDRAM、 DDR4 SDRAM。可以看出 DDR 本质上还是SDRAM,只是随着技术的不断发展, DDR 也在不断的更新换代。先来看一下 DDR,也就是DDR1,人们对于速度的追求是永无止境的,当发现 SDRAM 的速度不够快的时候人们就在思考如何提高 SDRAM 的速度, DDR SDRAM 由此诞生。
    DDR 全称是 Double Data Rate SDRAM,也就是双倍速率 SDRAM,看名字就知道 DDR 的速率(数据传输速率)比 SDRAM 高一倍!这 1 倍的速度不是简简单单的将 CLK 提高 1 倍,SDRAM 在一个 CLK 周期传输一次数据, DDR 在一个 CLK 周期传输两次数据,也就是在上升沿和下降沿各传输一次数据,这个概念叫做预取(prefetch),相当于 DDR 的预取为 2bit,因此DDR 的速度直接加倍!比如 SDRAM 速度一般是 133200MHz,对应的传输速度就是133200MT/s,在描述 DDR 速度的时候一般都使用 MT/s,也就是每秒多少兆次数据传输。133MT/S 就是每秒 133M 次数据传输, MT/s 描述的是单位时间内传输速率。同样 133~200MHz
    的频率, DDR 的传输速度就变为了 266~400MT/S,所以大家常说的 DDR266、 DDR400 就是这么来的。
    DDR2 的 IO 时钟是 DDR 的 2 倍,因此 DDR 内核时钟依旧是 133~200MHz 的时候,总线速度就是 266~400MHz。而且 DDR2 在 DDR 基础上进一步增加预取(prefetch),增加到了 4bit,相当于比 DDR 多读取一倍的数据,因此 DDR2 的数据传输速率就是 533~800MT/s,这个也就是大家常说的 DDR2 533、 DDR2 800。当然了, DDR2 还有其他速度,这里只是说最常见的几种。
    DDR3 在 DDR2 的基础上将预取(prefetch)提高到 8bit,因此又获得了比 DDR2 高一倍的传输速率,因此在总线时钟同样为 266~400MHz 的情况下, DDR3 的传输速率就是 1066~1600MT/S。MMDC 外设用于连接 DDR,支持 LPDDR2、 DDR3、 DDR3L,最高支持 16 位数据位宽。总线速度为 400MHz(实际是 396MHz),数据传输速率最大为 800MT/S。这里我们讲一下
    PDDR3、 DDR3 和 DDR3L 的区别,这三个都是 DDR3, 但是区别主要在于工作电压, LPDDR3叫做低功耗 DDR3,工作电压为 1.2V。 DDR3 叫做标压 DDR3,工作电压为 1.5V,一般台式内存条都是 DDR3。 DDR3L 是低压 DDR3,工作电压为 1.35V,一般手机、嵌入式、笔记本等都使用 DDR3L。
    我们就以NT5CC256M16EP-EK 为例讲解一下 DDR3。可以到 nanya官网去查找一下此型号,信息如图所示:
    在这里插入图片描述

    NT5CC256M16EP-EK 是一款容量为 4Gb,也就是 512MB 大小、16 位宽、 1.35V、传输速率为 1866MT/S 的 DDR3L 芯片。 NT5CC256M16EP-EK 的数据手册没有在 nanya 官网找到,但是找到了 NT5CC256M16ER-EK 数据手册,在官网上没有看出这两个有什么区别,因此我们就直接用 NT5CC256M16ER-EK 的数据手册。
    在这里插入图片描述

    从图可以看出, DDR3L 和 SDRAM 对的结构框图很类似,但是还是有点区别。
    ①、控制线
    ODT:片上终端使能, ODT 使能和禁止片内终端电阻。
    ZQ:输出驱动校准的外部参考引脚,此引脚应该外接一个 240 欧的电阻到 VSSQ 上,一般
    就是直接接地了。
    RESET: 复位引脚,低电平有效。
    CKE: 时钟使能引脚。
    A12: A12 是地址引脚,但是有也有另外一个功能,因此也叫做 BC 引脚, A12 会在 READ和 WRITE 命令期间被采样,以决定 burst chop 是否会被执行。
    CK 和 CK#: 时钟信号, DDR3 的时钟线是差分时钟线,所有的控制和地址信号都会在 CK对的上升沿和 CK#的下降沿交叉处被采集。
    CS#:片选信号,低电平有效。
    RAS#、 CAS#和 WE#:行选通信号、列选通信号和写使能信号。
    ②、地址线
    A[14:0]为地址线, A0~A14,一共 15 根地址线,根据 NT5CC256M16ER-EK 的数据手册可知,列地址为 A0~A9,共 10 根,行地址为 A0~A14,共 15 根,因此一个 BANK 的大小就是2102152=32MB2=64MB,根据图 23.1.4.2 可知一共有 8 个 BANK,因此 DDR3L 的容量就是 648=512MB。
    ③、 BANK 选择线
    一片 DDR3 有 8 个 BANK,因此需要 3 个线才能实现 8 个 BANK 的选择, BA0~BA2 就是用于完成 BANK 选择的。
    ④、 BANK 区域
    DDR3 一般都是 8 个 BANK 区域。
    ⑤、数据线
    因为是 16 位宽的,因此有 16 根数据线,分别为 DQ0~DQ15。
    ⑥、数据选通引脚
    DQS 和 DQS#是数据选通引脚,为差分信号,读的时候是输出,写的时候是输入。 LDQS(有的叫做 DQSL)和 LDQS#(有的叫做 DQSL#)对应低字节,也就是 DQ0~7, UDQS(有的叫做 DQSU)和 UDQS#(有的叫做 DQSU#),对应高字节,也就是 DQ8~15。
    ⑦、数据输入屏蔽引脚
    DM 是写数据收入屏蔽引脚。关于 DDR3L 的框图就讲解到这里,想要详细的了解 DDR3 的组成,请阅读相应对的数据手册

    展开全文
  • SDRAM控制器设计

    千次阅读 2014-10-18 22:07:54
    SDRAM简介

    SDRAM简介

    最近在用FPGA做关于摄像方面的应用,由于其中要用到大容量存储器SDRAM,所以就关于这方面恶补了一下。

    先介绍一下动态随机存储器(Dynamic Random Access Merroy,简称DRAM)其中一个存储器单元的结构。


    如图所示,保存一位数据只需一个电容。当行选择线与列选择线确定时,可令Transistor接通,允许电容的电压被读取或写入。

    当电容的电压会有传输时的损失以及保存时的漏电现象,所以除了在读取与写入时必须经过放大之外,每保存每一位经过一段时间久必须将数据读出后再写入一次,称为更新或刷新,就是这个动作增加了DRAM的操作复杂度,同时也降低了使用效率。

    为了降低封装成本,减少IC引脚数目,DRAM的地址输入线是采用多工方式,即以同样的地址线分两次输入,先输入列地址再输入行地址。

    由于DRAM是以MOSFET为主要器件,电路中的杂散电容对存取时间的影响很大,每更换一次列地址时,都必须等待一段时间让控制电路充电,数据的存取才会正确,此充电时间称为预充电时间(Prechange Time,TRp),早期DRAM的列地址是由RAS信号的下降沿来锁存住后送给列地址译码器处理,在此RAS信号至少要维持一段建立列地址时间(TRAS),这段时间内再以CAS信号的下降沿来锁住行地址后送给行地址译码器处理,才能译码到一个正确的存储器单元地址,因此一个DRAM的存取周期(TRC)可用预充电时间加上列地址建立时间来计算:TRC=TRp+TRAS。


    经过改良,同步动态随机存储器(Synchronous Dynamic Random Access Memory,简称SDRAM),对于可预知下一笔数据地址的突发模式(Brust Mode)SDRAM采用存储器交错处理以及多管线的技术,提升分配时间内读写的信息量,改善了在突发模式下的存取时间。由于在连续时间存取的应用中可达到与外部时钟同步的效率,故被称为同步动态随机存储器。

    所谓突发模式是存取存储器时,分配一次存储器的地址,即可进行一连串的存或取动作n次,不需分配n次存储器的地址,可以省去寻址的时间。至于存储器交错处理是将存储器划分成多个区块(Bank),可交错存取这些区块的数据,举例来说,将保存于存储器的奇数地址和偶数地址分开,当上一个字符被更新时,下一个字符的存取可以不受影响,减少等待的时间。而多管线是指利用选择器的原理将多个区块的数据轮流传送至数据端,如图说明了一个SDRAM的存取时间(TDS)大于外部一个时钟周期(TCK),但在多管线的架构下,外部仍可同步读取数据。

    SDRAM控制

    控制信号:包括片选、时钟、时钟使能、行列地址选择、读写有效及数据有效。

    地址信号:时分复用引脚,根据行列地址选择引脚,控制输入的地址为行地址或列地址。。

    数据信号:双向引脚,受数据有效控制。

    为了进行交错处理,通常会将一个SDRAM划分成多个区块,依照列地址和行地址来决定每个区块存储器单元的存取。

    1.初始化:在SDRAM上电后,通过初始化来设定SDRAM的运转模式。初始化阶段的时序如图所示,SDRAM上电后约200us才进入稳定期,在这段时间不可以对SDRAM作任何的操作,200us之后要对所有的区块进行预充电,接着再给SDRAM8次更新命令,最后才进行模式的设定。完成了初始化过程之后,才可以正常的对SDRAM进行读写。

    2.存取储存器单元:在读写SDRAM时,先传送要读写的区块与列地址,此时RAS信号会被设定为Active的状态,先锁定列地址,然后在读写指令有效时再锁定行地址。

    3.更新和预充电:SDRAM的存储器单元可以想成为一个电容,倾向于放电,因此必须定时的更新避免遗失数据。至于预充电则为每更换一次列地址时,都必须让控制电路再充电,数据存取才会正确。

    4.控制命令:对SDRAM的控制命令由专用的控制引脚:CSRASCASWR来传送具体的操作动作。


    知识共享许可协议
    本作品采用知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议进行许可。
    展开全文
  • SDRAM

    2021-04-06 17:24:20
    存储器简介1.1 存储器类型1.2 SDRAM内部结构2. SDRAM操作时序2.1 初始化2.2 读写操作2.3 刷新3. SDRAM读写测试3.1 系统框图3.2 程序设计 1. 存储器简介 1.1 存储器类型 1.2 SDRAM内部结构 SDRAM:同步动态随机...
  • 注:本文章主要内容为DDR4相关的内容整理 一、SDRAM的发展 SDRAM 全称:同步动态随机访问存储器(Synchronous Dynamic Random Access Memory)
  • 关于SDRAM简介0916

    2020-11-02 08:54:54
    1.SDRAM(Synchronous Dynamic Random Access Memory)同步动态随机存储器(电容存储电荷为单元) 同步:时钟与对应控制器的系统时钟相同,命令和数据都是以时钟为基准 动态:存储阵列需要不断的刷新,保证数据不丢失 ...
  • SDRAM控制器

    2020-11-29 09:49:47
    1.SDRAM简介 简介:SDRAM为同步动态随机存储内存,同步指的是时钟与外部输入的时钟保持一致,也就是与外部共用一个时钟;动态指的是每个时间段内,都要进行一次刷新操作,否则里面的数据会丢失,这也是由存储特性...
  • SDRAM学习整理

    2019-10-16 10:00:11
    一、SDRAM简介@TOC SDRAM(Synchronous Dynamic Random Access Memory),同步动态随机存储器。同步是指内存工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断的刷新来保证...
  • 本文将进行对SRAM简介及与DRAM/SDRAM的比较
  • 1. SDRAM简介 2. SDRAM 存取原理 3. SDRAM 特性 1. SDRAM简介 SDRAM ,同步动态随机存储器(Synchronous Dynamic Random Access Memory) 同步是指其时钟频率与对应控制器(CPU/FPGA)的系统时钟频率相同,内部命 ...
  • FPGA实现的SDRAM驱动

    千次阅读 2019-04-14 00:20:14
    一、SDRAM 简介 SDRAM 同步动态随机存储器(Synchronous Dynamic Random Access Memory)。SDRAM 的时钟频率能达到100MHz以上,主要用于程序的运行空间、大数据存储等;Memory工作需要同步时钟,又由于信息存放在...
  • SDRAM 简介及驱动程序

    2013-12-19 20:44:50
    简介及驱动程序" TITLE="SDRAM 简介及驱动程序" />
  • SDRAM Internals

    2020-04-21 13:38:54
    SDRAM Internals 这么好的文章转给大家看 转自:http://www.wowotech.net/basic_tech/sdram-internals.html ...一、简介 SDRAM(synchronous dynamic random-access memory)是嵌入式系统中经常用到的...
  • SDRAM简介 SDRAM(synchronous Dynamic Random ),同步动态随机存储器,同步指内存工作需要同步时钟,内存的命令的发送和数据的接收都以它为标准。动态是指需要不断地刷新来保证数据不丢失(电容存储),随机指的是...
  • SDRAM简介: 同步动态随机存取内存(synchronous dynamic random-access memory,简称SDRAM)是有一个同步接口的动态随机存取内存(DRAM),可以实现数据的存储和读取。这里主要注意的是同步、动态、随机。 同步:...
  • FPGA(21) 实验综合15 基于FFT的音频频谱仪SDRAM简介SDRAM操作时序初始化模式寄存器配置读写操作行激活列读写数据输出(读)数据输入(写)突发长度预充电刷新数据掩码测试PLL模块SDRAM模块FIFO控制模块SDRAM控制器...
  • ARM DDR SDRAM 初始化

    千次阅读 2013-11-07 21:17:12
    2012-07-24 23:46:34| 分类: ARM-linux|字号 订阅 摘录自 ...目录: 1.DDR SDRAM 简介  2.DDR 控制器初始化以及DDR SDRA
  • SDRAM存储接口

    千次阅读 2019-10-10 14:05:13
    简介 DRAM即动态随机存储器(Dynamic Random Access Memory),动态是指存储阵列需要不断的刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写。DRAM是一种易失性存储器,分SDRAM和...
  • SDRAM简介 SDRAM( Synchronous Dynamic Random Access Memory),同步动态随机存储器。 同步是指 Memory 工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准;(本文用了差分时钟,来处理时序的数据采集...
  • SDRAM的机理

    千次阅读 2016-05-11 10:48:11
    一、简介 SDRAM(synchronous dynamic random-access memory)是嵌入式系统中经常用到的器件。对于一个嵌入式软件工程师而言,了解SDRAM的机理是有益的。我们可以从下面三个方面理解SDRAM: 1、RAM很好理解,...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 2,868
精华内容 1,147
关键字:

SDRAM简介