精华内容
下载资源
问答
  • level shift
    千次阅读
    2018-05-16 18:47:21

    这里写图片描述

    分析从左到右的功能:

       当NMOS的S级(源级)输入的是高电平3.3V,这时NMOS不导通,并且由于其D级(漏极)被上拉到5V,所以这样两极管也不导通。这样它的输出就是5V电平。
    
      当NMOS的S极输入的是低电平0V,这时NMOS导通,这时其D极输出就会拉到0V。这样就实现了由左到右的电平转换。
    

    再分析从右到左:

      当NMOS的D级输入是5V的高电平,由于其S极通过4.7k电阻上拉到3.3V。所以NMOS和里面的二极管都不导通,因此S级的电平是3.3V
    
     当NMOS的D级输入是0V的低电平,由于里面的二极管导通,所以S极的电平是0V。
    

    上的分析都是假定电源已经ok。所以在实际应用时要注意:

    1、NMOS的D级高电平的电平面要比S极的要高。否则在高电平的时候会通过两级管把io电平拉成其他电平。

    2、NMOS的D级电平面要比S级的更早有电,否则S极就会通过两极管向D级漏电。

    3、NMOS的G级电平最好和S级的一样。

    4、G级的电平面大于NMOS的阈值电压

    更多相关内容
  • levelshift电路.pdf

    2021-09-30 17:48:21
    levelshift电路.pdf
  • Effect of nitrogen addition on the band gap, core level shift, surface energy, and the threshold field of electron emission ,卞海蛟,陈小峰,The effect of nitrogen (N) doping on the behavior of field...
  • LSF0108 level shift设计使用及debug流程

    千次阅读 2021-11-22 11:46:26
    目录 初版设计 测试出现的问题1 解决问题(尝试1) 测试出现的问题2 解决问题2-1 ...此电路的应用场景在于将LCD屏幕连接到FPGA上,进而通过FPGA中设计的硬件电路来驱动LCD屏幕,验证数字硬件电路设计的正确性。...

    目录

    初版设计

    测试出现的问题1

    解决问题(尝试1)

    测试出现的问题2

    解决问题2-1

    解决问题2-2

    单Port测试结果

    所有Port均连接测试结果


    初版设计

    此电路的应用场景在于将LCD屏幕连接到FPGA上,进而通过FPGA中设计的硬件电路来驱动LCD屏幕,验证数字硬件电路设计的正确性。因此需要一个转接板位于FPGA和LCD屏幕之间,将二者连接起来。

    转接板的硬件电路设计主要存在以下需求:

    • 实现3.3V和1.8V之间的同时双向逻辑转换(LCD屏幕电平为3.3V,FPGA电平为1.8V)

    逻辑转换速度为20MHz以上

    • 同时支持Open Drain(Touch相关的PIN)和Push-pull
    • 同时支持至少6 port逻辑转换

    因此选型选择了LSF0108Q1,因为其具有如下特性:

    • 支持1.8V和3.3V之间的双向电平转换,且无需DIR Pin。

     

    • 最高速率可达到100MHz(≤30pF load)或40MHz(≤50pF load)
    • 同时支持Open Drain和Push-Pull

                    

     

    • 最大支持8个port同时工作。

    因此初版电路设计如下所示:(1.8V和3.3V都是通过LDO来供电的)

     

     

     

    测试出现的问题1

    1.8V的电压被倒灌,变成了2.3V(2.18V)左右,此时倒灌电流为1.5uA左右。

    解决问题(尝试1)

    分析:既然1.8V被倒灌,则可以在1.8V LDO output的位置增加一个并联电阻到GND,给倒灌电流一个泄放路径,让1.8V LDO output正常。这个并联电阻目前暂定为200K

    实验结果:       此时1.8V电压正常,实际测试结果为1.788V

                               倒灌电流仍然存在,目前为3.4uA左右。

    测试出现的问题2

    3.3V side

    1.8V side

    驱动GND

    接收GND

    驱动3.3V

    接收1.938V(有问题)

    接收GND

    驱动GND

    接收1.787V(有问题)

    驱动1.8V

    由上可知

    1. 低电平GND可以实现双向互传
    2. 1.8V side驱动高电平无法让3.3V side电平抬升至3.3V
    3. 3.3V side驱动高电平会导致1.8V side电平过高

    解决问题2-1

    分析:1.8V side驱动时,无法让3.3Vside抬升至3.3V

    尝试给3.3V side单个Port增加上拉电阻200Ω,将其上拉至3.3V。

    此时虽然可以通过1.8V驱动,让3.3V side获得高电平。但是此时量测1.8V side,本身的驱动电流被抬升至2.0V。

    解决问题2-2

    抬升肯定是电流倒灌引起的,因此量测倒灌电流的来源,来自Vref_A的倒灌电流为1.6uA,来自单个Port的倒灌电流为5.6uA。同样的方式,来自Port的倒灌电流太大,则尝试在1.8V side下拉,连接并联电阻组成泄放回路。初步尝试泄放电阻为200K

    结论:200K太大了,此时只降低到了1.9V,因此在此降低电阻,选择24K,此时降低到了1.787V。基本正常

    单Port测试结果

    Driver

    Receiver

    Driver

    量测电压

    Receiver

    量测电压

    3.3V side

    H(3.311-3.326

    1.8V side

    H(1.737-1.738

    3.3V side

    L(3.311-0.005

    1.8V side

    L(1.737-0.006

    1.8V side

    H(1.738-1.786

    3.3V side

    H(3.311-3.322

    1.8V side

    L(1.738-0.005

    3.3V side

    L(3.311-0.067

    由上表可知:

    1. 当双方均没有驱动时,1.8Vside的电压恒定为1.737V,3.3V side的电压恒定为3.311V
    2. 1.8V作为Driver时,可以正常驱动高电平和低电平,并不会引起Driver方的电压异常,在Recevier方也能正常收到对应3.3V的电平
    3. 3.3V作为Driver时,可以正常驱动高电平和低电平,并不会引起Driver方的电压异常,在Recevier方也能正常收到对应1.8V的电平

    至此,单Port调试完毕,按照上述的电阻阻值,将剩余的Port均增加上拉(3.3V side)和下拉电阻(1.8V side),检查能否正常工作

    所有Port均连接测试结果

    Driver

    Receiver

    Driver

    量测电压

    Receiver

    量测电压

    3.3V side

    H(3.310-3.325

    1.8V side

    H(1.737-1.738

    3.3V side

    L(3.310-0.006

    1.8V side

    L(1.737-0.006

    1.8V side

    H(1.737-1.786

    3.3V side

    H(3.310-3.320

    1.8V side

    L(1.737-0.006

    3.3V side

    L(3.310-0.067

    至此所有port均增加了上下拉,且所有port功能一切正常,各个port之间互不干扰,可以独立正常工作,debug流程结束。

    展开全文
  • MOS管,作为硬件设计最重要的元器件之一,在很多...双向level shift 此电路属于IIC电平转换电路。主要采用的是NMOS管。分别串接在时钟和数据信号线上。为了方便,我就介绍一下SCL这一根线上的电平转换。 作为时钟线,

    MOS管,作为硬件设计最重要的元器件之一,在很多应用场景下都会用到它。

    在电路设计中,电平转换电路是不可缺少的部分。在供电方面,除了系统供电以外,其他很多情况都是需要通过电平转换电路,来得到我们所需的电压。同时电平转换这方面的电路也是五花八门,其中就有用到MOS管的案例。那么今天,小编就为大家讲解MOS管在电平转换电路中的应用。

    双向level shift
    在这里插入图片描述

    此电路属于IIC电平转换电路。主要采用的是NMOS管。分别串接在时钟和数据信号线上。为了方便,我就介绍一下SCL这一根线上的电平转换。

    在这里插入图片描述

    作为时钟线,无非就是要么低电平,要么高电平。

    所以呢,此线路共分为四种情况。

    1. 左端被拉低即为低电平,Vgs=3.3V。
      此时MOS管导通,右边的信号也呈低电平状态。

    2. 左端被拉高即为高电平。Vgs=0V。
      此时MOS管截止,MOS管未导通。左端依旧是高电平,处于5V.

    线路上呈现,左端为3.3V,右边为5V.即形成3.3V转5V的电平转换状态。

    1. 右端被拉低即为低电平
      此时MOS管的二极管导通,此时左端也呈低电平状态。

    2. 右端被拉高即为高电平时。
      此时MOS管截止,左端为高电平3.3V。

    线路上呈现,左端为3.3V,右边为5V.,即形成5V转3.3V的电平转换状态。

    电路设计注意事项

    1. MOS管选择增强耗尽型的NMOS管。
    2. NMOS管,左右两端可调,但S极电压永远小于G极电压。
    3. MOS管导通电压Vgs(th)要略小于level shift左端电平值。
    4. IIC的选择速率不同,对MOS管的开关时间有要求。数据从左边到右边有个时间差。这个时间一方面受MOS管的关闭时间参数影响,另一方面受总线的容抗+上拉电阻的影响(RC时间常数)。最常见的是I2C传输速率为400kbit/s.即1bit的传输时间为2.5us,MOS管在选择时,其开关时间也要小于这个数值。否则的话,在这2.5us之内,1位数据的传输可能无法满足时序的要求,导致通讯失败。

    除此在外,MOS管在做3.3V转5V的电平转换电路上,还有如下,也是一种最常见的方法。
    在这里插入图片描述

    展开全文
  • 硬件通鉴---第7章:Level Shift

    千次阅读 2020-05-23 12:09:26
    Level Shift: 视频链接:https://edu.csdn.net/course/play/28030

    Level Shift:
    在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述在这里插入图片描述
    视频链接:https://edu.csdn.net/course/play/28030

    微信公众号,每天不一样:
    在这里插入图片描述

    展开全文
  • TI I2C level shift注意

    2020-05-03 23:56:32
    TI的I2C level shift很多,做项目需要注意: 1.PCA9617的B端漏电,后面级联PCA9306等passive芯片漏电效应会扩散;即使跟PCA9617 P2P的PCA980X等不漏点的level shift也要小心后面级联的芯片是否可用,PCA980X后面就不...
  • Level Shift的影响及使用及位置

    万次阅读 2019-04-11 17:54:50
    H2L :一般放在Low Voltage,因为H2L LevelShift的supply Voltage是VDDL,如果放在High Voltage就需要将VDDL的power rail route到VDDH domain 如果高低电压差别不大,对VDDL的cell的时序影响可接受,是不需要H2L ...
  • 原子配位缺欠所致表面和纳米固体深层能级迁移,孙长庆,,Identifying the origin for core-level binding-energy shift induced by surface relaxation or nanosolid formation, and quantifying the crystal ...
  • Bai,onsistent insight into the size-enhanced E4f-level shift and the size-suppressed melting point of Au nanosolids has been obtained based on the bond order-length-strength (BOLS) cor
  • What can we exactly learn from the XPS measurement of the orientation-resolved surface core level shift? ,孙长庆,,We demonstrated that theoretical reproduction of the Ru(0001) and Ru(10 0) surface ...
  • 表面钝化,界面作用及尺寸效应对铜纳米固体2p能级的影响,孙长庆,,Effects of surface passivation and particle-substrate interfacial reaction on the size dependent 2p3/2-level shift of nanosolid Cu have ...
  • 当信号从PD1传输到PD2时,由于PD1是power gating模块,所以需要在PD1和PD2之间加带Isolation 功能的Level shift cell(ELS)。 对于数字后端实现而言,我们主要关注的是Level shift cell的power连接和...
  • Level shifter

    2013-02-21 20:31:21
    Level Shifter电路的原理及使用指南.
  • 信号跨越不同级别电压模块进行驱动时,需要使用level shifter。 H2L Level shifer 从高电压到低电压的level shifter,可以是两个反相器的串联。 输入高电平区域信号INH,输出低电平区域信号OUTL,注意供应电源由低...
  • 低功耗基础概念——Level Shifter cell

    千次阅读 2020-12-23 16:21:03
    因此,当信号在跨电压域传输时,需要加Level shift cell。比如当信号从AON block传输到PD1时,需要加Level shifter。当信号从PD1传输到PD2时,由于PD1是power gating模块,所以需要在PD1和PD2之间加带Isolation 功能...
  • 低功耗实例——isolation cell及level shifter的选择 如下四个电压域,确定是否需要isolation,如果需要确定摆放的位置。 level shifter:跨电压域都需要使用,因而除了BC,CB都需要。对于位置的话,H2L因为只有Low...
  • Mine Level Multilevel inverter using level shifted PWM techique
  • 此单元主要是两个模块的供电的电压不一样,需要模块port加level shift cell进行转换。 1、isolation cell Isolation cell : 隔离单元,一种可以在某个电源域关断时,可以保持输入或者输出为常数的单元。 Isolation
  • CH7813C:HDMI电平转换 CH7813C:AC Coupled HDMI Level Shifter 由于手上没有CH7813C的数据手册,大家可以下载CH7318C手册对比。 PTN3361B:HDMI电平移位与热插拔检测支持和有源DDC缓冲器 PTN3361B:HDMI level ...
  • 1.下采样2.level shift --> dct -->quantization 3. DC 系数的 DPCM + 哈夫曼编码。 4.交流系数之字形扫描5.AC 系数的RUNLENGTH 编码+ 哈夫曼编码。 6.按照JPEG标准排列LUMA、CB、CR的交流直流系数。 (420 ...
  • 基于MATLAB/Simulink的级联H桥(CHB)七电平逆变器仿真模型。
  • 可能存在A域关掉了,然而B域仍在工作的情况,但是B域是需要A域的输出信号作为输入的。这是必须在给所有的边界输出信号加入 isolation cell (ISO)。ISO的作用就是在电源关掉之后,可以保证输出的信号在一个确定值...
  • Low Power概念介绍<Level Shifter>

    千次阅读 2021-08-27 10:49:59
    今天我们要介绍的Low Power概念是Level Shifter(电平转换单元)。该单元主要用于多电源多电压(MSMV)技术中,它通常不具备逻辑功能,只是用于不同电压值的Voltage Area之间的信号电平的转换。 为什么不同的...
  • Low Power概念介绍<Level Shifter>

    千次阅读 2019-10-09 11:06:43
    今天我们要介绍的Low Power概念是Level Shifter(电平转换单元)。该单元主要用于多电源多电压(MSMV)技术中,它通常不具备逻辑功能,只是用于不同电压值...
  • 本实例来自陈涛100题第31题。 如图,一个设计中有 4 个电源,VDD1/2/3 的电压各不相同,...填法如下:假如你认为需要在 netAB 上加个 level shifter,加的位置在模块 B 里面,就在 netAB 的右边的第一列空格里写 B。.
  • multilevel inverter with phase & level modulation teq.
  • (2)尖峰和水平偏移(Spike and Level Shift) 在某些情况下,一个时间点是否正常取决于它的值是否与其最近的时间一致。如果变化是暂时的,则值的突然增加或减少称为尖峰,如果变化是永久性的,则称为水平偏移。请...
  • CVPR2021半监督图像语义分割,为了解决SSDA的任务,提出了一种**基于双层域混合**的新框架。拟议的框架包括三个阶段。首先,提出了两种数据混合方法,分别在区域级和样本级减小域间距。基于两个层次的混合数据,我们...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 39,930
精华内容 15,972
关键字:

level shift

友情链接: frrar-command.rar