精华内容
下载资源
问答
  • LVDS

    千次阅读 2019-07-20 09:24:21
    一、LVDS简介 LVDS:Low Voltage Differential Signaling,是一种低压低摆幅的差分信号技术, 典型信号摆幅为 350mv,对应的功耗很低,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输, 其低压幅和低...

    一、LVDS简介

    LVDS:Low Voltage Differential Signaling,是一种低压低摆幅的差分信号技术,
    典型信号摆幅为 350mv,对应的功耗很低,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,
    其低压幅和低电流驱动输出实现了低噪声和低功耗。
    因此,LVDS 是一种效率极高的技术。LVDS传输支持速率一般在155Mbps(大约为77MHZ)以上。

    IEEE在两个标准中对LVDS信号进行了定义。ANSI/TIA/EIA-644中,推荐最大速率为655Mbps,理论极限速率为1.923Mbps。


    二、LVDS信号传输组成

    LVDS信号传输一般由三部分组成:差分信号发送器,差分信号互联器,差分信号接收器。

    1. 差分信号发送器
      将非平衡传输的TTL信号转换成平衡传输的LVDS信号。通常由一个IC来完成,如:DS90C031

    2. 差分信号接收器
      将平衡传输的LVDS信号转换成非平衡传输的TTL信号。通常由一个IC来完成,如:DS90C032

    3. 差分信号互联器
      包括联接线(电缆或者PCB走线),终端匹配电阻。按照IEEE规定,电阻为100欧。我们通常选择为100,120欧。


    三、mx53的LDB模块

    在这里插入图片描述mx53的LDB(LVDS Display Bridge)模块,
    包含一个LDB Mux&Control子模块,以及两个LDB Channel即lvds信号输出接口。

    每个输出接口有5对差分信号线(4对数据和1对时钟线)。
    mx53的LDB支持两路不同输入并且同时输出两路信号。


    四、工作模式

    mx53的LDB模块,有4种工作模式:

    1. Single channel output:单路视频信号输入,单路LVDS输出。
    2. Dual channel output:单路视频信号输入,双路LVDS输出到两个屏幕。
    3. Split channel output:单路视频信号输出,信号内容分成奇偶像素分别从两路LDB channel输出
    4. Separate 2 channel output:双路独立视频信号输入,双路独立LVDS输出。

    五、Bit 映射

    所谓Bit映射模式,指的是并行的24或18路RGB信号转为LVDS串行数据时,各个信号bit在4路lvds差分数据线上的分布。

    mx53的LDB模块,支持2种映射模式SPWG mapping和JEIDA mapping
    在这里插入图片描述
    从图中可以看出,在这种模式下DATA3传输的是每种RGB信号的低两位以及一个通常不用的可选CTL bit。
    而对于24bit颜色而言,裁剪掉RGB低两位人眼很难察觉。

    海外版使用的是18bit显示屏,我们可以设置18bit传输方式,然后去掉DATA3这路差分线,有助于EMC的改善。


    六、LDB 命令行设置

    由于飞思卡尔已经给出了ldb驱动,并且接受uboot的命令行参数,
    所以调试LVDS时,我们需要设置uboot命令行,下面是LVDS海外版的LVDS参数:
    video=mxcdi1fb:RGB666,AUO di1_primary ldb=single,di=1,ch1_map=JEIDA

    1. mxcdi1fb指定看di1输出格式,加上后面的di1_primary,决定了FB0的数据从硬件上的di1通道走,也就是从LDB1这路通道输出。
    2. RGB666,AUO 指定了输出RGB格式为18位,AUO则指定了显示timing参数.
    3. ldb=single,di=1,ch1_map=JEIDA 指定工作模式为single,数据源为di1,输出通道ldb1的bit mapping为JEIDA模式。

    七、LDB 显示时钟设置

    LVDS显示涉及到两个时钟,概念di_clk和ldb_clk_prate。

    1. di_clk
      指的是显示一个指定分辨率的画面的RGB像素时钟,这个时钟的值需要看显示时序的定义。
      例如海外版AUO这个时序参数集,我们设置的PCLK为28M,说明每秒有28M个RGB像素值输入到LDB模块。

    2. ldb_clk_prate
      指的是,lvds差分线上的串行时钟,从上面的bit mapping图中我们可以看出,一个24bit RGB像素值加上几个控制bit,需要每路lvds data线7个bit位来传输,这样我们可以得出公式:di_clk = ldb_clk_prate/7。
      由于di_clk是我们预先设置好的已知值,所以只要在static int ldb_fb_pre_setup(struct fb_info *fbi) 函数中,把ldb_clk_prate值修改一下即可。 海外版中 ldb_clk_prate = 28M * 7 = 196M.


    八、LDB Split channel工作模式说明

    随着1080p以上的高清视频信号成为主流,24bit颜色要求大约595MHz的lvds串行时钟,这接近了4通道LVDS接口的极限能力,对硬件设计提出了挑战。
    于是lvds规范定义了双路8位lvds输出位接口,这种接口电路中,采用双路方式传输,每个基色信号采用8位数据,
    其中奇路数据为24位,偶路数据为24位,共48位RGB数据,
    因此,也称48位或48bit LVDS接口。

    在这里插入图片描述双路传输共用了10个通道(2个时钟信号、8个数据信号),
    在一个时钟周期内传送了56bit数据信号包括6×8位的RGB信号(两个像素)、使能信号DE、控制信号CNTLF和CNTLE、行场控制信号以及两个预留位RES。

    与单路传输相比,点时钟降低了一半,也就是位宽是原来的2倍。
    IC对较宽数据位处理时具有更大的采样余量,以及更大的电压和温度容限。
    此外,信号频率低,噪声频率也低,功耗也小。

    mx53的Split channel工作模式就是用在这种双路lvds输出的情况下。
    目前的项目中的主屏幕分辨率都比较低(800×400)。而1920×1080以上的屏幕目前在车机中很少使用,所以短时间内尚不会使用到这种模式。

    附上一篇写的挻好的一篇文章 《https://blog.csdn.net/a617996505/article/details/82386952》

    展开全文
  • Lvds

    2017-10-17 19:33:47
    Lvds 编辑 Lvds :Low-Voltage Differential Signaling 低电压差分信号 1994年由美国国家半导体公司提出的一种信号传输模式,是一种电平标准,LVDS接口又称RS-644总线接口,是20世纪90年代才出现的一种数据传输...

    Lvds

    编辑
    Lvds :Low-Voltage Differential Signaling 低电压差分信号
    1994年由美国国家半导体公司提出的一种信号传输模式,是一种电平标准,LVDS接口又称RS-644总线接口,是20世纪90年代才出现的一种数据传输和接口技术。
    中文名
    Lvds
    外文名
    Low-Voltage Differential Signaling
    概    述
    低电压差分信号
    特    性
    低噪声

    简介

    编辑
    LVDS
    :Low-Voltage Differential Signaling 低电压差分信号
    1994年由 美国国家半导体公司提出的一种信号传输模式,是一种电平标准,LVDS接口又称 RS-644总线接口,是20世纪90年代才出现的一种数据传输和接口技术。LVDS即低电压差分信号,这种技术的核心是采用极低的电压摆幅高速差动传输数据,可以实现点对点或一点对多点的连接,具有低功耗、低 误码率、低串扰和低辐射等特点,其 传输介质可以是铜质的PCB连线,也可 以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。
    LVDS技术用于简单的线路驱动器和接收器 物理层器件以及比较复杂的接口通信芯片组。通道链路芯片组多路复用和解多路复用慢速TTL信号线路以提供窄式高速低功耗LVDS接口。这些 芯片组可以大幅节省系统的电缆和连接器成本,并且可以减少连接器所占面积所需的物理空间。LVDS解决方案为设计人员解决高速I/O接口问题提供了新选择。LVDS为当今和未来的高带宽数据传输应用提供毫瓦每千兆位的方案。
    更先进的总线LVDS(BLVDS)是在LVDS基础上面发展起来的,总线LVDS(BLVDS)是基于LVDS技术的总线接口电路的一个新系列,专门用于实现多点电缆或背板应用。它不同于标准的LVDS,提供增强的驱动电流,以处理多点应用中所需的双重传输。BLVDS具备大约250mV的低压差分信号以及快速的过渡时间。这可以让产品达到自100Mbps至超过1Gbps的高 数据传输速率。此外,低电压摆幅可以降低功耗和噪声至最小化。差分数据传输配置提供有源总线的+/-1V共模范围和 热插拔器件。
    BLVDS产品有两种类型,可以为所有总线配置提供最优化的接口器件。两个系列分别是:线路驱动器和接收器和串行器/解串器芯片组。 总线LVDS可以解决高速总线设计中面临的许多挑战。BLVDS无需特殊的终端上拉轨。它无需有源终端器件,利用常见的供电轨(3.3V或5V),采用简单的终端配置,使接口器件的功耗最小化,产生很少的噪声,支持业务卡热插拔和以100Mbps的速率驱动重载多点总线。总线LVDS产品为设计人员解决高速多点 总线接口问题提供了一个新选择。
    一般在工业领域或行业内部使用。广泛应用于主板显示和液晶屏接口。

    技术标准

    编辑
    目前,流行的LVDS技术规范有两个标准:一个是 TIA/EIA(电讯工业联盟/电子工业联盟)的ANSI/TIA/EIA-644标准,另一个是 [1]  IEEE 1596.3标准。1995年11月,以 美国国家半导体公司为主推出了ANSI/TIA/EIA-644标准。1996年3月,IEEE公布了IEEE 1596.3标准。这两个标准注重于对LVDS接口的电特性、互连与线路端接等方面的规范,对于生产工艺、 传输介质和供电电压等则没有明确。LVDS可采 用CMOS、GaAs或其他技术实现,其供电电压可以从+5V到+3.3V,甚至更低;其传输介质可以是PCB连线,也可以是特制的电缆。标准推荐的最高 数据传输速率是655Mbps,而理论上,在一个无衰耗的传输线上,LVDS的最高传输速率可达1.923Gbps。

    特性

    编辑
    它在提供高数据传输率的同时会有很低的功耗,另外它还有许多其他的优势:
    1、低至2V的电源电压兼容性
    2、低噪声
    3、高噪声抑制能力
    4、可靠的信号传输
    5、能够集成到系统级IC内
    6、使用LVDS技术的的产品数据速率可以从几百Mbps到2Gbps。
    7、它是电流驱动的,通过在接收端放置一个负载而得到电压,当电流正向流动,接收端输出为1,反之为0。
    8、它的摆幅为250mv-450mv。
    9、此技术基于ANSI/TIA/EIA-644LVDS接口标准。

    接口标准

    编辑
    LVDS接口是LCD Panel通用的接口标准,大多用在7寸以上尺寸的显示屏上。以8-bit Panel为例,包括5组传输线,其中4组是数据线,代表Tx0+/Tx0-... Tx3+/Tx3-。还有一组是 时钟信号,代表TxC+/TxC-。相应的在Panel一端有5组接收线。如果是6-bit Panel则只有3组数据线和一组时钟线。
    PVONTEK显示LVDS转接板 PVONTEK显示LVDS转接板
    Lvds Lvds

    接口定义

    编辑
    20PIN单6定义:
    1:电源2:电源3:地 4:地 5:R0- 6:R0+ 7:地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地 14:CLK- 15:CLK+ 16空 17空 18空 19 空 20空
    每组信号线之间电阻为(数字表120欧左右)
    20PIN双6定义:
    1:电源2:电源3:地 4:地 5:R0- 6:R0+ 7:R1- 8:R1+ 9:R2- 10:R2+ 11:CLK- 12:CLK+ 13:RO1- 14:RO1+ 15:RO2- 16:RO2+ 17:RO3- 18:RO3+ 19:CLK1- 20:CLK1+
    每组信号线之间电阻为(数字表120欧左右)
    20PIN单8定义:
    1:电源2:电源3:地 4:地 5:R0- 6:R0+ 7:地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地 14:CLK- 15:CLK+ 16:R3- 17:R3+
    每组信号线之间电阻为(数字表120欧左右)
    30PIN单6定义:
    1: 空2:电源3:电源 4:空 5:空 6:空 7:空 8:R0- 9:R0+ 10:地 11:R1- 12:R1+ 13:地 14:R2- 15:R2+ 16:地 17:CLK- 18:CLK+ 19:地 20:空- 21:空 22:空 23:空 24:空 25:空 26:空 27:空 28空 29空 30空
    每组信号线之间电阻为(数字表120欧左右)
    30PIN单8定义:
    1: 空2:电源3:电源 4:空 5:空 6:空 7:空 8:R0- 9:R0+ 10:地 11:R1- 12:R1+ 13:地 14:R2- 15:R2+ 16:地 17:CLK- 18:CLK+ 19:地 20:R3- 21:R3+ 22:地 23:空 24:空 25:空 26:空 27:空 28空 29空 30空
    每组信号线之间电阻为(数字表120欧左右)
    30PIN双6定义:1: 电源2:电源3:地 4:地 5:R0- 6:R0+ 7:地 8:R1- 9:R1+ 10:地 11:R2- 12:R2+ 13:地 14:CLK- 15:CLK+ 16:地 17:RS0- 18:RS0+ 19:地 20:RS1- 21:RS1+ 22:地 23:RS2- 24:RS2+ 25:地 26:CLK2- 27:CLK2+
    每组信号线之间电阻为(数字表120欧左右)
    30PIN双8定义:
    1: 电源2:电源3:电源 4:空 5:空 6:空 7:地 8:R0- 9:R0+ 10:R1- 11:R1+ 12:R2- 13:R2+ 14:地 15:CLK- 16:CLK+ 17:地 18:R3- 19:R3+ 20:RB0-21:RB0+ 22:RB1- 23:RB1+ 24:地 25:RB2- 26:RB2+ 27:CLK2- 28:CLK2+ 29:RB3- 30:RB3+
    每组信号线之间电阻为(数字表120欧左右)
    一般14PIN、20PIN、 30PIN为LVDS接口。
    展开全文
  • LVDS_serdes_lvds_lvds发送_LVDSverilog.zip
  • lvds

    2020-10-28 10:49:44
  • 实现了LVDS的发送和接收,本例程增加了握手信号实现,没有用serdes
  • LVDS_serdes_lvds_lvds发送_LVDSverilog_源码.zip
  • LVDS_RX_lvds_lvds_rxIP核的硬件设计.zip
  • LVDS Example

    2020-12-09 11:34:07
    Here is an example of instantiating an LVDS using the black box method:module mylvds_tx (tx_in, tx_inclock, sync_inclock, tx_out)/* synthesis syn_black_boxnumber_of_channels = 1deserialization_factor ...
  • lvds_rx IP核硬件设计代码,使用时注意LVSD_RX模块的延时参数的设置,3.5倍时钟相位的设置
  • LVDS_RX_lvds_lvds_rxIP核的硬件设计_源码.zip
  • LVDS standard

    2018-11-28 14:41:33
    LVDS工程协议标准,仅供研究学习使用,严谨用于商业角度
  • mini LVDSLVDS的区别

    2013-06-28 16:35:11
    mini LVDSLVDS的区别
  • 转接口IC大全_RGB互转LVDS_LVDS或RGB转MIPI_MIPI转LVDS或RGB_LVDS或RGB转EDP_HDMI转LVDS或MHL.pdf
  • LVDS intrudoctuion

    2014-03-11 09:40:07
    LVDS introduction for panel.
  • 绍了一些LVDS收发调试经验教训计划总结
  • LVDS信号标准

    2018-11-27 17:55:02
    差分LVDS信号标准,详细描述了LVDS信号的内部结构,链路要求及PCB布局布线要求。
  • xilinx LVDS

    2014-07-18 09:55:54
    xilinx LVDS与TI相关芯片的连接
  • LVDS Owner Manual

    2017-08-22 20:29:06
    LVDS Owner Manual
  • LVDS规范.pdf

    2021-02-23 11:44:06
    LVDS规范英文版本
  • 高速信号 LVDS

    2018-02-05 22:40:52
    LVDS手册,描述了LVDS内部模拟部分,并对不同的高速信号进行对比介绍。
  • ADI_AN-1177 LVDS和M-LVDS电路实施指南
  • LVDS代码设计

    2019-09-01 17:52:52
    LVDS代码设计,非常有用的参考,有verilog和VHDL两个版本。 设计
  • xilinx lvds

    2012-06-30 01:26:15
    xilinx adc/dac lvds
  • LVDS TIA_EIA

    2019-03-08 14:25:00
    LVDS 标准协议,相关电路,数据传输格式,电器特性,LVDS信号电平,LVDS信号电压

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 8,749
精华内容 3,499
关键字:

LVDS