-
2020-10-24 07:57:42
Mosh_完全掌握SQL课程_学习笔记
数据概要【第十章】触发器和事件
Triggers and Events (时长22分钟)
1. 触发器
Triggers (7:31)
小结
触发器是在插入、更新或删除语句前后自动执行的一段SQL代码(A block of SQL code that automatically gets executed before or after an insert, update or delete statement)通常我们使用触发器来保持数据的一致性
创建触发器的语法要点:命名三要素,触发条件语句和触发频率语句,主体中 OLD/NEW 的使用
案例
在 sql_invoicing 库中,发票表中同一个发票记录可以对应付款表中的多次付款记录,发票表中的付款总额应该等于这张发票所有付款记录之和,为了保持数据一致性,可以通过触发器让每一次付款表中新增付款记录时,发票表中相应发票的付款总额(payement_total)自动增加相应数额
语法上,和创建储存过程等类似,要暂时更改分隔符,用 CREATE 关键字,用 BEGIN 和 END 包裹的主体
几个关键点:
1. 命名习惯(三要素):触发表_before/after(SQL语句执行之前或之后触发)_触发的SQL语句类型
2. 触发条件语句:BEFORE/AFTER INSERT/UPDATE/DELETE ON 触发表
3. 触发频率语句:这里 FOR EACH ROW 表明每一个受影响的行都会启动一次触发器。其它有的DBMS还支持表级别的触发器,即不管插入一行还是五行都只启动一次触发器,到Mosh录制为止MySQL还不支持这样的功能
4. 主体:主体里可以对各种表的数据进行修改以保持数据一致性,但注意唯一不能修改的表是触发表,否则会引发无限循环(“触发器自燃”),主体中最关键的是使用 NEW/OLD 关键字来指代受影响的新/旧行(若INSERT用NEW,若DELETE用OLD,若UPDATE似乎两个都可以用?)并可跟 '点+字段' 以引用这些行的相应属性
DELIMITER $$ CREATE TRIGGER payments_after_insert AFTER INSERT ON payments FOR EACH ROW BEGIN UPDATE invoices SET payment_total = payment_total + NEW.amount WHERE invoice_id = NEW.invoice_id; END$$ DELIMITER ;
测试:往 payments 里新增付款记录,发现 invoices 表对应发票的付款总额确实相应更新
INSERT INTO payments VALUES (DEFAULT, 5, 3, '2019-01-01', 10, 1)
练习
创建一个和刚刚的触发器作用刚好相反的触发器,每当有付款记录被删除时,自动减少发票表中对应发票的付款总额
DELIMITER $$ CREATE TRIGGER payments_after_delete AFTER DELETE ON payments FOR EACH ROW BEGIN UPDATE invoices SET payment_total = payment_total - OLD.amount WHERE invoice_id = OLD.invoice_id; END$$ DELIMITER ;
测试:删掉付款表里刚刚的那个给3号发票支付10美元的付款记录,则果然发票表里3号发票的付款总额相应减少10美元.
DELETE FROM payments WHERE payment_id = 9
2. 查看触发器
Viewing Triggers (1:20)
用以下命令来查看已存在的触发器及其各要素
SHOW TRIGGERS
如果之前创建时遵行了三要素命名习惯,这里也可以用 LIKE 关键字来筛选特定表的触发器
SHOW TRIGGERS LIKE 'payments%'
3. 删除触发器
Dropping Triggers (0:52)
和删除储存过程的语句一样
DROP TRIGGER [IF EXISTS] payments_after_insert -- IF EXISTS 是可选的,但一般最好加上
最佳实践
最好将删除和创建数据库/视图/储存过程/触发器的语句放在同一个脚本中(即将删除语句放在创建语句前,DROP IF EXISTS + CREATE,用于创建或更新数据库/视图/储存过程/触发器,等效于 CREATE OR REPLACE)并将脚本录入源码库中,这样不仅团队都可以创建相同的数据库,还都能查看数据库的所有修改历史
DELIMITER $$ DROP TRIGGER IF EXISTS payments_after_insert; /* 实验了一下好像这里用$$也可以, 但为什么可以用;啊? */ CREATE TRIGGER payments_after_insert AFTER INSERT ON payments FOR EACH ROW BEGIN UPDATE invoices SET payment_total = payment_total + NEW.amount WHERE invoice_id = NEW.invoice_id; END$$ DELIMITER ;
4. 使用触发器进行审核
Using Triggers for Auditing (4:52)
导航
之前已经学习了如何用触发器来保持数据一致性,触发器的另一个常见用途是为了审核的目的将修改数据的操作记录在日志里。
小结
建立一个审核表(日志表)以记录谁在什么时间做了什么修改,实现方法就是在触发器里加上创建日志记录的语句,日志记录应包含修改内容信息和操作信息两部分。
案例
用 create-payments-table.sql 创建 payments_audit 表,记录所有对 payements 表的增删操作,注意该表包含 client_id, date, amount 字段来记录修改的内容信息(方便之后恢复操作,如果需要的话)和 action_type, action_date 字段来记录操作信息。注意这是个简化了的 audit 表以方便理解。
具体实现方法是,重建在 payments 表里的的增删触发器 payments_after_insert 和 payments_after_delete,在触发器里加上往 payments_audit 表里添加日志记录的语句
具体而言:
往 payments_after_insert 的主体里加上这样的语句:
INSERT INTO payments_audit VALUES (NEW.client_id, NEW.date, NEW.amount, 'insert', NOW());
往 payments_after_delete 的主体里加上这样的语句:
INSERT INTO payments_audit VALUES (OLD.client_id, OLD.date, OLD.amount, 'delete', NOW());
测试:
-- 增: INSERT INTO payments VALUES (DEFAULT, 5, 3, '2019-01-01', 10, 1); -- 删: DELETE FROM payments WHERE payment_id = 10
发现 payments_audit 表里果然多了两条记录以记录这两次增和删的操作
注意
实际运用中不会为数据库中的每张表建立一个审核表,相反,会有一个整体架构,通过一个总审核表来记录,这在之后设计数据库中会讲到。
导航
下节课学习事件
5. 事件
Events (4:33)
事件是一段根据计划执行的代码,可以执行一次,或者按某种规律执行,比如每天早上10点或每月一次
通过事件我们可以自动化数据库维护任务,比如删除过期数据、将数据从一张表复制到存档表 或者 汇总数据生成报告,所以事件十分有用。
首先,需要打开MySQL事件调度器(event_scheduler),这是一个时刻寻找需要执行的事件的后台程序
查看MySQL所有系统变量:
SHOW VARIABLES; SHOW VARIABLES LIKE 'event%'; -- 使用 LIKE 操作符查找以event开头的系统变量 -- 通常为了节约系统资源而默认关闭
用SET语句开启或关闭,不想用事件时可关闭以节省资源,这样就不会有一个不停寻找需要执行的事件的后台程序
SET GLOBAL event_scheduler = ON/OFF
案例
创建这样一个 yearly_delete_stale_audit_row 事件,每年删除过期的(超过一年的)日志记录(stale adj. 陈腐的;不新鲜的)
DELIMITER $$ CREATE EVENT yearly_delete_stale_audit_row -- 设定事件的执行计划: ON SCHEDULE EVERY 1 YEAR [STARTS '2019-01-01'] [ENDS '2029-01-01'] -- 主体部分:(注意 DO 关键字) DO BEGIN DELETE FROM payments_audit WHERE action_date < NOW() - INTERVAL 1 YEAR; END$$ DELIMITER ;
关键点:
1. 命名:用时间间隔(频率)开头,可以方便之后分类检索,时间间隔(频率)包括 【once】/hourly/daily/monthly/yearly 等等
2. 执行计划:
- 规律性周期性执行用 EVERY 关键字,可以是 EVERY 1 HOUR / EVERY 2 DAY 等等
- 若只执行一次就用 AT 关键字,如:
AT '2019-05-01'
- 开始 STARTS 和结束 ENDS 时间都是可选的
另外:
NOW() - INTERVAL 1 YEAR
等效于DATE_ADD(NOW(), INTERVAL -1 YEAR)
或DATE_SUB(NOW(), INTERVAL 1 YEAR)
,但感觉不用DATEADD/DATESUB函数,直接相加减(但INTERVAL关键字还是要用)还简单直白点小结
查看和开启/关闭事件调度器(event_scheduler):
SHOW VARIABLES LIKE 'event%'; SET GLOBAL event_scheduler = ON/OFF
创建事件:
…… CREATE EVENT 以频率打头的命名 ON SCHEDULE EVERY 时间间隔 / AT 特定时间 [STARTS 开始时间][ENDS 结束时间] DO BEGIN …… END$$ ……
6. 查看、删除和更改事件
Viewing, Dropping and Altering Events (2:04)
导航
上节课讲的是创建事件,即“增”,这节课讲如何对事件进行“查、删、改”,说来说去其实任何对象都是这四种操作
查(SHOW)和删(DROP)和之前的类似:
SHOW EVENTS -- 可看到各个数据库的事件 SHOW EVENTS [LIKE 'yearly%']; -- 之前命名以时间间隔开头这里才能这样筛选 DROP EVENT IF EXISTS yearly_delete_stale_audit_row;
“改” 要特殊一些,这里首次用到 ALTER 关键字,而且有两种用法:
- 如果要修改事件内容(包括执行计划和主体内容),直接把 ALTER 当 CREATE 用(或者说更像是REPLACE)直接重建语句
- 暂时地启用或停用事件(用 DISABLE 和 ENABLE 关键字)
ALTER EVENT yearly_delete_stale_audit_row DISABLE/ENABLE
小结
SHOW、DROP、ALTER、ENABLE、DISABLE
Mosh_完全掌握SQL课程_学习笔记
数据概要更多相关内容 -
触发器74LS112说明
2013-04-02 20:55:23触发器74LS112说明 -
74ls112芯片
2011-11-24 18:36:54可以下载的,刚做完东西,不错的资源,希望对你有所帮助…… -
74ls112中文资料
2011-05-19 08:59:4674ls112中文资料,引脚图,功能描述以及管脚分布。 -
双 JK 触发器 74LS112 逻辑功能。真值表_C08. D触发器
2020-10-24 07:57:40大多数D触发器在逻辑电路中是用来存储数据的。那么存在的问题是D Latch(D锁存器)和D-Flip-Flop(D触发器)有着什么样的区别呢?... 上述电路的实现可以使用74LS08(与门)和74LS02(或非门)来实现。大多数D触发器在逻辑电路中是用来存储数据的。那么存在的问题是D Latch(D锁存器)和D-Flip-Flop(D触发器)有着什么样的区别呢?
最明显的区别就是,D锁存器的使能端是高电平使能,而在D触发器中是使用上升沿有效来进行使能的。
D锁存器 D 触发器 如果在ENABLE端口,电容取值
,电阻取值 1K,则很容易得到时间常数为0.1ms,即会得到一个高脉冲,且其宽度大致为0.1ms。
同时应当注意的是,这个上升沿有效的表达(脉冲形式)也可以使用逻辑电路非门和与门来实现,
当初始状态,即输入为0时,与门的两个输入量分别是0和1,输出自然是0。但是当有一个高电平来时,由于与门需要一定的时间去进行状态转换(几个ns的时间),则会存在几个ns的时间让与门的两个输入同时保持在高电平,这时就会产生一个高电平,也就是会形成一个几ns的脉冲。
值的注意的是,如果需要改变这一个时间,可以在与门的第二个输入串入3个/5个非门,来改变时间。
从时序图来看D触发器和D锁存器的不一样的情况
对于D Latch:在ENABLE为高电平期间,输出Q状态同输入D状态变化一致;
而对于D-Flip-Flop:仅仅在ENABLE的上升沿,输出Q会随着输入的D一致,其余情况保持不变。
上述电路的实现可以使用74LS08(与门)和74LS02(或非门)来实现。
-
双 JK 触发器 74LS112 逻辑功能。真值表_HDL逻辑推断
2020-11-02 11:39:26高层次描述语言(HDL)如VHDL和Verilog是综合的前端。HDL设计允许用工艺无关的方式来表示。然而,不是所有的HDL结构都能被综合,不仅如此,也不是所有的HDL代码都能综合成想要的结果。1. 不完全敏感信号表DC对在...高层次描述语言(HDL)如VHDL和Verilog是综合的前端。HDL设计允许用工艺无关的方式来表示。然而,不是所有的HDL结构都能被综合,不仅如此,也不是所有的HDL代码都能综合成想要的结果。
1. 不完全敏感信号表
DC对在process或always块中却不在敏感信号表中的信号给出一个警告。然而对包含不完全敏感信号表的块,综合后的逻辑在大多数情况下是正确的,目前还没有遇到因为这种情况导致综合后的逻辑出错的事例。
2. 存储元件推断
有两种类型的存储元件——锁存器和触发器,参考链接:
Osris:Flip-Flop和Latchzhuanlan.zhihu.com锁存器为电平敏感存储元件,而触发器通常为边沿敏感。只要锁存器的使能是有效的,锁存器就是透明的(output==input)。一旦锁存器使能无效,它在其输出端保持当时输出端的值。另一方便,触发器可以由时钟的上升或下降沿触发。
锁存器是简单器件,与触发器相比占的面积要小。然而,孙存器通常更麻烦,因为在设计中它们的存在使DFT扫描插入变得困难,而且对包含锁存器的设计进行静态时序分析特使很复杂的,这是因为当使能有效时,它们是透明的。
以下部分介绍了如何避免锁存器以及在需要时如何推断它们。
2.1 出现锁存器的情况
常见的是if else和case语句中的不规范描述。
参考链接:
Osris:Flip-Flop和Latchzhuanlan.zhihu.com2.2 推断出寄存器的情况
一般情况下,当敏感信号表中指定了一个边沿,就可以推断出一个寄存器,这个边沿可以是上升沿也可以是下降沿。
下述例子是上升沿触发的D触发器:
always @(posedge clk)
reg_out <= data;
下述例子是一个带异步复位的D触发器:
always @(posedge clk or posedge reset)
if(reset)
reg_out <= 1'b0;
else
reg_out <= data;
如果将上述例子的”reset“信号从敏感信号表移除,就得到同步复位。在这种情况下,由于块只由时钟沿触发,所以也只在时钟沿进行复位。
工艺库中如果缺乏下降沿/负边沿触发的触发器,会导致DC推断一个带反相器的上升沿触发的触发器。
3. 多路选择器推断
依据设计要求,可用不同的方法进行HDL编码来推断使用多路选择器的各种结构。它们包括所有输入到输出有相同延时的单个多路选择器,或使用接连结构多路选择器以优先选择输入信号的优先级编码器。
3.1 使用case语句的多路选择器
通常,if语句用于推断锁存器和优先级编码器,而case语句用于实现多路选择器。为避免在case语句中综合出锁存器,case语句的default部分(对于Verilog)应当总是被指定的。
3.2 if语句与case语句——优先级事例
有多个分支的多重if语句生成优先级编码器结构。
该例子中,综合后将生成级联多路选择器结构的优先级编码器,如图所示:
如果上例使用case语句,可以得到这样的综合结果:
4. 三态推断
当高阻(Z)赋给输出时,可以综合出三态逻辑,一般不使用三态逻辑,原因如下:
——降低可观测性;
——难以被优化,因为不能缓冲:这可能导致max_fanout为例和重负载连线。
然而,三态逻辑却能够显著节省面积。
5. 顺序相关
Verilog/VHDL都提供顺序相关/无关的变量赋值。以Verilog为例,其包含阻塞与非阻塞两种赋值方式
参考链接:
Osris:阻塞赋值与非阻塞赋值zhuanlan.zhihu.com本节和上一节:
https://mp.weixin.qq.com/s?__biz=Mzg4OTIwNzE4Mg==&mid=2247483744&idx=1&sn=7ace293fec7a9a904ab89e846e4f1fc2&chksm=cfee2181f899a897039450555004872d1a29caacca725f2f6f96abbf64cd96d2e277a919eec6&token=171333774&lang=zh_CN#rdmp.weixin.qq.com主要介绍了适用于综合的划分和编码风格,其重点在于编写设计时要”考虑硬件电路“。
-
双 JK 触发器 74LS112 逻辑功能。真值表_D触发器示例
2020-11-21 19:56:31一:最简D触发器D为信号 输入端,clk为时钟控制端,Q为信号输出端。这种触发器的逻辑功能是:不论触发器原来的状态如何,输入端的数据D(无论D=0,还是D=1)都将在时钟clk的上升沿被送入触发器,使得Q=D。...一:最简D触发器
D为信号 输入端,clk为时钟控制端,Q为信号输出端。这种触发器的逻辑功能是:不论触发器原来的状态如何,输入端的数据D(无论D=0,还是D=1)都将在时钟clk的上升沿被送入触发器,使得Q=D。其特征方程可描述为Qn+1=Dn。
D触发器的真值表 二:带复位端的D触发器
在D触发器的实际使用过程中,有时候需要一个复位端(也称清零端)
电路上电时,电路的逻辑处于不定状态,复位脉冲的到来将电路初始化为Q=0的状态。随后,在时钟的控制下输出端D的数据在每个时钟上升沿被置到输出端Q。
(1)同步清零代码
(2)异步清零代码
同步清零和异步清零触发器的电路代码只是在always后的敏感向量表上有所不同。对于同步清零,并不是清零信号一变化电路马上就会被置0,清零信号有效后需等待时钟的有效边沿到来后电路才会有动作,因此不应把清零信号写入敏感向量表中。而异步清零时,只要清零信号有效,电路就会马上更新,输出置0,因此对于异步电路,清零信号有必要写入敏感向量表中。
-
2位2进可逆同步计数器功能测试74LS112,74LS00 ms14
2022-05-20 12:49:4674LS112,74LS00,能够观察CP,Q1,Q2的关系 -
双 JK 触发器 74LS112 逻辑功能。真值表_触发器的工作原理是什么
2020-10-24 07:57:42触发器是由各种基础门电路单元组成,广泛应用于数字电路和计算机中。它具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。触发器具有两个稳定状态,即0... -
双 JK 触发器 74LS112 逻辑功能。真值表_数字电路学习笔记(十一):时序逻辑...
2020-11-16 14:21:47时序逻辑将会是本笔记的最后几章的主题。虽然数字电路课程还包括脉冲电路、模数转换、EDA等内容,但那些和本文的主线内容(不注重硬件搭建的电路设计)关系就不大了。一、时序功能我们从一个例子开始,说明时序逻辑... -
双 JK 触发器 74LS112 逻辑功能。真值表_【数电笔记】时序逻辑电路设计举例
2020-11-21 15:35:45时序逻辑电路的设计数字电路根据逻辑功能的不同特点,可以分成两大类,一类叫组合逻辑电路(简称组合电路),另一类叫做时序逻辑电路(简称时序电路)。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻... -
双 JK 触发器 74LS112 逻辑功能。真值表_数电实验 | 时序逻辑电路
2020-11-20 18:02:05实验仪器Multisim电路仿真逻辑分析仪函数发生器单刀双掷开关74LS73 双J-K触发器 3片 74LS175 四D触发器 1片74LS160 十进制计数器 1片74LS08 二输入端与门 1片 74LS00 二输入端与非门 2片74LS04 二输入端或非门 1片... -
双 JK 触发器 74LS112 逻辑功能。真值表_数字电路学习笔记(七):经典组合逻辑器件(上)...
2020-11-11 04:01:11总结:本文介绍了四类逻辑器件: 编码器 译码器 数据分配器 数据选择器 同时介绍了五个常用集成电路: 74HC147(10线-4线编码器) 74HC148(8线-3线编码器) 74HC138(3线-8线译码器) 74HC151(8选1选择器) 74HC... -
双 JK 触发器 74LS112 逻辑功能。真值表_必看好文-MOS管构成的基本门逻辑电路解析...
2020-10-23 01:22:21以下的电路形式在常用的74系列的芯片中大量存在着,之后介绍的OD门,缓冲器则常见于芯片的GPIO口等管脚的设计。 MOS管构成基本的与门、或门电路 与门可以由六个管子构成,通过示意图应该能更清楚看出与门的工作示意... -
双 JK 触发器 74LS112 逻辑功能。真值表_数字电路,分频器,移位寄存器,触发器...
2020-10-30 00:31:461).箝位器能把脉冲电压维持在某个数值上而使波形保持不变的电路称为箝位器。它也是整形电路的一种。例如电视信号在传输过程中会造成失真,为了使脉冲波形恢复原样,接收机里就要用箝位电路把波形顶部箝制在某个固定... -
双 JK 触发器 74LS112 逻辑功能。真值表_时序逻辑电路设计(一):同步计数器...
2020-11-21 15:35:46时序逻辑电路设计(一):同步计数器 时序电路的考察主要涉及分析与设计两个部分, 上文介绍了时序逻辑电路的一些分析方法,重点介绍了同步时序电路分析的步骤与注意事项。本文就时序逻辑电路设计的相关问题进行讨论,... -
《微机原理及应用》课程设计基于74LS112的电子密码锁设计报告初版
2021-06-25 06:31:02用以74LS112双JK触发器构成的数字逻辑电路作为密码锁的核心控制,共设了9个用户输入键,其中只有4个是有效的密码按键,其它的都是干扰按键,若按下干扰键,键盘输入电路自动清零,原先输入的密码无效,需要重新输入... -
芯片介绍 74ls00 2输入四与非门、 74ls04 74ls08 74ls20 74ls32 74ls74 74ls90 74ls112 74ls138 74ls153 74...
2010-06-11 15:54:3274ls00 2输入四与非门 ...74ls112 负沿触发双j-k触发器(带预置端和清除端) 74ls138 3-8线译码器/多路转换器 74ls153 双4选1数据选择器/多路选择器 74ls161 可预置四位二进制计数器(并清除异步) -
双 JK 触发器 74LS112 逻辑功能。真值表_原来单稳态触发器还可以这么构成!涨知识了...
2020-10-24 07:58:04单稳态触发器在数字电路中一般用于定时(产生一定宽度的矩形波),整形(把不规则的波形变为幅度和宽度都相等的脉冲)及延时(将输入信号延迟一定时间后输出)等。1. 555集成定时器常用的555定时器有TTL定时器5G555和CMOS... -
74LS系列数据手册datasheet.pdf
2018-05-11 17:02:2474LS系列数据手册datasheet.pdf 包含了74LS00 ~ 74LS670 引脚结构介绍 和真值表 以及内部逻辑结构 学数电必备 英文 -
双 JK 触发器 74LS112 逻辑功能。真值表_由热靴移至机侧 尼康发布全新闪灯触发器_...
2020-10-24 07:58:052020年10月23日 18:26作者:申沛编辑:申沛文章出处:泡泡网原创 尼康自2016年推出SB-5000闪光灯,至今仍未有对应的无线电控制器,如果想要进行多灯引闪的话则需要买两支SB-5000闪光灯,一支装在机顶作为引闪器(主灯... -
74LS112 实验 数字电路
2014-05-23 14:43:2474LS112 ——写给74LS112初学者 74LS112是常见的JK触发器 看datasheet是常识,没事别翻什么学校发的实验手册,看d -
74LS194四路彩灯设计.ms14
2020-06-05 10:40:30用移位寄存器74194及必要的逻辑器件设计一个四路彩灯控制器,要求如下: (1)第1节拍:四路彩灯从左向右逐次渐亮,灯亮时间1s,共4s; (2)第2节拍:四路彩灯从右向左逐次渐灭,用时4s; (3)第3节拍:四路彩灯... -
【数电】如何使用74LS112(或74LS74)构成一个十四分频器(模七计数器)
2014-05-05 03:47:00我们实验课老师为了加强实验难度,把实验题改掉了,用74LS112(或者74LS74)设计一个十四分频器(原来是十六分频器)。我稍微思考了一下,其实挺简单的。 用JK触发器,D触发器,做2的幂数的分频器是很简单的,只要... -
74ls74做四进制计数器、十进制减法器、一百进制减法器
2021-06-16 12:41:4274ls74(D触发器)做四进制加/减法器、一百/十进制减法器 -
双 JK 触发器 74LS112 逻辑功能。真值表_Java多线程 volatile适用的场景:触发器
2020-10-24 07:58:03volatile适用的场景:触发器volatile适用的场景:触发器. 用作刷新之前变量的触发器 .在这篇关于可见性这篇的文章中, 有如下的代码. 提到只用一个volatile就能保证a和b的可见性.... -
74LS系列_74hc系列_CD系列芯片功能.doc
2019-05-19 14:25:4074LS112 TTL 带预置清除负触发双J-K触发器 74LS12 TTL 开路输出3输入端三与非门 74LS121 TTL 单稳态多谐振荡器 74LS122 TTL 可再触发单稳态多谐振荡器 74LS123 TTL 双可再触发单稳态多谐振荡器 74LS125 TTL 三态输出... -
74ls00与非门触发器功能表_【数电试验】集成触发器
2020-11-04 17:12:11实验用仪器设备及材料数字实验箱,数字万用表,双D触发器741LS74,双JK触发器74LS112,TTL四-2输入与非门741S00。74LS74和741S112的管脚分配图如图4.5.1所示。设计要求1.设计任务设计产生时钟脉冲信号的实验方案。设计... -
74系列芯片datasheet技术手册资料总汇共包括240个74系列芯片手册.zip
2021-06-28 09:23:4174系列芯片datasheet...74LS112.pdf 74LS113.pdf 74LS114.pdf 74LS125.pdf 74LS136.pdf 74LS138.pdf 74LS138[1].pdf 74LS139.pdf 74LS14.pdf 74LS151.pdf 74LS153.pdf 74LS154.pdf 74LS154_.pdf 74LS155.pdf 74LS156 -
74ls系列芯片的分类
2016-06-03 11:24:5174ls 芯片的种类命名