精华内容
下载资源
问答
  • logism电路仿真实验(一)——logism基本操作与使用技巧
    2021-05-12 22:41:36

    1.基本操作

    1.1 设置器件朝向

    用鼠标选中要改变方向的原件,这个区域里的所有原件都会被选中,再按键盘上的上下左右键来改变方向。

    1.2 设置器件数据位

    输入输出只有一个接口,可以通过键盘上的上下左右键来改变接电路的接口方向。可以改变二进制的位数,alt+位数,例:alt+8就使这个原件变成八位二进制了。

    1.3 设置器件标签:

    Tunnel(标签)
    设置两个标签名相同,就代表用一个标签,表达相同的意思,为了不让线路复杂

    2.基本按钮及组件

    2.1 手型戳

    相当于一个按键button,改变电路中输入原件的状态(0,1,x[高阻态]),输出原件没法改变

    2.2 鼠标

    选择模式,可以选择原件和线,左下角会出现一个选中原件的属性表,可以设置选中原件的属性。

    2.3 A

    添加文本,对电路没有任何影响

    2.4 方形绿色

    输入引脚

    2.5 圆形绿色

    输出引脚

    3.快捷操作

    3.1 快速设置数据位宽

    1.左下角可以调节电路图大小
    
    2.Alt + X (X为所要设置的位宽)
    

    3.2 快速设置引脚数

    键盘输入"X" (X为所要设置的引脚数)
    

    4.常见问题总结

    4.1 线路出现非绿色

    线路颜色可能问题
    灰色线的位宽未知。发生这种情况是因为导线未连接到任何组件的输入和输出。(所有输入和输出都有一个定义的位宽)
    蓝色导线带有一位值,但没有任何东西将特定值驱动到导线上,也称为浮动位; 有人称之为高阻抗值。将值放置到导线上的组件是三态引脚,因此它可以发出此浮动值
    深绿色电线带有一位0值
    亮绿色导线带有一位1值
    黑色电线带有多位值。可能未指定部分或全部位
    红色它不承载组件之间的值。将一个两位组件附加到一位组件是不兼容的

    4.2 线路全部绿色,但逻辑功能不对

    检查是否有冗余线路藏在器件背后。

    更多相关内容
  • logism.zip

    2020-07-02 11:46:47
    logism hust educoder计算机组成原理有存储结构,运算器和cpu,数据表示第4关:全相联cache设计 第6关:4路组相连cache设计
  • 包含7400,7408,74138,74LS90,74LS390,CD4511,加法器,减法器,十进制计数器,60秒,60分,24小时
  • Logism-字库电路(计算机组成原理实验 头歌)Logism-字库电路(计算机组成原理实验 头歌)Logism-字库电路(计算机组成原理实验 头歌)Logism-字库电路(计算机组成原理实验 头歌)Logism-字库电路(计算机组成原理...
  • Logism-MIPS文件寄存器(计算机组成原理实验 头歌)Logism-MIPS文件寄存器(计算机组成原理实验 头歌)Logism-MIPS文件寄存器(计算机组成原理实验 头歌)Logism-MIPS文件寄存器(计算机组成原理实验 头歌)Logism-...
  • Logism-MIPS运算器设计(计算机组成原理实验 头歌)Logism-MIPS运算器设计(计算机组成原理实验 头歌)Logism-MIPS运算器设计(计算机组成原理实验 头歌)Logism-MIPS运算器设计(计算机组成原理实验 头歌)Logism-...
  • Logism-原码一位乘法器(计算机组成原理实验 头歌)Logism-原码一位乘法器(计算机组成原理实验 头歌)Logism-原码一位乘法器(计算机组成原理实验 头歌)Logism-原码一位乘法器(计算机组成原理实验 头歌)Logism-...
  • Logism-八位可控加减法(计算机组成原理实验 头歌)Logism-八位可控加减法(计算机组成原理实验 头歌)Logism-八位可控加减法(计算机组成原理实验 头歌)Logism-八位可控加减法(计算机组成原理实验 头歌)Logism-...
  • alu.circ文件。文件内容包括4位先行进位、4位快速加法器、8位可控加减法器、32位快速加法器、32位快速加法器、32位ALU、原码一位乘法器。
  • 华科计算机组成原理实验实验文件,用logism实现原码一位乘法,包含计数器、分线器、比较器、隧道等器件的使用。实验结果正确
  • storage.circ 计算机系统硬件设计mooc实验,动手画cpu,MIPS RAM、MIPS Regfile、Cache全相联
  • 此文件是计算机硬件系统设计中的单周期MIPS CPU设计,完成了8种指令的设计,实现了降序排列的功能。
  • logism自动化测试

    2021-10-14 14:29:25
    对此,我们需要重拳出击,正好,logism的教程文件提到了怎么自动化复制,这不来尝试一下??? 寻找目标元件 用vsc打开circ文件,看到一堆标签,如何从标签里面找到需要的文件?我提出我的一些小办法: 使用circuitname快速...

    P0的grf题需要32个寄存器,面对这种需要Ctrl-c/v的工作实在是浪费时间.对此,我们需要重拳出击,正好,logism的教程文件提到了怎么自动化复制,这不来尝试一下???

    寻找目标元件

    用vsc打开circ文件,看到一堆标签,如何从标签里面找到需要的文件?我提出我的一些小办法:

    1. 使用circuitname快速寻找:使用vsc自带的搜索功能,输入你要找的元件所属的circuit的名字,快速锁定大概范围.
    2. 根据元器件名字寻找:比如grf需要寄存器,那么,寻找名字为register 的器件,对于tunnel元件,可以根据朝向来判断需要
      找到之后,把这些标签放在一起,好统一复制
      logism所需的元件
      对应代码

    写代码

    python是最好的语言
    一通操作猛如虎,打出代码,然后尝试一下 (在写代码之前建议备份一下之前的circ文件,别问我怎么知道的,在1000+行的circ里面debug太痛苦了,不如直接/remake)

    请添加图片描述
    请添加图片描述
    好像emmmm,应该是双重循环.
    修改一下,下面附上最终代码

    import os
    with open("F:\\LOGISIM_FILES\\P0_L0_GRF.circ","a") as f:
        template = r"""    
        <comp lib="0" loc="(%d,%d)" name="Tunnel">
          <a name="width" val="8"/>
          <a name="label" val="r%d_out"/>
        </comp>
        <comp lib="4" loc="(%d,%d)" name="Register"/>
        <comp lib="0" loc="(%d,%d)" name="Tunnel">
          <a name="facing" val="north"/>
          <a name="label" val="clk"/>
        </comp>    
        <comp lib="0" loc="(%d,%d)" name="Tunnel">
          <a name="facing" val="east"/>
          <a name="width" val="8"/>
          <a name="label" val="r%d_in"/>
        </comp>
        <comp lib="0" loc="(%d,%d)" name="Tunnel">
          <a name="facing" val="north"/>
          <a name="label" val="clr"/>
        </comp>    
        <wire from="(%d,%d)" to="(%d,%d)"/>
        <wire from="(%d,%d)" to="(%d,%d)"/>
        <wire from="(%d,%d)" to="(%d,%d)"/>
    
        <wire from="(%d,%d)" to="(%d,%d)"/>
        <wire from="(%d,%d)" to="(%d,%d)"/> 
        
        <wire from="(%d,%d)" to="(%d,%d)"/>
        <wire from="(%d,%d)" to="(%d,%d)"/>
        <wire from="(%d,%d)" to="(%d,%d)"/>"""
        # startx_clr+i*stepx starty_clr+j*stepy-10    startx_clr+i*stepx starty_clr+j*stepy
        # startx_clr+i*stepx-10, starty_clr+j*stepy-10, startx_clr+i*stepx,starty_clr+j*stepy-10
        # startx_clr+i*stepx-10,starty_clr+j*stepy-20,startx_clr+i*stepx-10,sstarty_clr+j*stepy-10
    
        # startx_ri+i*stepx,starty_ri+j*stepy,startx_ri+i*stepx+20,starty_ri+j*stepy
        # startx_ro+i*stepx,starty_ro+j*stepy,startx_ro+i*stepx,starty_ro+j*stepy
    
        #startx_clk+i*stepx+10 starty_clk+j*stepy-20   startx_clk+i*stepx+10 starty_clk+j*stepy-10
        #startx_clk+i*stepx starty_clk+j*stepy-10   startx_clk+i*stepx+10 starty_clk+j*stepy-10
        #startx_clk+i*stepx starty_clk+j*stepy-10   startx_clk+i*stepx starty_clk+j*stepy
    
        startx_ro = 450
        starty_ro = 200
        type_ro = 0 
    
        startx_re = 410
        starty_re = 200
    
        startx_clk = 380
        starty_clk = 240
    
        startx_ri = 360
        starty_ri = 200
        type_ri = 0
    
        startx_clr = 410
        starty_clr = 240
    
        stepx = 300
        stepy = 300
        for i in range(0,8) :
            for j in range(0,4):
                f.write(   template % (
                  startx_ro+i*stepx, starty_ro+j*stepy, type_ro+(4*i+j),
                  startx_re+i*stepx, starty_re+j*stepy,
                  startx_clk+i*stepx, starty_clk+j*stepy,
                  startx_ri+i*stepx, starty_ri+j*stepy, type_ri+(4*i+j),
                  startx_clr+i*stepx, starty_clr+j*stepy, 
                  startx_clr+i*stepx, starty_clr+j*stepy-10, startx_clr+i*stepx,starty_clr+j*stepy,
                  startx_clr+i*stepx-10, starty_clr+j*stepy-10, startx_clr+i*stepx,starty_clr+j*stepy-10, 
                  startx_clr+i*stepx-10,starty_clr+j*stepy-20,startx_clr+i*stepx-10,starty_clr+j*stepy-10, 
                  startx_ri+i*stepx,starty_ri+j*stepy,startx_ri+i*stepx+20,starty_ri+j*stepy,
                  startx_ro+i*stepx,starty_ro+j*stepy,startx_ro+i*stepx-40,starty_ro+j*stepy,
                  startx_clk+i*stepx+10,starty_clk+j*stepy-20,startx_clk+i*stepx+10,starty_clk+j*stepy-10,
                  startx_clk+i*stepx,starty_clk+j*stepy-10,startx_clk+i*stepx+10,starty_clk+j*stepy-10,
                  startx_clk+i*stepx,starty_clk+j*stepy-10,startx_clk+i*stepx,starty_clk+j*stepy)  )
    
        f.write("""     </circuit>
    </project>""")      #logism通过这两个标签来判断circuit是否结束,所以在找到circ所需的元件之后,将这个标签删去,这样在f.write结束后自动填上/circuit,免得自己去翻   
    

    结果:
    请添加图片描述

    我宣布python是世界上最好的编程语言!

    展开全文
  • 【笔记】Logism学习

    2021-03-06 15:21:10
    文章目录一、环境配置二、运行方式三、组件一览四、组件属性五、线路组件介绍分线器引脚探针隧道上/下拉电阻时钟、常量、接地、电源 一、环境配置 JRE 二、运行方式 因为jar文件,因此用jre/bin目录下的java.exe...

    一、环境配置

    JRE


    二、运行方式

    因为jar文件,因此用jre/bin目录下的java.exe程序即可运行
    在这里插入图片描述

    命令格式:java -jar 文件名.后缀
    在这里插入图片描述


    三、组件一览

    在这里插入图片描述


    下图来源:慕课–https://www.icourse163.org/course/HUST-1205809816

    四、组件属性

    在这里插入图片描述

    五、线路组件介绍

    分线器

    在这里插入图片描述
    在这里插入图片描述

    引脚

    在这里插入图片描述

    探针

    在这里插入图片描述

    隧道

    在这里插入图片描述

    上/下拉电阻

    在这里插入图片描述

    时钟、常量、接地、电源

    在这里插入图片描述
    在这里插入图片描述

    六、线路颜色规范

    在这里插入图片描述

    展开全文
  • Logism使用操作解释

    2022-01-24 20:35:20
    logism原件如何查看解释可以看帮助中的库参考手册 点击后可以看到详细的解释,只不过是英文的

    logism原件如何查看解释可以看帮助中的库参考手册
    在这里插入图片描述
    点击后可以看到详细的解释,只不过是英文的
    在这里插入图片描述

    展开全文
  • 使用Logisim搭建一个根据输入序号x计算对应序号斐波那契数fib[x]的电路(输入序号0对应输出数0,输入序号1对应输出数1,输入序号2对应输出数1,以此类推)并提交。
  • MIPS微程序CPU设计(Logism)

    千次阅读 多人点赞 2020-08-31 18:21:15
    【设计任务】 掌握多周期MIPS CPU中各条指令(8条指令)的数据通路; 掌握多周期MIPS CPU(8条指令和)微程序控制器设计的基本原理; 能利用相关原理在Logisim平台中设计实现8条指令的多周期微程序MIPS CPU,包括微程序...
  • logism是仿真电路中常用的简单程序,操作简单,使用方便。 本文主要提供解决针对需要进行多位电路并线处理以及对多位电路分线处理的方法 1.多根低位宽电路合成为高位宽的电路 例:data bit为1的三根导线要...
  • 实验三 运算器组成实验 目录实验三 运算器组成实验一、实验说明1.多位串行加法器和多位可控加减电路的设计(必做)2. 快速加法器的设计(必做)3. 阵列乘法器设计(必做)4. 阵列除法器设计(选做)5. 多位算术逻辑...
  • logism数电实验一 新手入门实验

    千次阅读 热门讨论 2019-12-02 18:24:42
    硬件真好玩(❤ ω ❤) 从今天开始撸CPU(☆▽☆) 一、 LED计数电路 电路外观封装: Ctrl可以拖拽组件到网格线上 然后进行封装,中间的那个是戳工具,用于定位组件中心位置 然后在另外一个电路中拖动这个电路文件,...
  • logism数电实验二 (组合逻辑电路设计)运动码表

    千次阅读 多人点赞 2019-12-03 20:12:04
    一、组件_二路选择器(16位) 一位二路选择器 叠加之,得到十六位的二路选择器 测试通过 二、组件_ (未完待续
  • logism软件下的数字逻辑课程设计,包含7400,7408,74138,74LS90,74LS390,CD4511,加法器,减法器,十进制计数器,60秒,60分,24小时等
  • 实验五 MIPS文件寄存器 设计要求: 利用 Logisim 平台构建一个简化的 MIPS 寄存器文件,内部包含4个32位寄存器 实验目的: 学生了解 MIPS 寄存器文件基本概念,进一步熟悉多路选择器、译码器、解复用器等 ...
  • 实验三 MIPS运算器设计 设计要求: 利用前面实验封装好的32位加法器以及 Logisim 平台中现有运算部件,构建一个32位算术逻辑运算单元(禁用 Logisim 系统自带的加法器,减法器),可支持算术加、减、乘、除,逻辑...
  • 实验一 八位可控加减法器实验 设计要求: ...熟悉Logism的基本操作 B.理解有/无符号数运算 C.训练形成基本电路的设计能力 D.理解基于补码的加减法实现过程 E.学习理解溢出检测的方法 方案设计: ...
  • 实验二原码一位乘法器 设计要求: 8位无符号的原码一位乘法器的实现 通过时钟驱动右移,模拟运算过程 实现脉冲控制,位移指定次数后要及时停止 结果输出给到乘积隧道 ...A....B....C.... A.... ...
  • 基于logisim的流水线设计,有原理图和实验报告,仅供参考。
  • 数字逻辑系统设计实验,使用74LS90,74LS390,7段数码管译码器,制作数字时钟,具有更改时间和报时功能
  • 2. Logisim新手实验.rar

    2020-06-11 12:49:52
    实验目的——Logisim快速入门  熟悉Logisim基本功能,常用操作;...  掌握Logism自动生成电路的方法 实验任务 基础任务:绘制LED计数电路(30) 构建数据编码器 (30) 进阶任务:设计7段数码管显示驱动电路 (40)

空空如也

空空如也

1 2 3 4 5 ... 16
收藏数 318
精华内容 127
关键字:

logism