精华内容
下载资源
问答
  • mips运算器设计
    千次阅读
    2022-02-17 00:25:27

    实验目的

    理解 ALU \text{ALU} ALU 的基本构成,掌握 Logisim \text{Logisim} Logisim 中各种运算组件的使用方法,熟悉多路选择器的使用,能利用前述实验完成的 32 32 32 位加法器、 Logisim \text{Logisim} Logisim 中的运算组件构造指定规格的 ALU \text{ALU} ALU 单元。

    主要任务

    利用前面实验封装好 32 32 32 位加法器以及 Logisim \text{Logisim} Logisim 平台中现有运算部件,构建一个 32 32 32 位算术逻辑运算单元(禁用 Logisim \text{Logisim} Logisim 系统自带的加法器,减法器),可支持算术加、减、乘、除,逻辑与、或、非、异或运算、逻辑左移、逻辑右移、算术右移运算,支持常用程序状态标志(有符号溢出 O F OF OF、无符号溢出 U O F UOF UOF,结果相等 E q u a l Equal Equal),在主电路中详细测试自己封装的 ALU \text{ALU} ALU,并分析该运算器的优缺点。

    实验原理

    逻辑左移、逻辑右移、算数右移用移位器实现。
    无符号乘法用乘法器实现, Logisim \text{Logisim} Logisim 的乘法器自带高比特位输出;无符号除法用除法器实现, Logisim \text{Logisim} Logisim 的除法器自带余数输出。
    加法由之前做好的 32 32 32 位快速加法器实现,当最高位 31 31 31 位向 32 32 32 位有进位时,无符号加法产生溢出,即 U O F = C 32 UOF=C_{32} UOF=C32;当最高数据位和符号位进位不同步时,有符号加法产生溢出,即 O F = C 31 ⊕ C 32 OF=C_{31}\oplus C_{32} OF=C31C32。减法同样由 32 32 32 位快速加法器实现,求 X − Y X-Y XY 时,输入 X X X Y ‾ \overline{Y} Y,并令 C 0 = 1 C_0=1 C0=1,实现求补操作;同加法类似, U O F = C 32 ‾ UOF=\overline{C_{32}} UOF=C32 O F = C 31 ⊕ C 32 OF=C_{31}\oplus C_{32} OF=C31C32
    逻辑运算与、或、非、异或、或非可由四种逻辑门实现。
    有符号数比较和无符号数比较可由比较器实现。
    设计好所有计算电路后,根据操作码,用多路选择器选择一个结果输出。

    电路图

    MIPS运算器.png

    更多相关内容
  • Logism-MIPS运算器设计(计算机组成原理实验 头歌)Logism-MIPS运算器设计(计算机组成原理实验 头歌)Logism-MIPS运算器设计(计算机组成原理实验 头歌)Logism-MIPS运算器设计(计算机组成原理实验 头歌)Logism-...
  • 华中科技大学计算机组成原理实验报告(完整)+代码参考 ---自己写的 报告+代码都是自己写的,可以跑出来 ...3.能利用前述实验完成的 32 位加法、 Logisim 中的运算组件构造指定规格的 ALU 单元
  • logisim:MIPS运算器设计.txt
  • MIPS运算器设计.zip

    2021-11-11 09:56:01
    MIPS运算器设计.zip
  • 计算机组成原理--MIPS运算器设计
  • 计算机组成原理--MIPS运算器设计
  • logisim实验六:MIPS运算器设计

    千次阅读 2022-04-25 08:30:01
    学生理解算术逻辑运算单元(ALU)的基本构成,掌握 Logisim 中各种运算组件的使用方法,熟悉多路选择的使用,能利用前述实验完成的 32 位加法、 Logisim 中的运算组件构造指定规格的 ALU 单元。 设计要求 利用...

    实验目的

    学生理解算术逻辑运算单元(ALU)的基本构成,掌握 Logisim 中各种运算组件的使用方法,熟悉多路选择器的使用,能利用前述实验完成的 32 位加法器、 Logisim 中的运算组件构造指定规格的 ALU 单元。

    设计要求

    利用前面实验封装好的 32 位加法器以及 logisim 平台中现有运算部件构建一个 32 位算术逻辑运算单元(禁用 Logisim 系统自带的加法器,减法器),可支持算术加、减、乘、除,逻辑与、或、非、异或运算、逻辑左移、逻辑右移、算术右移运算,支持常用程序状态标志(有符号溢出 OF 、无符号溢出 UOF ,结果相等 Equal ),ALU 功能以及输入输出引脚见后表,在主电路中详细测试自己封装的 ALU ,并分析该运算器的优缺点。

    方案设计

    • 整体框架:将加、减、乘、除,逻辑与、或、非、异或运算、逻辑左移、逻辑右移、算术右移分别进行运算并得到结果,通过多路选择器将所选运算方式对应的结果给Result,乘除运算时将高位结果或余给Result2,其余情况Result2结果为0。
    • 加减溢出判断:首先对本次实验所给的32位加法器功能进行测试,可见,当两个输入为4e9的时候,无符号加法运算发生溢出(图五),输入为2^31-1和1时有符号加法运算发生溢出(图一),因此uof加连C32引脚,of加连C31引脚。当减数大于被减数时,无符号减法发生溢出,因此可用比较器通过对x和y的比较得到uof减,of减可直接通过加法器引脚得到(x补+(-y)补的溢出等价于有符号加法的溢出)。
      在这里插入图片描述
      在这里插入图片描述
      在这里插入图片描述

    在这里插入图片描述
    在这里插入图片描述

    • 移位:根据实验要求取y的低五位作为所移位数,可用分线器实现位选择。
      在这里插入图片描述
    • 两数比较:应将结果进行位扩展来保证数据位数的统一。
      在这里插入图片描述
    • 整体电路
      在这里插入图片描述

    实验步骤

    • 弄清题目要求已经所给引脚的用途。
    • 对本次实验所给32位加法器进行测试。
    • 连接电路主体。
    • 分析测试,找bug。
    • 总结收获

    故障与调试

    • 本次实验出现了一系列bug,调试时花了较多时间。

    • 忘记对减数取补码。

    • 首先是溢出的判断错误,第一轮芯片功能测试之后得到了错误的判断方法,主要原因在于没有理解两个溢出的含义,加法溢出判断的两个引脚弄反,修改提交之后还是出现错误,分析后发现无符号减法运算的判断不能直接通过芯片的引脚(减数符号位为1,无符号溢出位永远为0),应当通过对运算数真值的比较得出。
      在这里插入图片描述

    • 连接将乘法运算高位或除法余数位结果输出给Result2的电路时出现了上上次实验出现的问题,电路较密集时连接出错。
      在这里插入图片描述

    • 没有看清题目要求,左移右移取的是y低五位,而不是全部。

    • 在电路连接的过程中多次出现了数据位宽不匹配的问题,这种错误较好修改。

    测试与分析

    在这里插入图片描述

    • 优缺点分析:首先是缺点,本次实验要求得到给定运算方式的结果,而我所连接电路是将所有运算完成后根据所选择的运算方式将对应结果输出,我认为这样做浪费电。还有就是效率问题,不同运算所需运算的时间不同,该方案完成一次运算所需时间是所有运算时间的最大值,运算效率较低。优点:我认为该设计方案的优点在于当需要对同一组数据做不同运算时,对资源的占用相对较低。

    实验总结

    通过本次实验,我加深了对ALU基本构成的理解,同时对于部分运算器芯片的使用更加熟练,巩固了在无符号和有符号运算下加减法溢出判断的方法。本次连接电路时因低级错误耗费时间较多,今后实验我应更加仔细的弄清实验电路要求,并在连接时避免产生低级错误。

    展开全文
  • 1 8位可控加减法电路设计 2 CLA182四位先行进位电路设计 3 4位快速加法器设计 4 16位快速加法器设计 5 32位快速加法器设计 6 5位无符号阵列乘法器设计 7 6位有符号补码阵列乘法器 ...11 MIPS运算器设计
  • 支持常用程序状态标志(有符号溢出 OF 、无符号溢出 UOF ,结果相等 Equal ),ALU 功能以及输入输出引脚见后表,在主电路中详细测试自己封装的 ALU ,并分析该运算器的优缺点。 二、设计目的 掌握定点数加减法溢出...

    一、设计要求

    利用前面实验封装好的 32 位加法器以及 logisim 平台中现有运算部件构建一个 32 位算术逻辑运算单元(禁用 Logisim 系统自带的加法器,减法器),可支持算术加、减、乘、除,逻辑与、或、非、异或运算、逻辑左移、逻辑右移、算术右移运算,支持常用程序状态标志(有符号溢出 OF 、无符号溢出 UOF ,结果相等 Equal ),ALU 功能以及输入输出引脚见后表,在主电路中详细测试自己封装的 ALU ,并分析该运算器的优缺点。

    二、设计目的

    1. 掌握定点数加减法溢出检测方法
    2. 理解算术逻辑运算单元ALU的基本构成口
    3. 熟悉Logisim中各种运算组件(逻辑运算部件和算术运算组件)
    4. 悉多路选择器的使用
    5. 设计32位简单ALU
      -利用已完成的32位加法器、其他运算组件构造
      -禁止使用Logisim中内置的加法器, 减法器

    三、方案设计

    在本实验中我们需要利用前面实验封装好的 32 位加法器以及 logisim 平台中现有运算部件构建一个 32 位算术逻辑运算单元。可支持算术加、减、乘、除,逻辑与、或、非、异或运算、逻辑左移、逻辑右移、算术右移运算。

    实验原理:ALU电路是通过输入s3s2s1s0 来进行工作方式的选择。功能表如下:
    在这里插入图片描述

    整体框架:通过多路选择器处理,将加、减、乘、除,逻辑与、或、非、异或运算、逻辑左移、逻辑右移、算术右移分别进行运算并得到结果,通过多路选择器将所选运算方式对应的结果给Result,乘除运算时将高位结果或者余数给Result2,其余情况下Result2结果为0。

    功能实现:
    逻辑左移、右移、算数右移运算使用移位器实现

    在这里插入图片描述

    加减乘除运算使用封装好的32位加法器,遵循补码的加减法运算规则
    在这里插入图片描述

    在这里插入图片描述

    与、或、非、异或运算分别使用与门、非门、异或门、或非门实现

    在这里插入图片描述

    比较器 结果需要拓展
    在这里插入图片描述

    总电路图
    在这里插入图片描述

    四、实验步骤

    1、弄清实验原理和实验要求
    2、选择32位加法器和Logisim中合适的元件构造指定规格的ALU单元
    3、连接总的电路图
    4、进行实验测试
    5、进行故障分析与调试

    五、测试与分析

    故障描述:使用无符号型比较器时忘记加一个equal;

    在这里插入图片描述
    在这里插入图片描述

    在这里插入图片描述

    解决后的测试截图
    在这里插入图片描述
    在这里插入图片描述

    此外在实验过程总还多次出现了位宽不匹配的问题。其中最典型的就是进行比较运算的时候应将结果进行位扩展来保证数据位数的统一。

    六、实验总结

    本次实验是完成一个ALU算数逻辑运算单元的设计。相对于前面的实验来说比较综合。难度也更大。我也是通过查阅有关资料、学习慕课才完成本次实验。通过本次实验,我学会了综合各种运算组件的方法、掌握了加减溢出判断的方法。并把课堂上所学的知识融入到本次实验中。总体来说感觉收获颇丰。

    展开全文
  • 运算器设计(HUST)

    2020-05-22 14:55:19
    1.8位可控加减法电路设计 2.CLA182四位先行进位电路设计 3.4位快速加法器设计 4.16位快速加法器设计 5.32位快速加法器设计 6.5位无符号阵列乘法器设计 7.位有符号补码阵列乘法器 ...11.MIPS运算器设计
  • 实验三 MIPS运算器设计 设计要求: 利用前面实验封装好的32位加法器以及 Logisim 平台中现有运算部件,构建一个32位算术逻辑运算单元(禁用 Logisim 系统自带的加法器,减法器),可支持算术加、减、乘、除,逻辑...

    实验 MIPS运算器设计

     

     

    设计要求:

    利用前面实验封装好的32位加法器以及 Logisim 平台中现有运算部件,构建一个32位算术逻辑运算单元(禁用 Logisim 系统自带的加法器,减法器),可支持算术加、减、乘、除,逻辑与、或、非、异或运算、逻辑左移、逻辑右移、算术右移运算,支持常用程序状态标志(有符号溢出 OF 、无符号溢出 UOF ,结果相等 Equal

    1. 搭建【四位先行进位芯片CLA74182】

    2. 在上一步基础上,搭建【4位快速加法器】

    3. 在上一步基础上,搭建【32位快速加法器】

    4. ALU内部功能模块搭建,引脚与各功能如下

            将加、减、乘、除,逻辑与、或、非、异或运算、逻辑左移、逻辑右移、算术右移分别进行运算并得到结果,通过多路选择器将所选运算方式对应的结果给Result,乘除运算时将高位结果或余给Result2,其余情况Result2结果为0

    实验目的:

            学生理解算术逻辑运算单元(ALU)的基本构成,掌握 Logisim 中各种运算组件的使用方法,熟悉多路选择器的使用,能利用前述实验完成的 32 位加法器、 Logisim 中的运算组件构造指定规格的 ALU 单元。

    方案设计:

            A.宏观设计

                    a.  加减法溢出判断
                    b.  两数比较模块
                    c.  算数 / 逻辑 左右移动 
                    d.  基础运算模块
                    e.  支持模块-32位加法器
                    f.   支持模块-CAL74182芯片
                    g.  支持模块-四位快速加法器

            B.实验步骤

    从小到大开展电路构建,到ALU设计区进行分模块设计,步步为营

                    a.CAL74182


                    b.四位快速加法器

     
                    c.  32位加法器

     
                    d.   ALU-位移模块:y取0-4即可,题目要求

     
                    e.  ALU-运算模块


                    f.  ALU-溢出检测模块


                    g.  ALU-比较模块:结果需要位拓展保持32位


                    h.MUX选择输出模块
    这里是无奈之举,做好所有运算结果,然后选择部分输出

            C.故障调试

                    a.MUX在连线密集时候,出现重叠连线导致提交报错,在编辑布线过程中要格外小心
    (MUX连起来时候,结点会变成圆形,有时候会和器件叠加在一起,不拖动极难发觉出错)
                    b.对减的时候要取补码处理,忘了又炸了一次
                    c.进位溢出判断是一个藏着很深的bug,无符号加减法溢出位永远是0,判断溢出应该是看运真实数值得出
                    d.位移取得第5位就可以了,多的不要
     

    电路优点:功能丰富,集成度高
    电路缺点:我们这个设计是同时启用所有运算部件,最后根据请求来选择输出部分数据;而不是看需要什么运算来启用部分组件,这会导致额外的资源支出

     

    成果展示:

    心得体会:

            这次搭建的电路极多,设计量大,电路逻辑复杂,bug频出而且极难调整,甚至都没有可用的参考资料,对心理素质是极大的考验;通过严谨的分析和思考,在最终成果上能够有所突破,令我感到慰藉,这是对攻坚精神的最好诠释。通过本次实验深刻理解了各类运算芯片的使用方法,是一次收获颇丰的实践过程。

    展开全文
  • MIPS运算器设计

    2022-05-20 17:03:01
    MIPS运算器设计
  • 四位先行进位74182 四位快速加法器 十六位快速加法器 32位快速加法器 这个用四个四位也可以 画图也...32位MIPS运算器 画的时候注意分离的参数、比较器的数字类型就行了 把这些图全连完 交上就对了 别嫌麻烦 ...
  • 本实训项目帮助学生从可控加减法单元,先行进位电路,四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器,乘法流水线,实现原码一位乘法器,补码一位乘法器、运算器等教材上的核心内容。
  • Logisim运算器实验文件,包含8位可控加减法器、32位快速加法器、6位补码阵列乘法器、原码一位乘法器、补码一位乘法器、算术逻辑运算单元ALU
  • 实验一:8位可控加减法电路设计 实验二:原码一位乘法器设计 实验三:MIPS运算器设计
  • 本实训项目帮助学生从可控加减法单元,先行进位电路,四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器,乘法流水线,实现原码一位乘法器,补码一位乘法器、...第11关:MIPS运算器设计.txt
  • educoder运算器设计.rar

    2020-07-22 16:52:35
    educoder计算机组成闯关的运算器设计前5关的代码,直接在代码栏复制黏贴就能过关 8位可控加减法电路设计8位可控加减法电路设计
  • 运算器设计(HUST).zip

    2021-12-28 18:48:41
    有运算器设计的1-11关:复制代码,放进头歌,满分过 第1关8位可控加减法电路设计 第2关CLA182四位先行进位电路设计 第3关4位快速加法器设计 第4关16位快速加法器设计 第5关32位快速加法器设计 ...第11关MIPS运算器设计
  • 第6关:5位无符号阵列乘法器设计,第7关:6位有符号补码阵列乘法器,第8关:乘法流水线设计,第9关:原码一位乘法器设计,第10关:补码一位乘法器设计,第11关:MIPS运算器设计。另外博主还有这个课程其他两个关卡的...
  • 运算器设计123.circ

    2020-06-12 15:23:34
    华中科技大学 计算机组成原理 运算器实验 EduCoder 这是本实验的答案 可以直接下载使用 我还有其他实验的答案 想要的话评论区留言 关于计算机课的答案我都会分享 大家一起学习 不鼓励直接抄袭 先搞懂 自己再去做一遍
  • 本实训项目帮助学生从可控加减法单元,先行进位电路,四位快速加法器逐步构建 16 位、32 位快速加法器。学生还可以设计阵列乘法器,乘法流水线,实现原码一位乘法器,补码一位乘法器、运算器等教材上...MIPS运算器设计
  • 1 8位可控加减法电路设计 2 CLA182四位先行进位电路设计 3 4位快速加法器设计 4 16位快速加法器设计 5 32位快速加法器设计 ...11 MIPS运算器设计 全通关(放入logisim可查看电路,改成txt可上传代码
  • 下载文件为一个zip文件,其中包含9个circ文件和1个txt文件,所对应关卡分别为:(1)原码一位乘、(2)MIPS运算器、(3)MIPS寄存器、(4)MIPS RAM设计、(5)8位可控加减器、(6)4路组相连cache设计、(7)单周期MIPS CPU设计、...
  • 1、了解单周期MIPS CPU架构,为程序设计控制。 2、了解MIPS指令流水线基本概念,和理想指令流水线的设计。 华中科技大学《计算机硬件系统设计
  • 头歌计算机组成运算器设计(HUST)1-11关答案circ和txt版都有,circ文件直接用logisim打开就可以。 第1关 8位可控加减法电路设计 第2关 CLA182四位先行进位电路设计 第3关 4位快速加法器设计 ...第11关 MIPS运算器设计
  • 本资源包含华中科技大学计算机组成原理实验一运算器设计的前五个实验,和储存系统设计的前两个实验,下载后解压为circ文件即可。可以通过educoder平台 包含实验名称:8位可控加减法电路设计,CLA182四位先行进位电路...
  • 头歌教学实践平台计算机组成原理运算器设计(HUST),第1关—第11关。源代码txt格式。 本实训项目帮助学生从可控加减法单元,先行进位电路,四位快速加法器逐步构建 16 位、32 位快速加法器...第11关 MIPS运算器设计.txt

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 9,884
精华内容 3,953
关键字:

mips运算器设计