精华内容
下载资源
问答
  • 锁相环的环路带宽
    万次阅读
    2018-09-02 10:22:32
    锁相环的环路带宽等于其闭环频率响应的积分。它反映了环路对噪声的抑制作用,噪声带宽越小,环路越窄,环路对输入噪声的抑制能力越强。另外,噪声带宽还与环路增益K、阻尼系数、无阻尼振荡频率等有关。
    设计锁相环的环路带宽时的一些经验关系和锁相环一些参数之间的关系:
    1、环路带宽不能超过参考频率的2×pi×Fref的1/10,否则将导致环路不稳定
    2、锁相环对 VCO 的输入噪声具有低通特性,对VCO本身的噪声具有高通特性,这是一对矛盾,因为要抑制输入噪声,环路带宽希望越窄越好;要抑制VCO本身的噪声,希望环路带宽越宽越好;
    3、环路带宽越宽,锁定时间越快,输出频率附近的相位噪处声也会变小。然而,由于参考频率中的纹波成分的衰减变小,输出频谱中偏移振荡频率整数倍参考频率的寄生成分变大;
    4、锁定时间与参考频率之间有一个经验关系,锁定时间大约为20倍的参考周期;
    5、减少分频数N,对减少带内噪声大有好处。
    

    环路带宽是锁相环基本参数之一。它用来表示环路滤除噪声的能力。当噪声通过环路时,可把环路看作噪声带宽为B1的滤波器。B1越小,滤除噪声能力越强。

    更多相关内容
  • 应用电荷泵锁相环系统的等效噪声模型,分析电荷泵锁相环相位噪声在不同频率段的功率谱密度。据此得到相位噪声的功率谱密度与频率关系的模拟曲线...该结论对于电荷泵锁相环的相位噪声与环路带宽设计具有一定的参考意义。
  • 基于全球卫星导航系统(GNSS)接收机中常用锁相环结构与数学模型,首先介绍了锁相环及其重要组成部分环路滤波器的结构和原理,然后分析了环路带宽的取值对锁相环两个最重要的误差源———环路热噪声误差和晶振阿伦偏差...
  • 摘要:本文针对传统锁相环所存在的锁相范围窄、环路带宽和控制参数固定、以及提高锁相速度与减小稳态误差相互制约等问题,提出了一种新型带宽自适应全数字锁相环的设计方案。该设计方案中的系统采用比例积分控制与...
  • 本文采用一种基于比例积分(PI)控制算法的环路滤波器应用于带宽自适应的全数字锁相环,建立了该锁相环的数学模型,并分析该锁相环的各项性能指标和设计参数之间的关系。利用DSPBuilder直接对得到的锁相环数学模型在...
  • 摘要:本文针对传统锁相环所存在的锁相范围窄、环路带宽和控制参数固定、以及提高锁相速度与减小稳态误差相互制约等问题,提出了一种新型带宽自适应全数字锁相环的设计方案。该设计方案中的系统采用比例积分控制与...
  • 锁相环是一种能使输出信号在频率和相位上与输入信号同步的电路,即系统进入锁定状态(或同步状态)后,震荡器的输出信号与系统输入信号之间相差为零,或者保持为常数。传统的锁相环各个部件都是由模拟电路实现的,...
  • 数字式锁相环带宽滤波器设计及其应用实用教案.pptx
  • 数字式锁相环带宽滤波器设计及其应用PPT学习教案.pptx
  • 行业资料-电子功用-保持锁相环电路环路带宽的方法及锁相环电路调试方法的介绍分析.rar
  • 通过仿真验证和实验结果重点论述锁相环环路带宽与环路输出相位噪声和环路捕获时间之间的关系。实验结果表明,该方案可以被应用于导航接收机射频前端,该频率合成器电路性能稳定,满足实际应用需求。
  • 传统的锁相环由模拟电路实现,而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比,具有精度高且不受温度和电压影响,环路带宽和中心频率编程可调,易于构建高阶锁相环等优点,并且应用在数字系统中时,不需A/D及D/...
  • 提出一种基于Bang-Bang鉴相器的全数字锁相环,该全数字锁相环主要由Bang-Bang鉴相器、自动频率控制、增益可调的数字滤波器、锁定状态监测器、宽振荡范围的数控振荡器组成,采用SMIC55 CMOS工艺,仿真结果表明,该全...
  • 在设计方法上多采用VHDL语言或者Verilog HDL语言编程完成系统设计,并利用EDA软件对系统进行时序仿真,以验证设计的正确性。该种设计方法就要求设计者对FPGA硬件有一定的了解,并且具有扎实的硬件描述语言编程基础。
  • 本文采用锁相环开环传输函数波特图对三阶电荷泵锁相环进行了系统级设计,并且对相位裕度与建立时间,稳定性与环路带宽这两对矛盾进行了权衡。然后在SIMULINK中建立了包含电荷泵锁相环离散时间特性和非线性本质的行为...
  • SOGI锁相环MATLAB仿真,绝对能用。其他没什么说的,懂得自然懂。
  • 锁相环的设计过程中,环路带宽的选择是整个设计成功与否的重要一环。为了选取合适的环路带宽,本文以三阶电荷泵锁相环为例,采用ADS软件搭建电路模型进行仿真分析。首先从理论上分析了环路带宽和环路捕获性能、...
  • 此种方法的基础理论是自适应陷波器(AF),因为AF结构较复杂,所以优化AF结构后产生了广义积分器(GI),但GI的滤波带宽 不仅与中心频率有关,还与静态增益k有关,势必不适应与变频环境,所以为了解决这个问题,改进...
  • 摘 要:本文采用锁相环开环传输函数波特图对三阶电荷泵锁相环进行了系统级设计,并且对相位裕度与建立时间,稳定性与环路带宽这两对矛盾进行了权衡。然后在SIMULINK中建立了包含电荷泵锁相环离散时间特性和非线性...
  • 传统的锁相环由模拟电路实现,而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比,具有精度高且不受温度和电压影响,环路带宽和中心频率编程可调,易于构建高阶锁相环等优点,并且应用在数字系统中时,不需A/D及D/...
  • 为了在高速传输系统中实现宽频带和低抖动时钟输出的要求,设计了一种基于Ring-VCO结构的低抖动锁相环,采用与锁相环锁定频率强相关的环路带宽调整方法来降低环路噪声,加速环路锁定,即利用全局参考调节电路中比较器...
  • 介绍了对光学锁相环的理论模型,推导出相应的传递函数,同时指出了影响光学锁相环性能的主要参数,如环路噪声带宽、自然频率和阻尼比等.详述了各类光学锁相环的基本结构和特性,其中包括:平衡锁相环、Costas 锁相环、...
  • 发现50 kHz环路带宽一、二阶有源滤波器构成的锁相环对特定频偏点参考杂散抑制分别为34.09 dB与45.64 dB,100 kHz环路带宽三、四阶有源滤波器构成的锁相环对特定频偏点参考杂散抑制分别为51.77 dB与58.37 dB;...
  • 全数字锁相环(DPLL)具有精度高且不受温度和电压影响,环路带宽和中心频率编程可调等优点.得到了广泛应用。 经典全数字锁相环路由数字鉴相器、K模可逆计数器、脉冲加减控制电路和N分频器4部分组成。在输入信号频率...
  • 为了解决各种环路滤波器对锁定时间要求较高,并在环路带宽较宽的应用中对参考频率附近杂散抑制不够,因而致使锁相环相位噪声及杂散恶化的问题。文中以ADF4117为基础,给出了一种带三阶无源环路滤波器的电荷泵型...
  • PLL锁相环相关基础知识

    万次阅读 多人点赞 2018-07-25 14:04:14
    趁着自己还有点时间和精力,把锁相环的一些知识记录一下,基础功不扎实,有误之处还请大佬拍错。   1. PLL的工作原理 锁相环一般由PD(鉴相器),LPF(环路滤波器),VCO组成。 有的同学可能要问了:“既然VCO在...

    由于近期找工作,所以把射频的一些基础知识复习了一遍。趁着自己还有点时间和精力,把锁相环的一些知识记录一下,基础功不扎实,有误之处还请大佬拍错。

     

    1. PLL的工作原理

    锁相环一般由PD(鉴相器),LPF(环路滤波器),VCO组成。

    有的同学可能要问了:“既然VCO在给定电压之后已经能输出频率了,为什么不直接拿来用呢?”

    实际上可以这么用,现在有的晶振会针对某个固定的频点把频率优化的非常好,比如一些122.88MHz的 VCXO(外置的VCO),这些晶振有个特点,在这个频点相噪性能优化的特别好。但是晶振一般很难把频率做高。而我们PLL中经常使用的VCO,频率变化中频都是GHz为单位,变化范围几百兆MHz,若使用开环VCO(不加PLL的结构),那么出来的频率信号相噪特别糟糕,而且随着电压变化(例如噪声,温度带来的影响)导致VCO的输出频率发生漂移。

    于是有人提出了使用PLL这样的结构,能够输出比较稳定的(LOCKED)频率。其主要思想是利用一个相位比较干净的参考频率,建立一个闭环结构来获取到相位比较干净的高频频率。

     

    如上图所示,输入信号经过鉴相器,当反馈信号和fref的相位一致的时候,PD输出一个恒定电压值(实际上由CP输出电流),从而使得这个系统稳定。

    如果我们把PD简单看做一个乘法器,那么有参考输入信号

    反馈输入的角频率为:

    N一般表示为反馈DIV的分频比。

    反馈输入信号为:

    两者相乘根据积化和差可以得到高频和低频两个分量。其中高频的部分会被LPF滤掉。所以只剩低频部分。

    对于低频部分,将相位记为:

    要使得系统稳定,即相位恒定,可以关于相位对时间t求导数,当等于0时可以认为两个相位一致。一般把

    看做两个时钟的随机起振相位,上电后保持不变。所以有

    当导数为0的时候:

    此时有

    假如此时参考频率10MHz,N为350,可以得到3.5GHz的频率输出。当然前提是PLL的VCO支持这个频段。

    当然对于现在的芯片,鉴频器的参考频率输入前也有一个分频器或者倍频器,一般记为R。

    2.PLL的环路带宽分析

    锁相环设计的最重要一点在于LPF的设计。一般来说,对于LPF的拓扑结构都是固定的,无非是阶数的不同罢了,有的PLL芯片会内置LPF,通过配置R和C的大小调整带宽,不过一般来说为了性能以及空间受限,更多的PLL把系统把环路滤波器放在芯片外面。

    很多初学PLL都会遇到一个问题,PLL的环路带宽怎么设计?一般来说LPF越窄,锁定时间越长,对一些杂散的抑制越好,但是同时也不能太窄,防止对VCO噪声抑制的不够。

    我们先来看一下PLL的相噪公式:

    其中FOM表示鉴相器的噪底,需要注意的是DIV和上面说的DIV不是同一个东西。这里的DIV是指时钟分配器的分频系数。对于一些系统需要多个时钟,分配器可以将已经锁定的VCO作为多路时钟输出,但是在输出之前针对不同芯片具体所需要时钟不同,设置具体的分频值。可以看出,把鉴相频率Fpfd扩大两倍时候,相噪可以减少3dB,所以对于PLL如果可以的话建议使用比较高的鉴相频率,提高PLL的相噪性能,但是决定系统Fpfd也需要考虑PD的性能,一般来说PD的鉴相频率都有一定的范围。

    我们来看一下大家经常看到的相噪图

    一般来说噪声低频部分的噪声由参考频率的相噪贡献的,所以使用一个性能好的参考频率非常有必要。中频部分的噪声由PLL的鉴相器贡献,在此之后高频的基本由VCO贡献。

    如果在带内出现杂散,一般会选择调整LPF,使得杂散落在带外自动滤除。有些杂散落在带内怎么处理的呢?一般来说杂散来自于电源上的低频噪声,这点就得从电源上着手检查了,具体我会在第三部分细讲。

    窄带的LPF可以抑制带内噪声可以理解,但“LPF同时也不能太窄,防止对VCO噪声抑制的不够”这句话怎么理解呢?这里就得从负反馈系统说起了。

    负反馈系统:

     

    3. PLL的调试常见问题

     

     

    参考:ADI的“CLOCK 常见问题解答”和维基百科内容

     

    展开全文
  • 这种结构的锁相环,当环路带宽很窄时,环路滤波器的实现将需要很的电路量,这给专用集成电路的应用和片上系统SOC(system on chip)的设计带来一定困难。另一种类型的全数字锁相环是采用脉冲序列低通滤
  • 与传统的模拟电路实现的PLL相比,DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。随着集成电路技术的发展,不仅能够制成频率较高的单片集成锁相环路,而且可以把整个...
  • 二阶锁相环环路滤波器的matla设计代码,自定义阻尼系数(默认为0.707)和噪声带宽,给出滤波器参数值。
  • 锁相环APLL仿真介绍

    千次阅读 2020-10-07 13:21:10
    上次发你的文件中有以上几个文件,我们对这几个文件进行详细的研究,当然理论部分...锁相环中的鉴相器又称相位检波器或相敏检波器,它的作用是检测输入信号和输出信号的相位差,并将检测出的相位差信号转换成电压信...

     

    上次发你的文件中有以上几个文件,我们对这几个文件进行详细的研究,当然理论部分不做介绍了,我们对设计的各个模块进行介绍。

     

    其电路结构主要包括鉴相鉴频器(PFD)、低通滤波器(LPF)、压控振荡器(VCO)和分频器四部份。环路中使用了模拟的巴特沃斯低通滤波器和模拟的压控振荡器,在压控振荡器的输出端采用一个转换器把模拟信号转换成方波信号。

    …鉴相鉴频器(PFD)

    锁相环中的鉴相器又称相位检波器或相敏检波器,它的作用是检测输入信号和输出信号的相位差,并将检测出的相位差信号转换成电压信号输出,该信号经低通滤波器滤波后形成压控振荡器的控制电压,对振荡器输出信号的频率实施控制。对输入信号与环路输出信号的相位进行比较, 产生误差控制电压,鉴相电路通常可以分为模拟电路型和数字电路型两大类。

    在此模拟锁相环的模型中,鉴相器用一个XOR异或门来实现,因为两路二进制方波异或的结果,只有完全相同才有0输出,丝毫的差异就有非0的输出,差别愈大,输出的1的个数愈多。异或门的真值表如下所示

     

     

    A                            B

      输出

    1. 0
    1. 1
    2. 0

    1                    1

    0

    1

    1

    0

     

     

     

     

               

     

    对应的simulink模

    而这个模块的内部结构如下所示:

    从这里,我们可以看到,其本质上是两个D触发器组成的。其功能是一个XOR模块。其仿真波形如下所示:

    …低通环路滤波器(LPF)

    在锁相环路中,环路滤波器的设计是决定锁相环路特性的重要问题。参考信号和压控振荡器的反馈信号经过鉴相器的检测输出相位误差,相位差经过低通滤波器滤除其中的高频分量和参杂在信号中的噪音,为压控振荡器提供控制信号。若环路滤波器的滤波效果不理想,则使锁相环路产生自激振荡,由于噪音的干扰,锁相环路将无法进行锁定或者锁定时间变长。对环路滤波器的要求是,在鉴相器的输出端衰减高频误差分量,以提高抗干扰性能;在环路跳出锁定状态时,提高环路以短期存储,并迅速恢复信号。此模型中采用一阶巴特沃斯低通滤波器。

        本模块的设计参数如下所示:

     

    其设计参数分别表示的是滤波器设计方案,滤波器类型,滤波器阶数,滤波器的带通频率,滤波器的带宽,滤波器的截止带宽。

     

     

     

    巴特沃斯低通滤波器的频率响应

    …压控振荡器(VCO)

     

    其仿真结果如下所示:

     

    …分频器

    大部分的锁相环路都会在压控振荡器和鉴相鉴频器之间的反馈回路上包含有分频器,以便构成频率合成器。一个可编程的分频器在无线电传输应用中显得特别有用,因为在传输过程中使用的大量频率可以从一个单一的稳定的,精确的,而且较便宜的晶振得到。一些锁相环路在参考时钟和鉴相器的输入回路之间含有分频器。如果分频器的分频系数为M,则压控振荡器的输出频率就等于参考频率乘以N/M,为了使输入到锁相环路的信号的频率较低而在环路中使用分频器这看起来显得比较简单,但是在某些场合当参考频率受到其它因素限制的时候,分频器就显得优为重要。频率相乘可以通过使锁相环中锁定信号的“n”次调谐信号而得到。

     

    整个系统的仿真输出结果如下所示:

    某些场合对电机调速系统的性能有很高的要求,而基于锁相环技术的调速控制系统在稳速精度方面有其独特的优势.在改进线性锁相环基础上,设计一种软件锁相环直流电机转速控制系统。

        锁相环的工作原理,我们在上面已经做了介绍。

        我们介绍了锁相环的传统结构,但是研究发现,那种结构的锁相环并不适合电机的精确控制,因为电机的控制涉及到三个类别的误差信号的判断,速度误差信号、速度积分误差信号,速度重积分误差这样,才能做到直流电机速度的精确控制,然后将得到的三路误差信号相加作为误差信号并通过环路滤波输出。在电机控制系统中,锁相环的VCO结构就是我们直流电机,直流电机的输出就是作为系统的反馈信号。

    在SIMULINK中,我们建立如下的模型。

     

    每个模块的参数测试如下所示:

    其中我们所要求的三条支路的具体参数设置如下

     

    这个锁相环结构比较简单,但是在电机的控制器中有广泛的应用。

    三条支路仿真如下所示:

        通常,为了更能说明直流电机的本质问题,我们才用的是直流电机的数学模型来研究。一般,我们采用的直流电机的模型如下所示:

    关于直流电机的介绍,您可以查看自己的相关教材。

        我们在simulink中建模,其模型如下所示:

    这里通过对比,我们可以看到,

    电压设置为380V

    R=0.6

    Tl=0.008333

    0~2.5s,电机空载,即Id=0;

    2.5s~5s,电机满载,即Id=110A。

    我们通过仿真,可以得到如下的结果:

    从上图我们可以看到电机的几个转速指标:

    读图知:

    空载时转速n=1974.2r/min,

    负载时转速n=1631r/min,

    静差率s=17.384%

    这里可以修改输入的电压,以及电机的负载。从而修改电机的转速情况。

     

     

       本课题的主要目的就是通过锁相环来控制电机的转速,所以在传统的直流电机控制模块换为锁相环就可以了。此时系统的基本结构如下所示:

    而判断一个锁相环是否很好的在控制一个电机,就是判断其是否实现了无静差调速,即系统的静差率越小越好,此外还要解决超调量的问题。下面我们将开始设计基于PLL的直流电机控制器的simulink模型。

        Simulink模型的基本结构如下所示:

     

    当加入锁相环控制器的时候,我们还需要了解超调量这个概念,就是控制后,调整过程中最大的值与之后稳定的值的差/稳定值,这个也是一个重要的参数指标。

    通过仿真,我们可以看到如下的结果:

     

    这里我们需要调整这三个参数来获得较好的指标,即最小的静差率和最小的超调量。

     

    这里其无静差率,超调量为0.88%。基本符合设计要求。

    这里其无静差率,超调量为0.88%。基本符合设计要求。

     

    这里我们根据之前介绍的,再补充系统的设计说明

    闭环反馈控制系统是按被调量的偏差进行控制的系统,只要被调量出现偏差,它就会自动产生纠正偏差的作用。而转速降落正是由负载引起的转速偏差,显然,闭环调速系统应该能大大减少转速降落。

    ·控制器为比例环节时

    Kp值越大,稳定后的转速n就越大,超调量也越大,静差率则越小。静差率反映的是闭环反馈效果,s越小,闭环反馈效果则越好,即Kp值越大,闭环反馈效果则越好。在实际中,我们希望得到的是超调量小(即希望Kp小)和闭环反馈效果好(即希望Kp大)的系统,但是这二者却是相互矛盾的。

    ·控制器为比例积分环节时

    超调量和响应时间受Kp、Ki共同控制,在相同Kp下,Ki越大,上升速度越快,响应时间越短,超调量越大;在相同Ki下, Kp越大,上升速度越快,响应时间越短,超调量越大。即Kp*Ki的值越大,上升速度越快,响应时间越短,但是超调量越大(Kp小于1时无超调量)。

    静差率在仿真时间内为0,即实现了无静差调速系统。

    当Kp取一定值时,Ki的值在增大到一定程度时,会产生振荡发散现象。

    比较开环系统与闭环系统知,开环调速系统受到外界的干扰信号影响较闭环调速系统大;闭环系统的静差率比开环系统的小,且带比例放大器的反馈控制闭环调速系统是有静差的调速系统,而采用比例积分调节器的闭环调速系统则基本上实现了无静差调速,闭环反馈效果较好。

     

    展开全文

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 1,481
精华内容 592
关键字:

锁相环带宽越大

友情链接: accessvbgood.rar