精华内容
下载资源
问答
  • 数字锁相环中环路滤波器系数的计算方法MATLAB
    2021-11-29 15:50:07

    仅为参考,不确定是否正确。

     

    fclk = 8e7;   %采样频率
    bnco = 48;    %频率控制字位数
    bpd = 32;     %乘法器(鉴相器)位数
    blpf = 32;    %滤波器的输出位数
    fc = 1000;    %环路滤波器的带宽
    k0 = fclk/2^(-bnco);   %增益k0
    kd = 2^(bpd-2);        %鉴相器增益
    klpf = 2^(blpf-bpd);   %低通滤波器增益
    k = k0*kd*klpf;        %总的增益
    %求解二元二次方程
    syms t1 t2;             
    t = solve(t1-t2^2*k/2==0,t1^2-2*t2^2==2/fc^2,'real',true);
    
    %转换求解出的值为double类型
    t1 = double(t.t1);
    t2 = double(t.t2);
    
    %舍去负数
    st = size(t1);
    t11 = t1;
    t22 = t2;
    for i = 1:size(t1)
        if t1(i) < 0 || t2(i) < 0
            t11(i) = [];
            t22(i) = [];
        end
    end
    
    %求解c1和c2
    c1 = (2.*t22+1/fclk)./(2*t11);
    c2 = t11/fclk;

    更多相关内容
  • 小数分频频率合成器在测试时必须外接一个环路滤波器电路与压控振荡器才能构成一个完整的锁相环电路。其外围电路中环路滤波器的设计好坏将直接影响到芯片的性能测试。以ADF4153小数分频频率合成器为例,研究了其外围...
  • 抄自:https://blog.csdn.net/weixin_43179259/article/details/121050837 GPS接收机跟踪环,使用模拟环形式,即参数... 为区分模拟环和数字环,我认为下图推导中n,n-1换为 t + Δ t , t t + \Delta t,t t+Δt,t更好些

    抄自:https://blog.csdn.net/weixin_43179259/article/details/121050837

    GPS接收机跟踪环,使用模拟环形式,即参数为时间常数 τ 1 , τ 2 \tau _1,\tau _2 τ1,τ2,而非c1和c2。

               % Implement carrier loop discriminator (phase detector)
                carrError = atan(Q_P / I_P) / (2.0 * pi);
                
                % Implement carrier loop filter and generate NCO command
                carrNco = oldCarrNco + (tau2carr/tau1carr) * ...
                    (carrError - oldCarrError) + carrError * (PDIcarr/tau1carr);
                oldCarrNco   = carrNco;
                oldCarrError = carrError;
    
                % Modify carrier freq based on NCO command
                carrFreq = carrFreqBasis + carrNco;
    

    为区分模拟环和数字环,我认为下图推导中n,n-1换为 t + Δ t , t t + \Delta t,t t+Δt,t更好些
    在这里插入图片描述

    展开全文
  • 二阶锁相环环路滤波器的matla设计代码,自定义阻尼系数(默认为0.707)和噪声带宽,给出滤波器参数值。
  • 锁相环环路滤波器设计

    千次阅读 2020-12-24 23:58:29
    环路滤波器包括有源环路滤波器和无源环路滤波器,可根据所选用的锁相环芯片和压控振荡器来确定环路滤波器的形式。 环路滤波器的主要指标包含:环路带宽、锁定时间、直流增益、高频增益和阻尼系数等。其各项参数是...

    随着通信技术在各个领域的高速发展,频率合成器作为通信设备的重要组成部分,对其也提出了越来越高的设计要求,不但要能满足宽的频率范围、高的频率稳定度和准确度,而且要求其具有良好的杂散和相位噪声、快速的频率切换。

    频率合成技术是利用参考频率源来产生具有一系列离散的、高准确度、高稳定度频率信号的一项技术。锁相式频率合成器是利用锁相环(PLL)将压控振荡器(VCO)的频率锁定在某一个频率点上,由压控振荡器产生并输出所需的频率,这种方法输出频率稳定,杂散抑制好,输出频率范围宽。随着锁相环电路集成化、数字化和小型化的不断发展,已经出现了具有快锁功能的锁相环芯片,当前,锁相式频率合成技术得到了最为广泛的应用。环路滤波器是锁相环频率合成器的关键部分,是频率合成器设计中的一个最重要的环节,其参数的合理设计直接关系到频率合成器输出频率信号的杂散、相位噪声、稳定度及频率转换时间等多项指标,间接的影响通信系统的载波质量、接收性能、发射和接收信噪比、接收灵敏度及通信距离等。

    1 环路滤波器参数分析

    PLL频率合成器的基本框图如图1所示。

    环路滤波器是由电阻、电容或者还有放大器组成的线性电路,是一种低通滤波器。它的作用是滤除掉来自PLL电路中鉴相器输出电压Vd(t)中的高频成分和噪声分量,得到一个干净的控制电压Vc(t)去控制压控振荡器的频率输出。环路滤波器包括有源环路滤波器和无源环路滤波器,可根据所选用的锁相环芯片和压控振荡器来确定环路滤波器的形式。

    环路滤波器的主要指标包含:环路带宽、锁定时间、直流增益、高频增益和阻尼系数等。其各项参数是根据环路中的VCO增益、电荷泵增益以及鉴相器的分频比而设计的。

    环路参数设计中最为重要的参数是环路带宽,环路带宽与参考频率、PFD和环路LP相位噪声成正比关系,它与VCO的相位噪声、锁定时间和分辨率成反比关系。设计中进行环路带宽参数的合理选择有利于VCO的相位噪声、锁定时间、系统分辨率等多项指标的兼顾。

    环路滤波器设计中需满足的参数指标高、受到的因素多,设计过程中计算公式复杂,难度较大。ADIsim PLL 3.1仿真软件具有强大的模拟仿真功能,可利用其进行模拟仿真设计,快捷方便、准确合理的设计出稳定的环路滤波器,降低设计过程中的计算量,大大提高设计效率因而在锁相环频率合成技术中得到了广泛的应用。

    2 ADIsimPLL 3.1功能介绍

    ADIsimPLL 3.1是一款全面的PLL频率合成器设计和仿真工具,此软件具有性能优良的模拟设计能力,其设计环境是基于ADI系列锁相环芯片而设计的,因此,对ADI的锁相环芯片而言,可以充分利用ADIsim PLL 3.1的强大功能,将环路滤波器设计得尽可能完美,而对具有相似功能的频率合成器PLL芯片而言,可以对模拟仿真结果做一些必要的参数调整和修正,对环路滤波器的设计和性能提高也是很有帮助的。总之,ADIsimPLL 3.1设计仿真软件的应用领域是十分广泛的。

    ADIsimPLL 3.1设计仿真软件的主要特点有:适用频率范围可达6 GHz;具有整数分频和小数分频两种分频模式可供选择;具有多种的环路滤波器电路形式可供选择;参考频率源可根据需求选择应用;包含丰富的可供选择的PLL芯片;可仿真频率合成器输出的相位噪声及杂散指标结果;对频率转换时间可进行模拟输出;按照仿真结果模拟分析出所需电路的相关元器件参数。

    3 环路滤波器的设计应用

    实际工作中拟设计一款频率合成器,其相关技术指标要求包括:频率范围满足600~658 MHz;频率间隔为25 kHz;相位噪声满足-90dBc /Hz@10 kHz和-135 dBc/Hz@1 MHz;频率切换时间不大于2 ms。根据设计要求,参考频率源定为10 MHz温补振荡器,其频率稳定度可达6× 10-7,可满足系统所要求的频率稳定度,锁相环芯片选择ADI公司的ADF4156,该芯片具有高达6 GHz的RF输入频率,可满足输出频率范围要求,另外此芯片具有小数分频功能,可实现25 kHz的频率间隔,由于ADF4156芯片的Vp最大值为5.5 V,压控振荡器的压控灵敏度为15MHz/ V,尽可能低的压控灵敏度有利于输出相位噪声指标的提高。

    对锁相环电路及压控振荡器选定后,下面进入工作重点,即环路滤波器的设计,设计中根据选择的锁相环ADF4156,环路滤波器选三阶的无源滤波器,电路形式如图2所示。

    图2中电容器C1将来自电荷泵(ADF4156的CP脚)的脉冲转化为直流电压,但是根据对开环传递函数分析,它会引起环路的不稳定性,引入了电阻器R1和电容器C2是为了稳定环路,但同时又带来的相应的纹波干扰,电阻器R2和电容器C3能够滤除纹波干扰,同时可以滤除由鉴相频率带来的杂散分量。

    设计中环路带宽的参数确定是非常重要的,从环路噪声带宽来看,BL应该选择最小值,从环路稳定性来看,ξ(阻尼系数)越大环路越稳定。由于设计要求中对频率切换时间的要求为不小于2 ms,在环路带宽的选择上可以进行折衷,从而兼顾噪声抑制、频率切换时间和环路的稳定性。

    根据设计要求在ADIsimPLL 3.1的设计界面中需要进行各项参数的设置,首先选择PLL芯片ADF4156,进行一系列的参数配置:工作频率范围fmin=600 MHz,fmax=658 MHz;鉴相频率选择fPFD=1 MHz;设置MOD值为8,即可实现的频率间隔;设置VP=5.2 V,最高可设置5.5 V;环路滤波器电路格式选择CPP_3C;压控灵敏度KV=15 MHz/V;参考频率的输入为10 MHz(温补晶体振荡器输入);环路带宽BL设置为5 kHz。

    各项参数设置完成后选择“完成”,进行模拟仿真计算,环路滤波器的仿真结果可以清楚地显示出相位噪声曲线、频率切换时间、杂散分布以及环路增益等多项仿真结果,并生成环路滤波器各电阻器和电容器的参数值。最后,可根据工程设计的要求,对相应器件的参数值进行调整,以满足实际应用中工程设计的要求,参数调整过程中,所有仿真结果是可以实时更新的,这样有利于调整过程中对仿真结果的掌握。

    基于以上仿真参数的设置,模拟仿真出的电路原理图如图3所示。

    频率切换时间的仿真结果如图4所示。

    仿真结果显示,频率转换过程中达到下一频点稳定状态的切换时间为1.26 ms,可满足设计要求中频率切换时间不大于2 ms的要求。

    相位噪声的仿真结果如图5所示。

    模拟输出的PLL相位噪声为输出频率在628 MHz(中间频率)频率点上的相位噪声曲线,从图中可看到相位噪声分布:-105 dBc/Hz@10 kHz;1 MHz处可优于-160 dBc/Hz,能满足设计要求。

    根据仿真结果对PCB(印制电路板)中的环路滤波器进行参数配置,经过装配调试,并与控制电路进行联试及指标测试,电路正常工作,达到了设计预期目标,测试结果与仿真结果基本达到一致,满足频率输出范围600~658 MHz,最大频率切换时间可达到1.45 ms(使用仪器为安捷伦公司的信号综合测试仪E5052B),相位噪声测试结果为-103 dBc/Hz@10 kHz,-155 dBc/Hz@1 MHz(使用仪器为PN9000),杂散指标在全频段范围内可达到-75 dBc,频率稳定度可满足要求(温补晶体振荡器指标保证),频率合成器在要求的温度范围(-40~60℃)各项工作性能稳定。

    4 结语

    通过利用ADIsimPLL 3.1模拟仿真软件,进行基于ADF4156频率合成器芯片的环路滤波器的成功设计,由理论设计指导工程实际,提高了工作效率,减轻了设计过程中繁重的计算量,始终能够将设计目的和设计过程有效地结合在一起,有助于简捷快速的设计出符合要求的频率合成器的环路滤波器。举一反三,在设计过程中可广泛的应用模拟仿真软件,进行前期的理论分析指导,对实际的设计工作将有很大的帮助。

    打开APP阅读更多精彩内容

    点击阅读全文

    展开全文
  • 数字调制解调技术的matlab与fpga实现这本书,7.22章节,关于costas设计,loop环是很重的,我看到 您编写的matlab程序,还有书本介绍里都提到NCO频率字更新周期,设计里都是8个时钟周期,而实际程 序里是每2个周期...

    Q:

    杜勇老师你好:

    数字调制解调技术的matlab与fpga实现这本书,7.22章节,关于costas设计,loop环是很重的,我看到

    您编写的matlab程序,还有书本介绍里都提到NCO频率字更新周期,设计里都是8个时钟周期,而实际程

    序里是每2个周期更新一次,这里比较疑惑。下面是程序截图

     

    A:程序中 count为3位计数器,周期为8,因此是8个周期更新一次,不是2个周期更新一次。程序仅是中8个时钟周期里的第1个和第2个周期完成更新而已。

    杜勇

     

    展开全文
  • 环路滤波器(Loop Filter,简称LPF)是锁相环(PLL)的重要组成单元,它在很人程度上决定 了PLL的性能。在PLL频率综合器的设计中,为了获得稳定的VCO凋谐电压,环路滤波器起到了 维持环路稳定性、控制环路带内外噪声、...
  • 关于滤波器的设计讲的很详细.对于理解滤波器帮助很大
  • 小数分频频率合成器在测试时必须外接一个环路滤波器电路与压控振荡器才能构成一个完整的锁相环电路。其外围电路中环路滤波器的设计好坏将直接影 响到芯片的性能测试。以ADF4153小数分频频率合成器为例,研究了其外围...
  • k计数器式环路滤波器

    2020-05-06 07:57:14
    quartusII平台下用vhdl编写的k计数器式滤波器,用于数字锁相环中,充当环路滤波器的作用,可与其他模块组合使用
  • 请教两个问题,是关于《数字滤波器的MATLAB与FPGA实现》书上的: 一. P329及P330锁相环部分,公式中BL(L是下标)的值是如何确定的?   二. P333及P334部分,PD_LoopFilter程序:  if ...
  • 基于FPGA的AVS的环路滤波器的实现,刘玲芝,张刚,AVS视频标准中,自适应环路器在实现时存在许多条件运算(如滤波强度的计算、边界阈值和跳转等的计算)及其对于数据的访问比较繁琐
  • DPLL(Digital PLL)的目的是使得NCO(Numerically Controlled Oscillator, 数值控制振荡器)的输出相位锁定跟踪某个参考相位信号。本文简要介绍数字锁相环路工作原理并针对基本的DPLL模型执行matlab仿真。
  • 低相噪、低杂波数字锁相环路滤波器的设计,是设计数字锁相环滤波器的参考资料
  • 二阶锁频辅助三阶锁相环路滤波器可以稳定跟踪具有加加速度的信号源,是现代通信中非常实用的技术,本文中详细编写了单载波信号产生模块、信道噪声模块、数字正交下变频模块、鉴频鉴相模块、环路滤波器模块,...
  • 注、星标嵌入式客栈,干货及时送达[导读] 前面分享了 IIR/FIR/mean/梳状数字滤波器的具体设计实现,这几种使用起来或许觉得计算量大,相对复杂。实际工程应用中通常有必要过滤来自传...
  • 杜老师您好: 我想请教下您关于《数字滤波器的MATLAB和FPGA实现---Altera/Verilog版》一书中,第九章COSTAS环的一个问题。 在第317页式(9-8)中,Kd为环路增益,而且从式中可以得出 Kd=( Kp* Kp1* Kp2* Kl1* Kl2)/8...
  • 杜老师你好,买了你的三本书正在学习数字通信内容。在学习《锁相环技术原理及FPGA实现》时,一直有个问题困扰很久,没有寻到答案,没有办法情况下写邮件向你请教,请见谅。 书中关于NCO的相位控制增益为2*pi*fclk*...
  • 数字滤波器

    2021-06-30 02:42:59
    中文名数字滤波器应用领域语音处理、图像处理、通信、电视、雷达等种类有限长冲激相应滤波器、无限长冲激相应滤波器、结构非递归系统、递归系统数字滤波器概述语音数字滤波器对信号滤波的方法是:用数字计算机对数字...
  • 通过对定时恢复环的仿真,讨论了环路的收敛情况,比较了所设计的数字滤波器和无预滤波器环路定时抖动与信噪比、定时抖动与环路噪声带宽、误码率与信噪比的数量关系,证实所设计的数字滤波器对减少定时抖动非常...
  • 基于MATLAB的数字信号滤波器设计

    千次阅读 2021-08-31 12:01:06
    3、要求掌握IIR数字滤波器的设计原理、设计方法和设计步骤;4、学习用窗函数法设计FIR数字滤波器的原理及其设计步骤;5、了解学习GUI图形用户界面,进行实验程序的演示。二.实验内容1、录制一段个人自己的语音信号,...
  • 完整版请参考: https://mazhaoxin.github.io/2019/10/05/Brief_of_Digital_Filter/ ... 模拟电路工程师不会对基于RLC的滤波器感到陌生,但对于数字滤波器或离散时间域滤波器就没那么熟悉了。今天我想总结一下...
  • 讨论数字滤波器系统稳定性

    千次阅读 2020-11-29 22:37:19
    讨论数字滤波器系统稳定性 在数字信号处理中,系统的稳定性是一个很重要的问题,比如说在滤波器的设计中,都要求系统必须稳定,否则是无法使用的。那么,如何判断系统是否稳定呢? 从定义上说,如果输入有界,则输出...
  • 说到数字锁相环,不得不谈到常用的几种锁相环,分别是平方环、同相正交环(又称Costas环)和判决反馈环(DFPLL)。其中,平方环由于平方运算导致输出相位噪声比普通环路的噪声大;而Costas环的鉴相特性与平方环的鉴...
  • 随着数字电路技术的发展,数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点,还解决了模拟...
  • 基于FPGA设计数字滤波器流程

    千次阅读 2020-09-02 10:53:35
    因为工作需要,要在FPGA上实现FIR滤波器,研究了一段时间,记录一下思路。 主要流程如下: 1,根据使用场景,确定自己想要什么类型的...一,数字滤波器选择,参考https://www.cnblogs.com/alifpga/p/7927809.h...
  • [1] 杜勇,数字调制解调技术的MATLAB与FPGA实现[M]. 北京:电子工业出版社,2017. [2] 田耘,徐文波.无线通信FPGA设计[M] .北京:电子工业出版社,2008. [3] 杜勇,数字同步技术的MATLAB与FPGA实现[M] .北京:...
  • 1 引言 数字锁相环路已在数字通信、无线电电子学及电力系统自动...所谓全数字锁相环路(DPLL)就是环路部件全部数字化,采用数字鉴相器(DPD)、数字环路滤波器(DLF)、数控振荡器(DCO)构成的锁相环路,其组成框图见图1
  • 锁相环计算方法

    2020-12-24 23:59:49
    分频框图如下:图中PD为数字鉴相器,fo为压控振荡的输出频率(即发射频率)。由于压控振荡器输出信号的频率比较大,MC145152无法对它直接分频,必须用MC12022芯片先进行预分频获得频率较小的信号。MC12022内有64和63两...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 2,043
精华内容 817
关键字:

数字环路滤波器