精华内容
下载资源
问答
  • RTL级:贴近实际电路结构的描述,描述的细节到寄存器内容传输级别,可以精确描述电路的工作原理、执行顺序,细化到寄存器级别的结构描述也就是RTL级描述,并无绝对划分标准。 注: RTL(Register Transfer Level)...

    算法级:主要用于快速验证算法的正确性,不一定可以综合成实际电路结构


    结构级:更接近电路的实际结构,电路的层次化描述,类似于电路框图


    RTL级:贴近实际电路结构的描述,描述的细节到寄存器内容传输级别,可以精确描述电路的工作原理、执行顺序,细化到寄存器级别的结构描述也就是RTL级描述,并无绝对划分标准。

    注:

    RTL(Register Transfer Level)寄存器转换级。在这个级别下,描述各级寄存器(时序逻辑中的寄存器),以及寄存器之间的(时序逻辑中的组合逻辑)信号的是如何转换的。

    需要注意的是,RTL代码,是在画电路结构,而不是在“写代码”。RTL代码需要“画”出输入输出端口,各级寄存器,寄存器之间的组合逻辑和前三者之间的连接。对于组合逻辑,只需要软件级描述,将其功能包装在“黑匣子”中即可,无需考虑其门级结构。

    开关级:完整描述了电路的细节,最底层的电路描述,可以描述pmos/nmos

    展开全文
  • 行为级、RTL级、门级

    千次阅读 2019-04-27 14:50:04
    行为级:行为级是RTL级的上一层。最符合人类思维的描述方式。主要用于快速验证算法的正确性,不关注电路的具体结构,不一定可以综合成实际电路结构。注重算法。以直接赋值的形式进行,只关注结果。常采用大量运算,...

    行为级:行为级是RTL级的上一层。最符合人类思维的描述方式。主要用于快速验证算法的正确性,不关注电路的具体结构,不一定可以综合成实际电路结构。注重算法。以直接赋值的形式进行,只关注结果。常采用大量运算,延迟等无法综合的语句。其目的不在于综合,而在于算法。

    RTL级:使用寄存器这一级别的描述方式来描述电路的数据流方式。RTL在很大程度上是对流水线原理图的描述。接近实际电路结构的描述,可以精确描述电路的原理、执行顺序等。其目的在于可综合。

    门级:使用逻辑门这一级别来描述。RTL 中的寄存器和组合逻辑,其物理实现还是对应到具体门电路。但目前寄存器,组合逻辑等的电路结构基本稳定。一般EDA工具可以把RTL描述自动编译为门级描述。所以一般不直接使用门级编程。

    展开全文
  • 行为级和RTL级的区别

    万次阅读 2017-11-30 09:05:33
    RTL级,register transfer level,指的是用寄存器这一级别的描述方式来描述电路的数据流方式;而Behavior级指的是仅仅描述电路的功能而可以采用任何verilog语法的描述方式。鉴于这个区别,RTL级描述的目标就是可综合...
    转载自http://hi.baidu.com/renmeman/item/5bd83496e3fc816bf14215db
    
    RTL级,register transfer level,指的是用寄存器这一级别的描述方式来描述电路的数据流方式;而Behavior级指的是仅仅描述电路的功能而可以采用任何verilog语法的描述方式。鉴于这个区别,RTL级描述的目标就是可综合,而行为级描述的目标就是实现特定的功能而没有可综合的限制。
    行为级是RTL的上一层,行为级是最符合人类逻辑思维方式的描述角度,一般基于算法,用C/C++来描述。从行为级到RTL级的转换,一般都是由IC设计人员手工翻译。
    这个过程繁琐,工作量很大,特别是随着数字系统的复杂性提升,这样的纯手工"翻译"过程容易出错,且使得开发周期变长。一批高级综合工具应运而生。如Menter Graphics的高层次综合工具Catapult C Synthesis。能够将数字系统的行为级描述映射为RTL设计,并满足给定的目标限制。从层次由上到下,数字系统的设计过程为:
    Idea->行为级描述->rtl描述->门级网标->物理版图
    行为级的描述更多的是采取直接赋值的形式,只能看出结果,看不出数据流的实际处理过程。其中又大量采用算术运算,延迟等一些无法综合的语句。常常只用于验证仿真。
    RTL级的描述就会更详细一些,并且从寄存器的角度,把数据的处理过程表达出来。可以容易地被综合工具综合成电路的形式。
    行为级描述可是说是RTL的上层描述,比RTL更抽象。行为描述不关心电路的具体结构,只关注算法。
    有行为综合工具,可以直接将行为级的描述综合为RTL级的,比如Behavioral Compiler。
    在硬件设计中有一句著名的话:thinking of hardware。RTL在很大程度上是对流水线原理图的描述。哪里是组合逻辑,哪里是寄存器,设计者应该了然于胸。组合逻辑到底如何实现,取决于综合器和限制条件。
    rtl级可以理解为,可以直接给综合工具生成你要的网表的代码,而行为级则不行。比如real可以用于行为级,而不能用于rtl级!
    行为级 is for testbench for modelling.
    RTL is for synthesis
    语法块如果可以被综合到gate level,就是RTL的。否则就是behavior level的。
    同样是for语句,如果循环条件是常数,就是RTL的,如果是变量,就是behavior的。
    行为级不考虑电路的实现,不考虑综合
    RTL级描述数据在寄存器层次的流动模型。
    always 属于行为级模型,是最基本的行为模型,是可以综合的。
    综合与RTL或者行为级没有必然联系,虽然大多数行为模型不能综合
    从网上copy
    目的区别:
    行为级描述目的是加快仿真速度,做法是尽量减少一个always块中要执行的语句数量,其结果不是为了综合,只关注算法。有行为综合工具,可以直接将行为级的描述综合为RTL级的,比如Behavioral Compiler。
    形式区别:
    RTL级描述是为了综合工具能够正确的识别而编写的代码,verilog中有一个可综合的子集,不同的综合工具支持的也有所不同, RTL级的描述就会更详细一些,并且从寄存器的角度,把数据的处理过程表达出来。可以容易地被综合工具综合成电路的形式。可以采用任何verilog语法 的描述方式。鉴于这个区别,RTL级描述的目标就是可综合,
    行为级的描述更多的是采取直接赋值的形式,只能看出结果,看不出数据流的实际处理过程。其中又大量采用算术运算,延迟等一些无法综合的语句。常常只用于验证仿真。
    电路区别:
    RTL级,register transfer level,指的是用寄存器这一级别的描述方式来描述电路的数据流方式;RTL在很大程度上是对流水线原理图的描述。哪里是组合逻辑,哪里是寄存器,设计 者应该了然于胸。组合逻辑到底如何实现,取决于综合器和限制条件。RTL是晶体管传输级,描述硬件的相互联接关系,一般都可以综合;
    而Behavior级指的是仅仅描述电路的功能而在硬件设计中有一句著名的话:thinking of hardware。简单说,rtl就是用寄存器和组合逻辑组成,不能再用其他construct;behavior就是指定输入和输出之间的关系。
    混乱点: 有时感觉RTL级是行为级与数据流级的混合应用。
    乐点: 同样是for语句,如果循环条件是常数,就是RTL的,如果是变量,就是behavior的。

    展开全文
  • RTL级 门级

    千次阅读 2013-09-16 11:17:48
    RTL级和门级简单的区别在于,RTL是用硬件描述语言(Verilog 或VHDL)描述你想达到的功能,门级则是用具体的逻辑单元(依赖厂家的库)来实现你的功能,门级最终可以在半导体厂加工成实际的硬件,一句话,RTL和门级是...
    RTL级和门级简单的区别在于,RTL是用硬件描述语言(Verilog 或VHDL)描述你想达到的功能,门级则是用具体的逻辑单元(依赖厂家的库)来实现你的功能,门级最终可以在半导体厂加工成实际的硬件,一句话,RTL和门级是设计实现上的不同阶段,RTL经过逻辑综合后,就得到门级。
    

    RTL描述是可以表示为一个有限状态机,或是一个可以在一个预定的时钟周期边界上进行寄存器传输的更一般的时序状态机,通常VHDL/verilog两种语言进行描述。

    具体地说,软核为能综合的HDL描述,硬核为芯片版图,固核为门级HDL描述。 

    展开全文
  • RTL级:贴近实际电路结构的描述,描述的细节到寄存器内容传输级别,可以精确描述电路的工作原理、执行顺序,细化到寄存器级别的结构描述也就是RTL级描述,并无绝对划分标准 开关级:完整描述了电路的细节,最底层的...
  • 用VHDL作RTL级的硬件设计,用VHDL作RTL级的硬件设计,用VHDL作RTL级的硬件设计,用VHDL作RTL级的硬件设计,用VHDL作RTL级的硬件设计,用VHDL作RTL级的硬件设计,用VHDL作RTL级的硬件设计,用VHDL作RTL级的硬件设计,...
  • RTL级和行为级的区别

    2013-10-20 16:50:24
    本文主要讲解了,利用FPGA设计的流程中,RTL级同行为级的主要区别,对于更好地理解FPGA的工作原理很有帮助。
  • Verilog_RTL级语法常用概念整理 Verilog_RTL级语法常用概念整理
  • FPGA RTL级设计原则

    2021-03-02 23:18:04
    1.1 FPGA RTL级设计原则 1.1.1 本节目录 1)本节目录; 2)本节引言; 3)FPGA简介; 4)FPGA RTL级设计原则; 5)结束语。 1.1.2 本节引言 “不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累...
  • Verilog模型可以是实际电路不同级别的抽象。所谓不同的抽象级别,实际上是指同一个物理电路,可以在不同的层次上用Verilog语言来描述它,如果只从行为和...系统级、算法级和RTL级是属于行为级的,门级是属于结构级的
  • RTL级,register transfer level,指的是用寄存器这一级别的描述方式来描述电路的数据流方式;而行为级,Behavior级,指的是仅仅描述电路的功能而可以采用任何verilog语法的描述方式。鉴于这个区别,RTL级描述的目标...
  • Verilog RTL级语法常用概念整理
  • 数字集成电路RTL级低功耗设计技术,对芯片设计者来说很有用,希望可以帮到您
  • RTL级,register transfer level,指的是用寄存器这一级别的描述方式来描述电路的数据流方式;而Behavior级指的是仅仅描述电路的功能而可以采用任何verilog语法的描述方式。鉴于这个区别,RTL级描述的目标就是可综合...
  • RTL级,register transfer level,指的是用寄存器这一级别的描述方式来描述电路的数据流方式;而Behavior级指的是仅仅描述电路的功能而可以采用任何verilog语法的描述方式。鉴于这个区别,RTL级描述的目标就是可综合...
  • 二、RTL级低功耗设计   前面介绍了系统级的低功耗设计,换句话说就是在系统级降低功耗可以考虑的方面。系统级的低功耗设计,主要是由系统级设计、具有丰富经验的人员实现,虽然还轮不到我们设计,我们了解一下...
  • 【FGPA】RTL级的意思

    千次阅读 2018-03-19 16:58:12
    求科普:RTL级是什么意思 我用FPGA只知道写VERILOG,然后MODELSIM仿真,然后综合。一直看大家说RTL级,这是个什么意思,还有其他级吗?sdwsh (2012-7-27 13:26:14)register transfer leveljefby (2012-7-27 13:28:...
  • RTL级4大基本设计原则

    2021-08-05 10:22:01
    RTL级基本设计原则 1.面积和速度的平衡与互换原则 面积 (Area)和速度 (Speed) 这两个指标贯穿于 RTL 设计的始终,是衡量设计质量的终极标准。 作为矛盾的两个方面,面积和速度的地位是不一样的。相比之下,...
  • RTL级描述电路的数据流 Behavior级描述电路的功能 RTL级可以直接生成网表代码 Behavior级不可以直接生成网表代码 RTL级=寄存器+组合逻辑 Behavior就是指定输入和输出之间的关系(黑盒子) RTL级=Behavior级+数据流 ...
  • 低功耗设计之RTL级降低功耗

    千次阅读 2019-03-26 11:08:16
    实质上在大规模ASIC设计中,当RTL级设计完成的时候,整个系统至少80%的功耗就已经确定。后端流程没有办法修复微架构,而微架构和RTL代码风格对于动态和静态功耗有极大的影响。下面就说说在RTL级别可以从哪几个方面...
  • 我们前端设计人员的重点不在系统级设计上面,而是在RTL级(及综合)上面。下面我们就来介绍RTL编码与逻辑综合的低功耗设计,重点是门控时钟和操作数隔离技术。今天主要是讲解操作数和一些常见的方法;门控时钟由于...
  • 二、RTL级低功耗设计(续)   前面一篇博文我记录了操作数隔离等低功耗设计,这里就主要介绍一下使用门控时钟进行低功耗设计。  (4)门控时钟  门控时钟在我的第一篇博客中有简单的描述,这里就进行比较详细的...
  • RTL级,registertransferlevel,指的是用寄存器这一级别的描述方式来描述电路的数据流方式;而Behavior级指的是仅仅描述电路的功能而可以采用任何verilog语法的描述方式。鉴于这个区别,RTL级描述的目标就是可综合,...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 11,683
精华内容 4,673
关键字:

rtl级