精华内容
下载资源
问答
  • 数字ic设计需要学什么
    2021-10-11 10:35:34

    由于现阶段数字IC设计的方向很多,主要的有:CPU设计,GPU设计,MCU设计,音视频编解码设计,接口设计,手机芯片,整机芯片方案等等。

    每个专业设计领域需要掌握的技能不大一样,一个初级工程师想全部掌握这些技能也很难,很多时候设计工程师是沿着一个专业方向一直往下做,比如CPU,GPU设计等。

    要学习的知识也比较多,

    像你说的Verilog就是目前的主流硬件描述语言,是设计工程师必须掌握的核心,Verilog是属于编程语言方面知识,除了Verilog语言方面还有VHDL(在军工领域用的多),还有SystemVerilog(未来的趋势,SV将设计、验证和断言统一在一起),还有UPF(电源描述,是低功耗设计的核心技术)。

    另外,设计工程师还要必须学一些脚本语言,比如Shell、 Makefile、 Perl、 Python等。

    除了这些外,还有协议和架构,比如:ARM CPU架构、 AMBA 总线协议、 MIPI协议、 DDR协议、 PCI-E协议等。

    所以除了上面列的这些理论知识,重要的还要有项目经验,哪怕是IP级别的设计项目,也是很重要的,尤其是做项目积攒的debug经验。

    更多相关内容
  • 数字IC前端后端设计流程,本文档主要讲述了数字IC设计的流程,包括前端设计和后端设计的详细步骤。
  • 数字IC设计工程师要具备哪些技能

    千次阅读 多人点赞 2020-03-05 13:14:35
    本篇简单罗列了作为数字IC设计工程师的必备知识和学习建议,希望对本科高年级和研究生阶段有志从事数字IC设计的学生有所帮助。 数字集成电路基础 CMOS制造工艺 器件(二极管、场效应管) 导线 门电路 组合...

    数字IC设计工程师要具备哪些技能

    本文同步发表于:http://exasic.com/article/index.php?md=talk-01

    本篇简单罗列了作为数字IC设计工程师的必备知识和学习建议,希望对本科高年级和研究生阶段有志从事数字IC设计的学生有所帮助。

    数字集成电路基础

    • CMOS制造工艺
    • 器件(二极管、场效应管)
    • 导线
    • 门电路
      • 组合逻辑(反相器、与门、或门、异或)
      • 时序逻辑(Latch、DFF)
    • 存储器
    • FPGA
    • 可测性设计
    • 封装
    • 测试
    • 数字电路和与模拟电路的本质区别

    学习“数字集成电路基础”是一切的开始,可以说是进入数字集成电路门槛的第一步。CMOS制造工艺是我们了解芯片的第一节课,从生产过程(宏观)学习芯片是怎么来的,这一步,可以激发学习的兴趣,产生学习的动力。

    接下来,从微观角度来学习半导体器件物理,了解二极管的工作原理。进而学习场效应管的工作原理,这将是我们搭电路的积木。

    导线是什么?这是一个有趣的话题,电阻、电容、电感的相互作用,产生延时和干扰,也是数字电路要解决的重要问题。

    门电路是半定制数字集成电路的积木(Stardard Cell),所有的逻辑都将通过它们的实现。

    存储器及其控制器,本质上属于数模混合电路。但由于计算机等复杂系统中存储器的日新月异,存储器的控制器由逻辑层(数字)和物理层(模拟)一起实现。

    FPGA是可编程门阵列,就是提前生产好的ASIC芯片,可以改配置文件,来实现不同的功能。常常用于芯片Tapeout前的功能验证,或者用于基于FPGA的系统产品(非ASIC实现方案,快速推向市场)。

    可测试性设计(即Design For Test),通常用来检测和调试生产过程中的良率问题。封装和测试是芯片交给客户的最后一步。似乎这些与狭义的数字电路设计不相关,但这恰恰公司降低成本的秘诀。

    最后,还需要了解数字电路与模拟电路的本质区别,这将会帮助我们融汇贯通所学的知识。

    设计基础

    • 数字IC设计流程
    • 组合逻辑(布尔代数、卡诺图化简、竞争与冒险)
    • 时序逻辑(FSM)
    • 可综合设计
    • 功能仿真
    • 时序分析

    了解了数字集成电路基础后,我们再进入到具体的设计阶段。

    首先,我们很有必要了解数字IC的设计流程,包括前端和后端。这会给我们一个概念,我们设计的电路是如何变成芯片(GDS)的。在变为芯片(GDS)的过程中,我们的主要工作处于流程中的哪个位置。输入是什么,产出是什么。

    组合逻辑和时序逻辑是数字电路的两大类型,掌握基本的设计方法不可少。

    我们设计的电路(写的代码)是如何变成门电路的,这是逻辑综合要覆盖的内容。其中,可综合设计或者叫针对综合再优化设计,是做好做优电路的重要部分。

    功能仿真也是设计的一个关键步骤,通过功能仿真发现bug。目前功能仿真形成了一整套的方法学,叫作验证方法学。对于设计人员,也需要掌握基本的验证方法。

    时序分析是评判由于电路的延时能否正常工作的重要方法。这也是设计中一个重要步骤,离开的时序谈逻辑,只是空谈。常常为了提升芯片性能,需要从前端架构上进行改进。

    设计实例

    基础
    • 运算器(加法、减法)
    • 编码器、译码器
    • 串并转换
    • 序列检测
    进阶
    • CPU核设计(8086、ARM)
    • 总线(Intel、AMBA)
    • 外围功能IP(SPI、IIC)
    • 存储器接口(ROM、RAM、FLASH)
    • 通信、图像、视频等领域的功能模块设计

    掌握了数字集成电路基础和基本设计方法后,实战是提升能力的关键。实战就是写代码。这里列举了一些基础和进阶例子。根据自己的兴趣和主研方向,多写,多尝试。这非常重要。

    编程语言与EDA

    • 设计的步骤(工具)和分工
    • verilog可综合子集
    • verilog代码风格

    最后,我们再来看看编程语言,设计常用的编程语言不外乎Verilog和VHDL。我们在这里强调一点,编程语言不等同于数字电路设计,编程语言仅仅是快捷设计的工具。学数字集成电路设计远远不止学Verilog。这是很多跨行做数字电路设计的误解。

    做数字设计的第一步是什么?是理解需求,写SPEC(设计规范文档)。第二步是什么?是分解功能,画框图。第三步是什么?是定义各模块的接口和交互方式。第四步是什么?是定义模块内部的工作方式,状态机,时序图。最后才是写代码。

    其实,“最后写代码”还不准确。因为容易造成写代码是最后一步的错觉。写完代码后,还需要模块级仿真,还需要考虑综合是否会面积太大,时序会不会太紧。

    这就结束了吗?其实还没有,电路的功耗考虑了吗?是的,低功能设计能力常常成为区分一般和优势设计人员的标准之一。

    Verilog编程语言包括了可综合部分和验证部分。对于初学者要时刻记在心里。好的代码风格和规范可以减少决大部分的bug。需要从一开始就养成好的编码习惯。

    EDA是工具,是辅助设计、提升效率的帮手。对于我们学生朋友应该多用、逐渐熟练起来。但也不能依赖工具。不是有句话吗,尽信书不如无书。一样的道理,EDA工具也不是多智能的,需要人来主导。

    展开全文
  • 数字IC设计】001. IC设计基础

    千次阅读 2022-02-13 16:08:38
    集成电路(Integrated Circuit,IC)又称芯片,是现代信息社会的基石,它承载了信息时代的灵魂,是现代技术发展的精华结晶,所有现代的电子设备都必须依赖于芯片才能发挥出完全功效。集成电路现在已经演变为一个完整...

    1.1 集成电路设计基础(IC设计)

    集成电路(Integrated Circuit,IC)又称芯片,是现代信息社会的基石,它承载了信息时代的灵魂,是现代技术发展的精华结晶,所有现代的电子设备都必须依赖于芯片才能发挥出完全功效。集成电路现在已经演变为一个完整且独立的设备形态,单个芯片就可以完成一个传统的设备系统功能,达到真正的System on Chip(SoC)。现在任何一部智能手机的处理器芯片的处理能力就远超80年代的大型计算机了,同时,芯片也在朝着各个应用领域和应用场景演进,例如可穿戴式芯片,微机械芯片等。
    一个典型的集成电路芯片,集成了大量的功能部件,包括模拟电路、数字电路以及CPU。数字电路主要用于数字信号的处理,模拟电路主要是由电容、电阻、晶体管等组成的,用于模拟信号的处理,主要包括射频电路(RF)、功率放大器(PA与LNA)、锁相环(PLL)、模拟滤波器、电源管理等。
    对于单一功能的电路而言,采用纯粹的硬件逻辑设计方案基本能够满足应用需求。但对于通信系统或者移动互联网应用而言,芯片的功能需求时刻变化,应对的客户群体也形形色色,如果采用纯粹的硬件逻辑,必然使应用市场极为狭窄,因此复杂的系统级芯片必须SoC化或者软件化。
    SoC化的优点很明显,对于同样的芯片,通过加载不同的应用软件,实现不同的功能定义,实现单一的芯片的通用化,从而达到单片成本最小化。因此在后续的设计中,需要熟悉如何将一个单纯的逻辑电路改造为能够支持各种软件定义的功能器件,实现芯片功能覆盖的软件化。

    1.1.1 硬件与软件的优缺点对比

    1. 硬件的优点:
      (1)吞吐率高、全并行化处理,相对于软件可以实现10~100倍的性能提升;
      (2)相对于CPU/DSP设计而言,复杂度较低,整体规划简单;
      (3)软件设计相对于简单,而且代码精简;
    2. 硬件的缺点:
      (1)成本较高,需要额外的硬件资源,芯片面积相对较大,此外还有大量IP使用费用;
      (2)研发时间很长,从概念原型到RTL编写验证至少6个月;
      (3)一次成功率较低,通常需要多次迭代验证才能正常工作;
    3. 软件的优点:
      (1)成本较低,可以随时添加功能,而且不会随着芯片量产而发生变化;
      (2)调试简单,无须考虑时序收敛,功耗控制相对容易;
    4. 软件的缺点:
      (1)相对于硬件实现而言,性能较差;
      (2)算法实现对CPU/DSP的处理速度、存储容量有较高要求;
      (3)由于软件开发的不确定性因素很多,所以芯片上市后,还需要发布大量的补丁版本;

    1.1.2 集成电路设计中的分工层次

    IC设计通常包含多个方向,包括算法设计、系统架构、数字电路设计(数字前端)、模拟电路设计、版图设计、测试验证、数字后端与DFT(Design For Test)、芯片生产测试设计(DFM设计)、芯片固件与软件设计、电路板与应用原型开发等,只有将这些完整的组合在一起,才能设计出一个完善的、具有一定竞争力、能被市场接受的芯片。下图为芯片分工层次图。
    在这里插入图片描述
    根据不同的方向,对应着不同的工程师,主要可以分为系统架构设计工程师、算法设计工程师、电路设计工程师(数字前端设计工程师和模拟电路设计工程师)、芯片验证工程师、量产测试工程师、固件与软件工程师。

    1. 系统架构设计工程师
      系统架构设计工程师的设计重点是保证IC芯片的整体架构合理,各个基本单元模块功能均衡、不存在设计短板,而且芯片在可控性、可验证性、可测试性以及前后芯片产品的可维护性和延续性上具备卓越的性能。系统架构是整个IC设计中最基础的工作,产品是否满足市场和客户需求、上市时间是否领先竞争对手、功能是否有竞争力、解决方案的成本和芯片良率是否可控,都取决于系统构架。
    2. 算法设计工程师
      算法设计工程师的设计重点是保证IC芯片能够完成特定功能,且设计的算法具备可实施性。算法工程师能够决定芯片的性能和大部分的成本,同时也是系统构架和电路设计的中间桥梁。
    3. 电路设计工程师
      电路设计工程师设计的重点在于将算法精确地用电路实现,同时兼顾功耗、成本和电路可测试性,此外还需要独立设计模块控制电路、各种电路胶粘逻辑、时钟系统、复位系统以及全局控制逻辑。
    4. 测试验证工程师
      测试验证工程的工作重点在于根据设计规范(Spec)和设计需求,对电路进行测试验证,验证工作通常包含白盒测试与黑盒测试,往往需要引入很多的测试方法学(UVM)和测试手段,例如SVA等,此外还需要多个团队对同一款芯片做全方位的验证。
    5. 固件与软件工程师
      固件与软件工程师的工作重点在于配合电路设计工程师将整个IC芯片运行起来,充分挖掘芯片的功能潜力,并提供各种扩展创意。在当前的IC设计领域,固件与软件的开发工作量已经占据整个芯片开发的60%以上,而且还在持续增加,出现这种情况的原因在于单纯的电路逻辑无法应对灵活多变的市场需求,必须通过随时可变的软件进行应对。例如现在的LTE终端芯片,除射频信号处理外,所有的基带(baseband)都是可控和可编程的,而协议处理则基本交给多核CPU或DSP进行。现在很多领先的无线通信芯片设计公司,对软件设计的划分更加详细,包括软件平台(操作系统、设备驱动)、物理层协议软件、MAC协议处理、高层协议栈以及应用软件等。因此,对于芯片设计而言,软件就是整个芯片的灵魂,对于任何一款智能芯片的开发,首先应当想到的是如何灵活配置,并引入适当的软件支持。
      所以,我们不仅仅要会数字IC设计的能力,如果有时间精力那么还需要去掌握系统设计、算法、验证、软件等基础知识。

    1.1.3 IC设计流程

    IC设计的主要流程可以通过下图来描述:
    在这里插入图片描述
    基于HDL的设计流程,主要包含系统架构设计、软件结构设计和ASIC硬件设计三大部分。在芯片设计时,必须了解整个系统的应用场景,定义出合理的芯片架构,使得软硬件结合达到系统最佳工作状态。此外,需要建立起以IP复用或更大的平台复用为基础的观念,在整个流程中既要以IP复用为基础,又要将当前设计作为下一轮设计的IP和基础平台。基于HDL的设计流程如下:

    1. 系统需求指定
      系统设计主要是从需求确认开始,包含系统基本输入和输出及基本算法需求,以及系统要求的功能、性能、功耗、成本和开发时间等。通常会将用户的需求转换为用于设计的技术文档,并初步确定系统的设计流程。这个阶段是整个芯片项目开发中最重要的阶段,各类设计框架、验证模型均需要此阶段完成。
    2. 高级算法建模与仿真
      设计者将使用高级语言创建整个系统的高级算法模型和仿真模型。有了高级算法模型便可以得到软硬件协同仿真所需的可执行的说明文档,此类文档会随着设计进程的深入而不断地完善和细化。
    3. 软硬件划分过程
      设计者通过软硬件划分来决定哪些功能应该由硬件完成,哪些功能应该由软件来完成。此外,该步骤还涉及软硬件顶层设计与内部基本模块的划分。对于硬件而言,需要确定整体实现框架,包括全局模块设定(时钟、复位、功耗控制等)、主控模块实现方案、数据流(Data Flow)分解方案及接口时序、总线或数据交换接口设计、调试接口以及验证接口。硬件框架确定后,建立各种适合软硬件交互的验证环境。对于软件而言,则是在硬件框架基础上确定软件框架,包括确定HAL(硬件抽象层)、设计驱动与软件平台,底层软件、高层软件、应用软件及测试软件的层次划分以及相互调用接口。此外,软件还需要设计整体的自动测试框架。如果芯片开发者追求高效的软硬件结合,还应当根据敏捷开发的要求,设计以面向测试为中心的软硬件框架。
      软硬件划分以及内部框架的确认是一个需要反复评估、修改直至满足系统需求的过程。
    4. 软硬件同步设计
      由于软硬件的分工已明确,芯片的架构及软件的接口也已定义,接下来便可以进行软硬件的同步设计了。其中硬件设计包括RTL设计和集成、综合、布局布线及最后的流片。软件设计则包括算法优化、应用开发,以及操作系统、接口驱动和应用软件的开发。

    1.1.4 IC硬件设计流程

    从HDL设计到最终版图实现的设计流程如下图所示,基本上每个步骤都会用到某款EDA工具,这里最核心的设计源头还是硬件设计定义说明、模块设计(RTL代码变换)与IP复用。
    在这里插入图片描述

    1. 硬件设计定义说明(Hardware Design Specification)
      硬件设计定义说明用于描述芯片总体结构、规格参数、模块划分、使用的总线以及各个模块的详细定义等。
    2. 模块设计与IP复用
      对于需要重新设计的模块进行设计,对于可复用的IP核可根据总线接口标准做一定的修改。
    3. 顶层模块集成
      顶层模块集成是将各个不同的功能模块(包括新设计的与复用的)整合在一起,形成一个完整的设计。设计的重点包括时钟模块、复位模块、功率控制等全局信号和各种顶层IP集成。对于ASIC 而言,还需要考虑IO PAD配置。
    4. 布局前仿真(Pre-layout Simulation)
      布局前仿真也叫RTL级仿真,通常通过HDL仿真器验证电路逻辑功能是否有效。通常在ASIC中采用的是Synopsys的VCS来进行验证。
    5. 逻辑综合(Logic Synthesis)
      逻辑综合主要采用EDA工具把硬件描述语言设计的电路自动转换成特定工艺下的网表,也就是将RTL级的HDL代码通过编译与优化产生符合约束条件的焖鸡网表。这个阶段会输出逻辑综合网表和时序信息,用户可以进行初步的时序仿真,并找出可能存在的逻辑时序问题。
    6. 版图布局规划(Floorplan)
      版图布局规划完成的任务是确定设计中各个模块在版图上的位置,主要包括:
      (1)I/O 规划:确定I/O的位置,定义电源和接地口的位置;
      (2)模块放置:定义各种物理的组、区域或模块,对宏单元进行预放置;
      (3)供电设计:设计整个版图的供电网络,基于电压降(IR Drop)和电迁移进行拓扑优化。
    7. 功耗分析(Power Analysis)
      在版图布局规划后,需要对电源网络进行功耗分析,确定电源引脚的位置和电源线宽度。在完成布局布线后,需要对整个版图的布局进行动态功耗分析和静态功耗分析。除了对版图进行功耗分析以外,还应通过仿真工具快速计算动态功耗,找出主要的功耗模块或单元,并返回到模块设计阶段进行优化。可以常用Spyglass工具。
    8. 单元布局和优化
      单元布局和优化主要定义了每个标准单元的摆放位置并根据摆放的位置进行优化。
    9. 静态时序分析(Static Timing Analysis - STA)
      STA是一种静态验证方法,通过对所提取电路中所有路径上的延迟等信息的分析,计算出信号在时序路径上的延迟,找出违背时序约束的错误,如检查建立时间和保持时间是否满足要求。通常采用Primetime工具。
    10. 形式验证(Formal Verification)
      形式验证也是一种静态验证方法,在整个设计流程中会多次引入形式验证以比较RTL代码之间、门级网表与RTL代码之间,以及门级网表之间在修改之前与修改之后功能的一致性。常用工具有Formality,Conformal以及Spyglass。
    11. 可测试性电路插入(Design for Test - DFT)
      可测试性设计是SOC设计中的重要一步,对于逻辑电路采用扫描链的可测试结构,对于芯片的输入/输出端口采用边界扫描的可测试结构。基本思想是通过插入扫描链,增加电路内部节点的可控性和可观测性,以达到提高测试效率的目的。一般在逻辑综合或者物理综合后进行扫描电路的插入和优化。
    12. 时钟书综合(Clock Tree Synthesis)
      SoC设计方法强调同步电路的设计,构建芯片内部全局或局部平衡的时钟链的过程称为时钟树综合。分布在芯片内部的寄存器和时钟的驱动电路构成了一种树状结构,这种结构称为时钟树,时钟树综合是在布线设计之前进行的。
    13. 布线设计(Routing)
      这一阶段完成所有节点的连接,类似于在电路PCB设计时,将各个元器件的连线在PCB上摆放好。
    14. 寄生参数提取(Parasitic Extraction)
      通过提取版图上内部互连所产生的寄生电阻和电容值,进而得到版图实现后的真实时序信息,这些寄生电路信息将用于进行静态时序分析和后仿真。
    15. 布局后仿真(Post-layout Simulation)
      布局后仿真也叫门级仿真、时序仿真、带反标的仿真,需要利用在布局布线后获得的精确延迟参数和网表进行仿真,验证网表的功能和时序是否正确。布局后仿真一般使用标准延时(Standard Delay Format- SDF)文件来输入延时信息。
    16. ECO修改
      ECO修改是工程修改命令的意思,这一步实际上是正常设计流程的一个例外,当在设计的最后阶段发现个别路径有时序问题或者逻辑错误时,有必要通过ECO对设计的局部进行小范围的修改和重新布线,而不影响芯片其余部分的布局布线。
    17. 物理验证
      物理验证是对版图的设计规则检查(Design Rule Check - DRC)及逻辑图网表和版图网表比较(Layout Vs. Schematic - LVS)。
    18. DRC用以保证制造良率
      LVS用以确认电路版图网表结构是否与原始原理图一致。
    展开全文
  • 数字IC设计要求

    2021-07-04 09:34:19
    (1)精通数字电路设计 (2)熟悉Verilog或VHDL,大部分要求Verilog 进阶要求:(部分公司要求其中一项或多项,会最好,有的不会也不要紧) 1.熟悉异步电路设计 2.熟悉FIFO的设计 3.熟悉UNIX系统及其工具的使用 4....

    基本要求(共性要求,基本所有公司都会要求):

    1.学历:大部分公司要求硕士以上,少数公司要求本科以上

    2.专业:微电子/电子/集成电路/自动化/通信等相关专业,基本没太大限定,很多公司直接就没写专业要求

    3.基本技能要求

    (1)精通数字电路设计

    (2)熟悉Verilog或VHDL,大部分要求Verilog

    进阶要求:(部分公司要求其中一项或多项,会最好,有的不会也不要紧)

    1.熟悉异步电路设计

    2.熟悉FIFO的设计

    3.熟悉UNIX系统及其工具的使用

    4.熟悉脚本语言Perl、Shell、Tcl等

    5.熟悉C/C++语言、SystemVerilog、Matlab等

    6.熟悉DC、VCS、Verdi、LEC、PT、Spyglass等工具的使用

    7.有流片经验,有ECO经验

    8.有FPGA验证经验

    9.熟悉CMOS电路原理

    可选要求(差异化要求,一般只要求其中一项)

    1.熟悉数字信号处理算法、通信算法、图像算法、人工智能算法等中的一种或多种

    2.熟悉计算机体系结构、熟悉通用MCU/SOC设计流程

    3.熟悉各种总线协议、接口协议等

    4.有相关芯片设计经验优先

    展开全文
  • 包含典型电路源码,SPI,I2C,clk_div,等等。方便verilog初学者学习
  • 随着科学研究与技术开发市场化,采用传统电子设计手段在较短时间内完成复杂电子系统设计,已经越来越难完成了。...本文介绍了EDA技术主要特点和功能,并对将EDA技术引入到数字电路设计工作方案进行了探讨。
  • 有两点很重要1、微电子专业在硕士阶段都哪些课程,其中哪些与数字IC前端设计(后端)相同的知识点,将这部分知识进行重点关注学习? 2、了解数字IC前端设计数字IC后端)都需要学哪些知识,其中哪些是在硕士阶段...
  • Linux EDA虚拟机 - 个人学习IC设计.rar Perl语言在芯片设计中的应用.rar SoC芯片设计技能专题.rar SystemVerilog Assertion断言理论与实践.rar SystemVerilog_Assertions_应用指南-源代码.rar uvm-1.2.rar VCS_labs....
  • 数字IC设计VHDL编程

    2018-07-02 21:17:12
    名校数字电路设计编程语言VHDL,初级课程PPT,学习完课程可以达到入门级别
  • 数字ic设计自学ing

    2022-06-01 17:04:02
    绝对零基础开始┭┮﹏┭┮1、基础准备前期基础准备参考《数字后端学习ing》中1-5数字ic后端学习ing2、学习芯片开发所需要的环境Linux环境EDA工具:3、Verilog以下划分,根据自己目前学习的感觉划分的, 仅作参考初级...
  • 数字IC设计流程总结

    千次阅读 2022-03-22 22:58:48
    首先下面这张图是笔者总结的数字IC设计流程图。从设计需求到Tape-Out。下面会详细说明这张图的内容,后续也会持续修改更正。 设计需求 首先是需求设计,一般的设计无非就是两个来源,一个是新的项目,需求来自市场...
  • 数字ic后端学习ing

    千次阅读 多人点赞 2021-06-05 14:16:19
    1、了解数字ic设计全流程(√) 2、数字电子技术基础(学习ing) 目前在看mooc上东南大学的数字电子基础,在复习中 (知乎推荐闫石老师的《数字电子技术基础》,回头看看) 3、学习Verilog、System Verilog(还...
  • 数字IC设计入门方法与资料大全

    万次阅读 多人点赞 2020-08-30 14:24:57
    文章目录 文章目录0. 前言 如果正准备入行数字芯片设计行业可以看看下几篇行业入门介绍的文章,因水平有限,文中难免存在疏漏、错误之处,与最新技术脱节之处必定不少,敬请细心的读者不吝指教。...数字IC设计入门篇
  • 首先数字IC设计自学还是比较困难的,数字IC设计,是不存在速成的。 曾经有同学发现自己两三个月完了几本书,最终也只是纸上谈兵。大多企业连面试资格都不会给,即使有一个面试机会也是费尽力气争取来的。面试中...
  • 作为芯片被缔造的初始关键环节,数字前端设计岗位也备受关注。数字前端设计工程师从小白到资深的路,应该如何走? 一、小白阶段 首先,是小白阶段。 处于入门阶段的你,刚刚接触IC行业,需要不断汲取知识,建立起...
  • 在这里整理了数字IC后端的经典必读书籍,由于市面上的书籍种类纷繁复杂,这里只推荐6本,如果需要,建议知识类的书大家还是购买正版。1.《数字集成电路物理设计》 本书是国内第一本全面、完整介绍当今数字集成电路...
  • 数字IC设计SOC入门进阶

    千次阅读 2022-04-09 16:18:15
    此时,恰逢数字IC设计岗位兴起,也顺利获得转岗offer,这也注定了未来几十年北漂的辛苦生活。 仅以此文记录自己的学习成长,希望自己不断提升专业技能,也为其他读者提供参考借鉴。愿中国IC设计和制造在未来不断...
  • 我的数字IC学习路线

    万次阅读 多人点赞 2020-03-28 20:08:06
    文章目录引言1、准备入门IC的全局观念系列1.1 [准备入门IC的全局观念系列-上](https://blog.csdn.net/ciscomonkey/article/details/103717582)1.2 [准备入门IC的全局观念系列-中]...
  • 从其他方向转数字IC设计!! 数字IC这个领域很深很难,但找份工作极其简单! 非科班出身,射频与无线通信方向,主要利用FPGA做一些射频前端系带信号的调制解调和算法应用! 从一个非IC科班出身的角度介绍学习IC,其实...
  •  “以65纳米工艺技术为目标是当前半导体设计的潮流,”GUC公司总裁兼首席运行官(COO)Jim Lai表示,“成功达到目标需要紧密集成的设计环境和自动化的低功耗设计方法。GUC具有先进工艺设计的全面专门技巧,采用了...
  • 数字IC设计流程

    千次阅读 多人点赞 2020-06-25 13:53:36
    这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题,有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个...如果你想学习如何使用Mar
  • 驱动是什么意思? 5. 可综合电路 。 与代码块等是否可综合 6. 伪路径 数字电路相关问题 1. 亚稳态的产生: 2. STA(静态时序分析) 3. 建立保持时间与恢复去除时间 4. 毛刺的产生 5.1 竞争冒险的产生 5.2 ...
  • 数字ic设计_总结复习

    2021-09-13 15:41:08
    时序约束4.FPGA 和CPLD的区别5.IC设计:从前端走向后端6.上拉电阻7.为什么在标准INV单元里PMOS管的宽长比大于NMOS?8.Cache与堆栈9.分支延迟槽10.静态功耗与动态功耗二、数字电路基础1.竞争与冒险2.Moore、Meeley ...
  • 数字 IC 设计流程.docx

    2019-10-11 11:53:57
    文档讲述了数字集成电路的设计流程,包括前端设计和后端应用,同时包含了常用的软件应用。
  • 数字设计处于数字IC设计流程的前端,属于数字IC设计类岗位的一种。随着芯片规模不断加大,在IC设计过程中,设计的复杂度也进一步加大,需要用到的岗位人数也越来越多。 数字设计主要分成几种层次的设计:IP level, ...
  • 数字IC设计和验证理论

    千次阅读 2019-12-06 22:33:55
    1. 数字IC设计 同步设计是数字设计的主流 同步设计可看作是组合逻辑和时序单元的组成 数字部分: (1)数据通路:乘法器、加法器、FIR等运算结构 (2)控制部分:控制管理数据流通的逻辑 芯片内部的连线非常...
  • 数字IC设计入门(8)初识数字芯片设计前端

    千次阅读 多人点赞 2020-08-16 20:11:00
    前端做什么工作 ...前端设计需要掌握的最基本技能就是实现编码,但编码不是数字前端设计的全部,它只是前端设计过程中的部分工作。下面编写一个MUX逻辑,MUX的行为可以描述为:只要信号a或b或sel发生变化..
  • 对于在校生或刚学习数字IC/FPGA设计的小伙伴来说,通常迷惑于一个问题:这个方向需要...数字IC设计专业知识 -->进阶知识、技能的顺序学习。 A:电子工程师(Electronics Engineer)基础知识 1:电路分析,数字电路基

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 14,209
精华内容 5,683
关键字:

数字ic设计需要学什么