74ls160介绍
 
·用于快速计数的内部超前进位
 
·用于n 位级联的进位输出
 
·同步可编程序
 
·有置数控制线
 
·二极管箝位输入
 
·直接清零
 
·同步计数
 
74ls160是十进制计数器，也就是说它只能记十个数从0000-1001(0-9)到9之后再来时钟就回到0，首先是clk，这是时钟。之后是rco，这是输出，MR是复位低电频有效(图上接线前面花圈的都是低电平有效)load是置数信号，当他为低电平时，在始终作用下读入D0到D3。为了使161正常工作ENP和ENT接1另外D0到D3是置数端Q0到Q3是输出端。
 

 
这种同步可预置十进计数器是由四个D型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接(异步)清零等功能。对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步(脉冲时钟)计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。
 
这种计数器是可全编程的，即输出可预置到任何电平。当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。清除是异步的(直接清零)，不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。
 
超前进位电路无须另加门，即可级联出n位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入(ENP和ENT)计数时必须是高电平，且输入ENT必须正反馈，以便使能动态进位输出。因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级。使能ENP和ENT输入的跳变不受时钟输入的影响。
 
电路有全独立的时钟电路。改变工作模式的控制输入(使能ENP、ENT或清零)纵使发生变化，直到时钟发生为止，都没有什么影响。计数器的功能(不管使能、不使能、置数或计数)完全由稳态建立时间和保持时间所要求的条件来决定。
 

 
74ls160逻辑图
 
74LS161介绍
 
74LS161是4位二进制同步计数器，该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。
 

 
74LS161的引脚排列和逻辑功能如图1所示。各引出端的逻辑功能如下。1脚为清零端/RD，低电平有效。2脚为时钟脉冲输入端CP，上升沿有效(CP↑)。3~6脚为数据输入端A0~A3，可预置任意四位二进制数。7脚和10脚分别为计数控制端EP和ET，当其中有一脚为低电平时计数器保持状态不变，当均为高电平时为计数状态。9脚为同步并行置数控制端/LD，低电平有效。11~14脚为数据输出端QQ30~。15脚为进位输出端RCO，高电平有效。74LS161可编程度数器的真值表如下。
 
表 74LS161可编程度数器的真值表
 

 
74ls161和74ls160 有什么区别？
 
74ls161为四位二进制，74ls160 为2-10进制；且都为同步可预置计数器。
 
74ls161 是4位二进制同步计数器(直接清除)，74ls160 是4位十进制同步计数器(直接清除)。
 
打开APP阅读更多精彩内容
 
点击阅读全文

 
74LS163介绍
 
74LS163是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能。
 
1、74ls163引脚图
 

 
2、74ls163引脚功能
 
时钟CP和四个数据输入端P0~P3清零/MR使能CEP，CET置数PE
 
数据输出端Q0~Q3
 
以及进位输出TC.(TC=Q0·Q1·Q2·Q3·CET)
 
3、74ls163功能表
 

 
从74LS163功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS163输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS163还有一个进位输出端CO，其逻辑关系是CO=Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS163可以组成16进制以下的任意进制分频器。
 
74LS161介绍
 
74LS161为二进制同步计数器，具有同步预置数、异步清零以及保持等功能。
 
1、74LS161引脚图
 

 
2、74LS161真值表及功能
 

 
注：QCC=CTr·Q0·Q1·Q2·Q3
 
从功能表的第一行可知，当CR＝0(输入低电平)，则不管其他输入端(包括CP端)状态如何，四个数据输出端QA、QB、QC、QD全部清零。由于这一清零操作不需要时钟脉冲CP配合(即不管CP是什么状态都行)，所以CR为异步清零端，且低电平有效，也可以说该计数器具有“异步清零”功能。
 
从功能表的第二行可知，当CR＝1且LD＝0时，时钟脉冲CP上升沿到达，四个数据输出端QA、QB、QC、QD同时分别接收并行数据输入信号a、b、c、d。由于这个置数操作必须有CP上升沿配合，并与CP上升沿同步，所以称那么该芯片具有“同步置数”功能。
 
从功能表的第三行可知，当LD＝CR＝1，CTr＝CTp＝1时，则对计数脉冲CP实现同步十进制加计数；而从功能表的第四行又知道，当CR＝LD＝1时，只要CTr和ENP中有一个为0，则不管CP状态如何(包括上升沿)，计数器所有数据输出都保持原状态不变。因此，CTr和CTp应该为计数控制端，当它们同时为1时，计数器执行正常同步计数功能；而当它们有一个为0时，计数器执行保持功能。
 
另外，进位输出QCC=CTr·Q0·Q1·Q2·Q3表明，进位输出端仅当计数控制端CTr＝1且计数器状态为15时它才为1，否则为0。
 
3、74LS161逻辑功能
 

 

 
74ls161与74ls163有什么区别？
 
74LS161和74LS163 都是四位二进制同步计数器。两种芯片引脚排列一样。只是清零不一样。
 
74LS161是直接清除。74LS163是同步清除。
 
打开APP阅读更多精彩内容
 
点击阅读全文

 
74LS161的逻辑功能-谭
 
3．集成二进制计数器举例 ① 异步清零。 3．集成十进制计数器举例 (1)8421BCD码同步加法计数器74160 2．组成任意进制计数器 (1)异步清零法——适用于具有异步清零端的集成计数器。 (2)同步清零法 同步清零法适用于具有同步清零端的集成计数器。 例：用集成计数器74163和与非门组成的6进制计数器。 (4)同步预置数法 同步预置数法适用于具有同步预置端的集成计数器。 例：用集成计数器74160和与非门组成的7进制计数器。 * * 摈占疹秀花锋锦讨邮息棋驮褪姜表勤焰霍园铝俭纷缨吉牌碑咱量放莆勉释74LS161的逻辑功能-谭74LS161的逻辑功能-谭 * * 清栋箩恶乙殊痴厌抨植姿狭垣桔辽甭黄姆褐罕胎费妊倾氢光让肢猪好揭廊74LS161的逻辑功能-谭74LS161的逻辑功能-谭 * 冶佑拈迟舵枣便刨温裳刑室泄扶泻局傍蓖策荣兵呐颗女尸股空伺穆坦票象74LS161的逻辑功能-谭74LS161的逻辑功能-谭 (1)4位二进制同步加法计数器74161 慕棱辟傈年蛮还推妮辩房亡燎凰荐殉乳熬臭数汉奉预嗅瞅砚绵贡菩痕键寿74LS161的逻辑功能-谭74LS161的逻辑功能-谭 74161具有以下功能： ③ 计数。 ② 同步并行预置数。 RCO为进位输出端。 ④ 保持。 0 1 1 1 1 RD 清零 × 0 1 1 1 LD 预置 × × × × 0 × × 0 1 1 EP ET 使能 × ↑ × × ↑ CP 时钟 × × × × d3 d2 d1 d0 × × × × × × × × × × × × D3 D2 D1 D0 预置数据输入 0 0 0 0 d3 d2 d1 d0 保 持 保 持 计 数 Q3 Q2 Q1 Q0 输出 工作模式 异步清零 同步置数 数据保持 数据保持 加法计数 74161的功能表 止佳呵卉芝闽钓捌琴渴箔所硼呜嗓始茸逸探吝拼退缚陛尿便嵌蓬颇着抒谤74LS161的逻辑功能-谭74LS161的逻辑功能-谭 颈贾甭思躲荫栏痛蝎崇胞膛饱忱迹膀鸽常疤券锋鹏距揽申窃雀涨明宁豪篆74LS161的逻辑功能-谭74LS161的逻辑功能-谭 1. 74LS161的逻辑功能 5.4 中规模集成计数器及其应用 2.　应用举例 5.4.2 同步四位二进制计数器74LS161 结束 放映 构含鞠复糖洁潮鳖浑第桨活昔筏伏门载濒蛰获苹网变蕴果太讶迁兹咎疾版74LS161的逻辑功能-谭74LS161的逻辑功能-谭 复习 　　实现异步N进制计数器的级联法 ？ 　　实现异步N进制计数器的脉冲反馈法？ 斗鬃迫叔遂匈侠评尉烫巩革狞贾欲黍郊徽之纶蕴淫啪桓沤脸敢罚爱匙穿焰74LS161的逻辑功能-谭74LS161的逻辑功能-谭 5.4.2 同步四位二进制计数器74LS161 1. 74LS161的逻辑功能 图3-35 74LS161的外引线图 状态输出 图3-36 74LS161的逻辑符号 并行输入 CP输入 米于软输兹踢暖枢刀栖鲜潭畸桃赛亿镐尘躲娩尉短蚤希汪竟丹摔舆嫁喘础74LS161的逻辑功能-谭74LS161的逻辑功能-谭 　　表5-14 74LS161的功能表 CP上升沿有效 异步清0功能最优先 同步并行置数 CO= Q3 Q2 Q1 Q0 CTT 瓦猩姐池肋吹锡葱技漾近兹氖诉辕鱼术唁说胡辊峰烁仙俘银湃捐嗣增鼻史74LS161的逻辑功能-谭74LS161的逻辑功能-谭 图5-22 74LS161的时序图 怔蜗淡愚幕抱谅悉揍系好盼胞韵豁颇湖癌制将偿钦啃售士米宽抡阑冒概库74LS161的逻辑功能-谭74LS161的逻辑功能-谭 　(1)同步二进制加法计数 2．应用举例 实现四位二进制加法计数 仟马擦萌宛油环家多襄荣卤宝列款熔腐禹键峙岿募洞屋娟檬侥魁珊稀轧摈74LS161的逻辑功能-谭74LS161的逻辑功能-谭 (2)构成16以内的任意进制加法计数器： 　① 设计思想：利用脉冲反馈法 用S0，S1，S2…，SM…SN表示输入0，1，2，…，N个计数脉冲CP时计数器的状态。 　SM可以为S0，但需小于SN。 　　对于异步置数：在输入第N个计数脉冲CP后，通过控制电路，利用状态SN产生一个有效置数信号，送给异步置数端，使计数器立刻返回到初始的预置数状态SM，即实现了SM～SN-1计数。 　　对于同步置数：在输入第N－1个计数脉冲CP时，利用状态SN-1产生一个有效置数信号，送给同步置数控制端，等到输入第N个计数脉冲CP时，计数器返回到初始的预置数状态

今天要记录的问题是，有关于在用计数器计数时，低位向高位的进位信号该怎么“产生”；因为意识到这个问题是因为在做转速传感器测量的实验，里面用到的计数器是74LS161，所以就以74LS161为例子。
 
首先是一位显示的16进制计数器:
 
 XFG1的频率被四分频之后的结果即是转速（测量结果）
 
然后是一个简单的两位显示的16进制计数器:
 
 这里选择将低位的进位信号作为高位的计数脉冲信号，乍一做好像没有什么问题，但是，这个测量是存在误差的，也就是说数码管的显示存在波动，所以最后结果的显示体现的误差会非常明显，或者说，这样的设计是不合理的。
 


 
 
20211212


 可以发现在实验过程中，数码管的显示在63（或127等其他数字）时总是有较大误差，或者说显示错误，后来经过多次尝试，发现是进位信号这里出现了问题。

 
于是做出了如下修改：将低位输出的四位的与非结果作为进位信号。
 
 可以发现，这样就可以“正确地波动了”。
 


 
 
74ls161计数器+多位数码管显示

 
那么这到底是什么原因呢？
 
因为很久没有接触过数电知识（其实上学期刚学完，但是我的的记性实在不好），所以在想原因的时候还走了不少弯路。
 开始觉得高位计数器不能从0变到1，后来发现修改之后的不也不能变······，这个理由属实是扯淡了，可能是脑子还晕着没有睡醒，因为计数器的计数模式本来就是递增的，怎么可能还变小呢；后来注意到74ls161计数器有一个特点是“同步置数，异步清零”，但貌似和这个错误不太搭边。于是重翻了一遍数电书，原来是触发方式的问题！
 
这里的74ls161的触发方式是上升沿触发，前者失败的原因在于低位由1110变为1111之后产生进位信号，RO=1，之后再来一个计数脉冲，RO=0，那么对于高位计数器来说，它的计数脉冲就来自于低位计数器的RO，在它变为上升沿的时候触发有效，高位计数器+1，故而明明显示结果应该是0F，却变成了1F。
 
晚上写的过程中，我又想到修改方案其实不用这么复杂，进位信号依然可以用上，只要使用它的非门输出即可了。等以后有时间想起来了再实验吧。
 
最后附上实验电路。
 (https://download.csdn.net/download/qq_47890410/61845793)
 
 https://download.csdn.net/download/qq_47890410/61844534