精华内容
下载资源
问答
  • 2022-01-09 22:55:47

    1、请说出您知道的电阻、电容、电感品牌(最好包括国内、国外品牌)

    电阻:
    日本:ROHM罗姆、muRata村田、Panasonic松下
    台湾:VIKING光颉、WALSIN华新科、YAGEO国巨
    大陆:FH风华
    电容
    日本:muRata村田、Panasonic松下、TAIYO YUDEN太诱、
    台湾:WALSIN华新科、YAGEO国巨
    大陆:FH风华

    电感:
    日本:muRata村田、Panasonic松下、TAIYO YUDEN太诱
    台湾:VIKING光颉、WALSIN华新科、YAGEO国巨
    大陆:FH风华

    2、请解释电阻、电容、电感封装的含义(0402、0603、0805、1206、1210、2512)以及封装与功率关系

    表示的是尺寸参数
    0402:4020mil
    0603:60
    30mil
    0805:8050mil
    1206:120
    60mil
    1210:120100mil
    2512:250
    120mil
    封装尺寸与功率关系:
      0201 1/20W
      0402 1/16W
      0603 1/10W
      0805 1/8W
      1206 1/4W

    3、请说明以下字母所代表的电容的精度:J、K、M、Z。

    J:±5%

    K:±10%

    M:±20%

    Z:+80%~-20%

    4、请问电阻、电容、电感的封装大小分别与什么参数有关?

    电阻封装大小与电阻值、额定功率有关;

    电容封装大小与电容值、额定电压有关;

    电感封装大小与电感量、额定电流有关。

    5、 如果某CPU有很多IO端口需要接上下拉电阻,电阻范围1~10K 欧姆均可。以下规格的电阻,您会选择哪一种:1K/1%、4.99K/1%、10K/1%、1K/5%、2.2K/5%、4.7K/5%、8.2K/5%、10K/5%、3.9K/10%、5.6K/10%、4.7K/20%?说明你选择该电阻的理由。

    从理论上来说,1~10K的电阻都可以采用,但如果从价格上考虑,当然是4.7K/20%的最合算。

    6、请简述压敏电阻工作原理。

    当压敏电阻上的电压超过一定幅度时,电阻的阻值降低,从而将浪涌能量泄放掉,并将浪涌电压限制在一定的幅度。

    7、请简述 PTC 热敏电阻作为电源电路保险丝的工作原理。

    当电源输入电压增大或负载过大导致电流异常增大的时候,PTC 热敏电阻因为温度增大而使其等效电阻迅速增大,从而使输出电压下降,减小输出电流。

    当故障去除,PTC 热敏电阻恢复到常温,其电阻又变的很小,电源电路恢复到正常工作状态。

    8、某磁珠的参数为100R@100MHz,请解释参数的含义。

    在100MHz频率下的阻抗值是100欧姆。

    9、如果一个LED指示灯没有定义颜色,红、绿、黄、橙、蓝、白色你会选择哪一种,为什么?

    按照使用习惯,电源指示灯用红色,信号指示灯用绿色,这两种颜色的LED 灯技术最成熟,价格最便宜

    10、请简述TVS瞬态电压抑制二极管的工作原理。

    当TVS上的电压超过一定幅度时,器件迅速导通,从而将浪涌能量泄放掉,并将浪涌电压限制在一定的幅度。

    11、请简述一下DC-DC和LDO的区别。

    DC-DC通过开关斩波、电感的磁电能量转换、电容滤波实现基本平滑的电压输出。关电源输出电流大,带负载能力强,转换效率高,但因为有开关动作,会有高频辐射。

    LDO是通过调整三极管或MOS管的输入输出电压差来实现固定的电压输出,基本元件是调整管和电压参考元件,电压转换的过程是连续平滑的,电路上没有开关动作。

    LDO电路的特点是输出电压纹波很小,带负载能力较弱,转换效率较低。

    12、请问RS-232C标准的逻辑0和逻辑1电压范围是多少?

    RS-232C电气标准是负逻辑,逻辑0的电压范围是+5V~ +15V,逻辑1的电压范围是-5V-15V。-5V+5V为不稳定区。

    13、名词解释:UART、USRT、USART。

    UART:Universal Asychronous Receiver/Transmitter,通用异步接收器/发送器,能够完成异步通信。

    USRT:Universal Sychronous Receiver/Transmitter,通用同步接收器/发送器,能够完成同步通信。

    USART:Universal Sychronous Asychronous Receiver/Transmitter,通用同步异步接收器/发送器,能完成异步和同步通信。

    14、需要控制单端阻抗为50欧姆、75欧姆的信号有哪些?您所遇到的需要控制差分阻抗为90欧姆、100欧姆、120欧姆的信号有哪些?

    一般的高频信号线均为50欧姆~60欧姆。75欧姆主要是视频信号线。

    USB信号线差分阻抗为90欧姆,以太网差分信号线差分阻抗为100欧姆。RS422、RS485、CAN差分信号的差分阻抗为120欧姆。

    更多相关内容
  • 硬件工程师面试题集(含答案)pdf,硬件工程师面试题集(含答案)
  • 华为硬件工程师面试试题,帮你在企业面试中助你一臂之力
  • 最全硬件工程师笔试、面试题集,含答案
  • _电子工程师硬件工程师面试题(硬件方向).zip
  • 硬件工程师面试题集 DSP嵌入式系统电子线路通讯微电子半导体 1下面是一些基本的数字电路知识问题请简要回答之 (1) 什么是 Setup 和 Hold 时间 答Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求 ...
  • 博主手机的硬件工程师面试题,包含①IC设计篇,②电路篇,③嵌入式篇,④信号系统篇,⑤单片机篇。供学习交流,侵删。
  • EDA技术-硬件工程师面试试题1
  • EDA技术-硬件工程师面试试题
  • EDA技术-硬件工程师面试试题4
  • 硬件工程师面试题

    2015-03-03 09:16:37
    硬件工程师面试题集 (DSP,嵌入式系统,电子线路,通讯,微电子,半导体)
  • EDA技术-硬件工程师面试试题2
  • EDA技术-硬件工程师面试试题3
  • 硬件工程师面试试题

    2015-09-17 17:18:49
    硬件工程师面试试题吗,试题全面,仅供参考。
  • FPGA硬件工程师面试试题大全
  • (1)什么是Setup 和 Hold 时间? (2)你知道那些常用逻辑电平? (3)基尔霍夫定理的内容是什么? (4)片机上电后没有运转,首先要检查什么? ...................................
  • 硬件工程师面试题集(含答案_很全)要点》由会员分享,可在线阅读,更多相关《硬件工程师面试题集(含答案_很全)要点(26页珍藏版)》请在人人文库网上搜索。1、硬件工程师面试题集(DSP,嵌入式系统,电子线路,通讯,...

    《硬件工程师面试题集(含答案_很全)要点》由会员分享,可在线阅读,更多相关《硬件工程师面试题集(含答案_很全)要点(26页珍藏版)》请在人人文库网上搜索。

    1、硬件工程师面试题集(DSP,嵌入式系统,电子线路,通讯,微电子,半导体)1下面是一些基本的数字电路知识问题,请简要回答之。什么是Setup和Hold时间?答:Setup/Hold Time用于测试芯片对输入信号和时钟信号之间的时间要求。建立时间(SetupTime)是指触发器的时钟信号上升沿到来以前,数据能够保持稳定不变的时间。输入数据信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间通常所说的SetupTime。如不满足 Setup Time,这个数据就不能被这一时钟打入触发器,只有在下一个 时钟上升沿到来时,数据才能被打入触发器。保持时间(Hold Time)是指触发器。

    2、的时钟信号上升沿到来以后,数据保持稳定不变的时间。如果Hold Time不够,数据同样不能被打入触发器。(2) 什么是竞争与冒险现象?怎样判断?如何消除?答:在组合逻辑电路中,由于门电路的输入信号经过的通路不尽相同,所产生的延时也就会不同,从而导致到达该门的时间不一致,我们把这种现象叫做竞争。由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法:一是添加布尔式的消去项,二是在芯片外部加电容。(3) 请画出用 D触发器实现 2倍分频的逻辑电路答:把D触发器的输出端加非门接到 D端即可,如下图所示:OUTPUTCLK(4) 什么是”线。

    3、与逻辑,要实现它,在硬件特性上有什么具体要求?答:线与逻辑是两个或多个输出信号相连可以实现与的功能。在硬件上,要用0C门来实现(漏极或者集电极开路),为了防止因灌电流过大而烧坏 0C门,应在0C门输出端接一上 拉电阻(线或则是下拉电阻)。(5) 什么是同步逻辑和异步逻辑?同步电路与异步电路有何区别?答:同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作,而异步电路不使用时钟脉冲做同步,其子系统是使用特殊的“开始”和“完成”信号使之同步。异步电路具有下列优点:无时钟歪斜问题、低电源消耗、平。

    4、均效能而非最差效能、模块性、可组合和可复用性。你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?答:常用的电平标准, 低速的有 RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、 ECL、ECL、LVPECL 等,高速的有 LVDS、GTL、PGTL、 CML、HSTL、SSTL 等。一般说来,CMOS电平比TTL电平有着更高的噪声容限。如果不考虑速度和性能,一般TTL与CMOS器件可以互换。但是需要注意有时候负载效应可能引起电路工作不正常,因为有些TTL电路需要下一级的输入阻抗作为负载才能正常工作。(6) 请画出微机接口电路中,典型的输入设备与微机接口。

    5、逻辑示意图(数据接口、控制接口、锁存器/缓冲器)典型输入设备与微机接口的逻辑示意图如下:控制数据息线地址总线捋制信号A/dlo门 输输M接数据信号歸锁存露输入设备2、你所知道的可编程逻辑器件有哪些?答: ROM(只读存储器)、PLA(可编程逻辑阵列)、FPLA(现场可编程逻辑阵列)、PAL(可编程 阵列逻辑)GAL(通用阵列逻辑),EPLD(可擦除的可编程逻辑器件 )、FPGA(现场可编程门阵 列)、CPLD(复杂可编程逻辑器件)等,其中ROM、FPLA、 PAL、GAL、EPLD是出现较 早的可编程逻辑器件,而FPGA和CPLD是当今最流行的两类可编程逻辑器件。FPGA是基于 :查找表结构的。

    6、,而CPLD 是基于 :乘积项结构的。3、用 VHDL 或 VERILOG、ABLE 描述8位D触发器逻辑4、 请简述用 EDA软件(如PROTEL)进行设计(包括原理图和 PCB图倒调试出样机的整 个过程,在各环节应注意哪些问题?答:完成一个电子电路设计方案的整个过程大致可分:(1)原理图设计(2)PCB设计(3)投板(4)元器件焊接(5)模块化调试(6)整机调试。注意问题如下:(1)原理图设计阶段注意适当加入旁路电容与去耦电容;注意适当加入测试点和0欧电阻以方便调试时测试用;注意适当加入 0欧电阻、电感和磁珠以实现抗干扰和阻抗匹配;(2)PCB设计阶段自己设计的元器件封装要特别注意以防止板。

    7、打出来后元器件无法焊接;FM部分走线要尽量短而粗,电源和地线也要尽可能粗;旁路电容、晶振要尽量靠近芯片对应管脚;注意美观与使用方便;(3)投板说明自己需要的工艺以及对制板的要求;(4)元器件焊接防止出现芯片焊错位置,管脚不对应;防止出现虚焊、漏焊、搭焊等;(5)模块化调试先调试电源模块,然后调试控制模块,然后再调试其它模块;上电时动作要迅速,发现不会出现短路时在彻底接通电源;调试一个模块时适当隔离其它模块;各模块的技术指标一定要大于客户的要求;(6)整机调试如提高灵敏度等问题5、基尔霍夫定理KCL :电路中的任意节点,任意时刻流入该节点的电流等于流出该节点的电流( KVL 同理)6、描述反馈电。

    8、路的概念,列举他们的应用 反馈是将放大器输出信号 (电压或电流 )的一部分或全部,回收到放大器输入端与输入信号进 行比较 (相加或相减 ),并用比较所得的有效输入信号去控制输出,负反馈可以用来稳定输出 信号或者增益, 也可以扩展通频带, 特别适合于自动控制系统。正反馈可以形成振荡, 适合 振荡电路和波形发生电路。7、负反馈种类及其优点 电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈 降低放大器的增益灵敏度, 改变输入电阻和输出电阻, 改善放大器的线性和非线性失真, 有 效地扩展,放大器的通频带,自动调节作用8、放大电路的频率补偿的目的是什么,有哪些方法 频率补偿是为了改变频率特性,减小。

    9、时钟和相位差,使输入输出频率同步 相位补偿通常是改善稳定裕度,相位补偿与频率补偿的目标有时是矛盾的 不同的电路或者说不同的元器件对不同频率的放大倍数是不相同的, 如果输入信号不是单一 频率,就会造成高频放大的倍数大,低频放大的倍数小,结果输出的波形就产生了失真 放大电路中频率补偿的目的: 一是改善放大电路的高频特性, 而是克服由于引入负反馈而可 能出 现自激振荡现象,使放大器能够稳定工作。在放大电路中,由于晶体管结电容的存在 常常会使放大电路频率响应的高频段不理想, 为了解决这一问题, 常用的方法就是在电路中 引入负反馈。 然后, 负反馈的引入又引入了新的问题, 那就是负反馈电路会出现自激振荡。

    10、现 象,所以为了使放大电路能够正常稳定工作,必须对放大电路进行频率补偿。 频率补偿的方法可以分为超前补偿和滞后补偿, 主要是通过接入一些阻容元件来改变放大电 路的开环增益在高频段的相频特性,目前使用最多的就是锁相环9、有源滤波器和无源滤波器的区别 无源滤波器:这种电路主要有无源元件R、 L 和 C 组成;有源滤波器:集成运放和 R、C 组成,具有不用电感、体积小、重量轻等优点。 集成运放的开环电压增 益和输入阻抗均很高, 输出电阻小, 构成有源滤波电路后还具有一定的电压放大和缓冲作用。 但集成运放带宽有限,所以目前的有源 滤波电路的工作频率难以做得很高。10、名词解释: SRAM 、 SSRA。

    11、M 、SDRAM 、压控振荡器 (VCO)SRAM :静态 RAM ;DRAM :动态 RAM ; SSRAM : Synchronous Static Random Access Memory 同步静态随机访问存储器, 它的一种类型的 SRAM 。 SSRAM 的所有访问都在时 钟的上升 /下降沿启动。地址、数据输入和其它控制信号均与时钟信号相关。这一点与异步SRAM 不同,异步 SRAM 的访问独立于时 钟,数据输入和输出都由地址的变化控制。 SDRAM :Synchronous DRAM 同步动态随机存储器。11、名词解释: IRQ 、BIOS 、USB 、 VHDL 、SDR 。(1)。

    12、 IRQ :中断请求(2) BIOS :BIOS 是英文 Basic Input Output System 的缩略语,直译过来后中 文名称就是 基 本输入输出系统 。其实, 它是一组固化到计算机内主板上一个 ROM 芯片上的程序 ,它保 存着计算机最重要的基本输入输出的程序、系统设置 信息、开机后自检程序和系统自启动 程序。其主要功能是为计算机提供最底层的、 最直接的硬件设置和控制。USB : USB,是英文 Universal Serial BUS (通用串行总线)的缩写,而其 中文简称为“通串线,是一个外部总线标准,用于规范电脑与外部设备的连接和通讯。(4) VHDL : VHDL 的英。

    13、文全写是: VHSIC ( Very High Speed Integrated Circuit ) Hardware Description Language. 翻译成中文就是超高速集成电路硬件描述语言。 主要用于描述数字系 统的结构、行为、功能和接口。(5)SDR :软件无线电,一种无线电广播通信技术,它基于软件定义的无线通信协议而非通过硬连线实现。换言之,频带、空中接口协议和功能可通过软件下载和更新来升级,而不用完全更换硬件。SDR针对构建多模式、多频和多功能无线通信设备的问题提供有效而安 全的解决方案。12、单片机上电后没有运转,首先要检查什么首先应该确认电源电压是否正常。用电压表测量。

    14、接地引脚跟电源引脚之间的电压,看是否是电源电压,例如常用的5V。接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值,看是否正确。然后再检查晶振是否起振了,一般用示波器来看晶振引脚的波形,注意应该使用示波器探头的“ X10”档。另一个办法是测量复位状态下的10 口电平,按住复位键 不放,然后测量 10 口(没接外部上拉的 P0 口除外)的电 压,看是否是高电平,如果不是高电平,则多半是因为晶振没有起振。另外还要注意的地方是,如果使用片内 ROM的话(大部分情况下如此,现在 已经很少有用外部扩 ROM的 了),一定要将 EA引脚拉高,否则会出现程序乱跑的情况。有时用仿真。

    15、器可以,而烧入片子不行,往往是因为EA引脚没拉高的缘 故(当然,晶振没起振也是原因只一)。经过上面几点的检查,一般即可排除故障了。如果系统不稳定的话,有时是因为电源滤波不好导致的。在单片机的电源引 脚跟地引脚之间接上一个O.luF的电容会有所改善。 如果电源没有滤波电容的话,则需要再接一个更大滤波电容,例如220uF的。遇到系统不稳定时,就可以并上 电容试试(越靠近芯片越好)。13、最基本的三极管曲线特性答:三极管的曲线特性即指三极管的伏安特性曲线,包括输入特性曲线和输出特性曲线。输入特性是指三极管输入回路中,加在基极和发射极的电压VBE与 由它所产生的基极电流IB 之间的关系。输出特性通常是。

    16、指在一定的基极电流IB控制下,三极管的集电极与发射极之间的电压 VCE同集电极电流IC的关系图(1)典型输入特性曲线图(2)典型输出特性曲线图(3)直、交流负载线,功耗线14、什么是频率响应,怎么才算是稳定的频率响应,简述改变频率响应曲线的几个方法答:这里仅对放大电路的频率响应进行说明。在放大电路中,由于电抗元件(如电容、电感线圈等)及晶体管极间电容的存在,当输入信号的频率过低或过高时,放大电路的放大倍数 的数值均会降低,而且还将产生相位超前或之后现象。也就是说,放大电路的放大倍数(或者称为增益)和输入信号频率是一种函数关系,我们就把这种函数关系成为放大电路的频 率响应或频率特性。放大电路的频。

    17、率响应可以用幅频特性曲线和相频特性曲线来描述,如果一个 放大电路的 幅频特性曲线是一条 平行于x轴的直线(或在关心的频率范围内平行于x轴),而相频特性曲线是一条通过 原点的直线(或在关心的频率范围是条通过原点的直线),那么该频率响应就是稳定的改变频率响应的方法主要有:(1)改变放大电路的元器件参数;(2)引入新的 元器件来改善 现有放大电路的频率响应;(3)在原有放大电路上串联新的放大电路构成多级放大电路。15、给出一个差分运放,如何进行相位补偿,并画补偿后的波特图答:随着工作频率的升高,放大器会产生附加相移,可能使负反馈变成正反馈而引起自激。进行相位补偿可以消除高频自激。 相位补偿的原理是:。

    18、在具有高放大倍数的中间级, 利用一 小电容C (几十几百微微法)构成电压并联负反馈电路。可以使用电容校正、 RC校正 分别对相频特性和幅频特性进行修改。波特图就是在画放大电路的 频率特性曲线时使用 对数坐标。波特图由 对数幅 频特性和对数 相频特性两部分组成,它们的横轴采用对数刻度lg f,幅频特性的纵轴采用lg |Au|表示,单位为dB ;相频特性的纵轴仍用$表示。高通电路与低通电踣的皴特图通电廉波帚毎(町低通电陆注特囲16、基本放大电路的种类及优缺点,广泛采用差分结构的原因基本放大电路按其接法分为共基、共射、共集放大电路。共射放大电路既 能放大电流又能放大电压,输入电阻在三种电路中居中,输。

    19、出电阻较大,频带较窄共基放大电路只能 放大电压不能放大电流,输入电阻小,电压放大倍数和输出电阻与共射放 大电路相当,频率特性是三种接法中最好的电路。常用于宽频带 放大电路。共集放大电路只能 放大电流不能放大电压,是三种接法中输入电阻最大、输出电阻最小的电路,并具有电压跟随的特点。常用于电压大电路的输入级和输出级,在功率放大电路中也常采用射极输出的形式。广泛采用差分结构的原因是差分结构可以抑制温度漂移现象。17、 给出一差分电路,已知其输出电压Y+和Y-,求共模分量和差模分量设共模分量是 Yc,差模分量是 Yd,则可知其输Y+=Yc+Yd Y-=Yc-Yd 可得 Yc=(Y+ + Y-)/2 Y。

    20、d=(Y+- Y-)/218、 画出一个晶体管级的运放电路,说明原理下图(a)给出了单极性集成运放C14573的电路原理图,图(b)为其放大电路部分:图C14573电路原理图图(b) C14573的放大电路部分图(a)中T1 , T2和T7管构成多路电流源, 为放大电路提供静态偏置电流,把偏置电路简化后,就可得到图(b)所示的放大电路部分。第一级是以 P沟道管T3和T4为放大管、以 N沟道管T5和T6管构成的电流源为有源 负载,采用共源形式的双端输入、单端输出差分放大电路。由于第二级电路从T8的栅极输入,其输入电阻非常大,所以使第一级具有很强的电压放大能力。第二级是共源放大电路,以 N沟道管T。

    21、8为放大管,漏极带有源负载,因此也具有很强的电 压放大能力。但其输出电阻很大,因而带负载能力较差。电容C起相位补偿作用。佃、电阻R和电容C串联,输入电压为 R和C之间的电压,输出电压分别为C上电压和R上电压,求这两种电路输出电压的频谱,判断这两种电路何为高通滤波器,何为低通滤 波器。当 RCT时,给出输入电压波形图,绘制两种电路的输出波形图。答:当输出电压为 C上电压时:电路的频率响应为jcoC记输入电压频谱为 (们则输出电压的频谱为啓)卡咖恥帀才他当输出电压为C上电压时屯路的频率响应为T日何= 尺+!一1+JejRC记输 Vth,当输出到达 VDD-Vth时管子已经关断了。 所以当栅压 为V。

    22、DD时,源级的最高输出电压只能为VDD-Vth。这叫阈值损失。N管的输出要比栅压损失一个阈值电压。因此不宜用N管传输高电平。P管的输出也会比栅压损失一个阈值。同理栅压为0时,P管源级的输出电压范围为 VDD至,Vth因此不宜用P管传递低电平。22、画电流偏置的产生电路,并解释。基本的偏置电流产生电路包括镜像电流源、比例电流源和微电流源三种。下面以镜像电流源电路为例进行说明:淤融斛融HI鼬龄tqIhi鹹聊曲晡如殃蛀 龍应如料為mi to imM航它揀娥讎 d备肿讪“蛇郦椭*!卿U叫询 耐于船战飙现呐集瞅帆妬叫叫邛S O由于 溯谢糊籬帆礼器跌為WffiMffio 細电滋RWMi23、画出施密特电路。

    23、,求回差电压。G.Ki砧用CMOS反相器构盛杓施密特址发舉5)电路悝(町帼殆捋号答:下图是用 CMOS反相器构成的施密特电路:假定反相器G】和巳是CMOS电瓶它们的例值电压为 f 如号,且/?( q,还有 clock的delay, 写 出决定最大时钟的因素,同时给出表达式T+TclkdealyTsetup+Tco+Tdelay ; TholdTclkdelay+Tco+Tdelay ;计算信号在这些60、说说静态、动态时序模拟的优缺点。 静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径,路径上的传播延时,检查信号的建立和保持时间是否满足时序要求,通过对最大路径延时和最小路径延时。

    24、的分析,找出违背时序约束的错误。它不需要输入向量就能穷尽所有的路径,且运行速度很快、占用内存较少,不仅可以对芯片设计进行全面的时序功能检查,而且还可利用时序分析的结果来优化设计,因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中。动态时序模拟就是通常的仿真,因为不可能产生完备的测试向量,覆盖门级网表 中的每一条路径。因此在动态时序分析中,无法暴露一些路径上可能存在的 时序问题。61、画出 CMOS 电路的晶体管级电路图,实现Y=A*B+C(D+E)此类题目都可以采用一种做法,首先将表达式全部用与非门和非门表示,然后将用CMOS电路实现的非门和与非门代入即可。 非门既可以单独实现, 也。

    25、可 以用与非门实现(将两输入 端接在一起即可)下閨星用非门和与非f 实现Y的屯路I割。(a)非门62、利用4选1数据选择器实现(b)与非门F(x,y,z)=xz+yz假设选1数据选样器的地址端分别为A1和A0.数据输入端分别为DO.DK D丄和D3fl由于F(x.y.z) = xz + yz= O-y* z*+xy z + 1 yz-xyz令* DO=O, Dlx, D2=l, D3=x, Al(SD2)=yt AO(SDl)=z 即可实现 F 两数,It电路如下图:63、A、B、C、D、E进行投票,多数服从少数,输出是F(也就是如果A、B、C、D、E中1的个数比0多,那么F输出为1,否则F为。

    26、0),用与非门实现,输入 数目没有 限制记A赞成时 A=1,反对时 A=0 ; B赞成时 A=1,反对时 B=0 ; C、D、E亦是如此。由 于共5人投票且少数服从多数,因此只要有三人投赞成票即可,其他人的投票结果并不需 要考虑。基于以上分析,下图给出用与非门实现的电路:64、用逻辑门画出D触发器65、简述latch和filp-flop的异同本题即问锁存器与触发器的异同。触发器:能够存储一位二值信号的基本单元电路统称为“触发器”。锁存器:一位触发器只能传送或存储一位数据,而在实际工作中往往希望一次传送或存储多位数据。为此可把多个触发器的时钟输入端CP连接起来,用一个公共的控制信号来控制,而各个。

    27、数据端口仍然是各处独立地接收数据。这样所构成的能一次传送或存储多位数据的电路就称为“锁存器”66、LATCH 和DFF的概念和区别本题即问D锁存器与D触发器的概念与区别。D触发器是指由 时钟边沿触 发的存储器单元,锁存器指一个 由信号而不是时钟控制的电平 敏感的设备锁存器通过锁存信号控制,不锁存数据时,输出端的信号随输入信号变化,就像信号通过缓冲器一样,一旦锁存信号起锁存作用,则数据被锁住,输入信号不起作用。67、 latch与register的区别,为什么现在多用register。行为级描述中latch如何产生的latch是电平触发,register是边沿触发,register在同一时钟边沿。

    28、触发下动作,符合同步电路的设计思想,而latch则属于异步电路设计,往往会导致时序分析困难,不适当的应用latch则会大量浪费芯片资源。68、How many flip-flop circuits are needed to divide by 16 (Intel)此题即间段计16分频盂聲多少触发器,此类问题的解法是:假没隔耍x分 频,则需要的触发器个数N为*N =1o/Q1上式屮的括号表示上取整*因此对于1(5分频*需要4个触发器*69、 用 filp-flop 和 logic-gate 设计一个 1 位加法器,输入 carryin 和 current-stage,输 出 carryout 。

    29、禾口 next-stage.考设计具有输入输出缓冲功能的加法器,这样理解的话,题目做起来很简单,只要将输入和输出各加一个触发器 作为数据锁存器即可, 也就是需要 4个触发器。加法功能完全由门电 路实现。70、实现 N 位 Johnson Counter, N=5首先给大家解释下Johnson Counter,Johnson Counter即约翰逊计数器, 又称扭环形计数器,是移位寄存器型计数器的一种。由于环形计数器的电路状态利用率较低,为了在不改变移位寄存器内部结构的条件下提高环形计数器的电路状态利用率,只能从改变反馈逻辑电路上想办法。事实上任何一种移位寄存器型计数器的结构都可表示为如下图所示的一般形式。其中反馈逻辑电路的函数表达式可写成:移位爵存器型计数器的一般结构形式环形计数器是反馈逻辑函数中最谕单的一种,即D厂若将反馈逻辑函 数取为巩二乔 则可得到如下图所示的电路,这个电路称为扭环形计数器也 称为约翰逊计数器。CLK扭环形计数器电路由XV位移位寄存船构成的扭环形计数器的有效状态循环数为2N.因此无 法用冷=,的约翰逊计数器是无法实现的。下面给出梧的约翰逊计数器(不能自 启如71、 Cache的主要作用是什么,它与Buffer有何区别,DSPCa。

    展开全文
  • EDA技术-硬件工程师面试试题3
  • EDA技术-硬件工程师面试试题4
  • 本文为大家总结了一些硬件工程师面试试题,希望对大家有所帮助。
  • 硬件工程师常见面试题集合有答案,什么是竞争与冒险现象?怎样判断,怎样消除,什么是step个hold时间?请画出用D触发器四线2倍分频的逻辑电路?
  • EDA技术-硬件工程师面试试题1
  • EDA技术-硬件工程师面试试题2
  • 1、同步电路和异步电路的区别是什么?(仕兰微电子) 2、什么是同步逻辑和异步逻辑?(汉王笔试) 3.setup和holdup时间,区别.(南山之桥) 4.解释setup和hold time violation,画图说明,并说明解决办法。...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 12,481
精华内容 4,992
关键字:

硬件工程师面试题