精华内容
下载资源
问答
  • sysu数电实验报告

    2013-11-20 13:41:11
    这是数电实验报告,数电实验课要求写的,共享给大家
  • 数电实验报告

    2012-04-14 02:14:02
    西电数电实验 1、数字逻辑电路实验板 1块 2、74HC(LS)00(四二输入与非门) 1片 3、74HC(LS)86(四二输入异或门) 1片 4、74HC(LS)153(双四选数据选择器) 1片 5、74HC(LS)283(4位二进制全加器) 1片
  • 合肥工业大学通信工程专业的实验报告,内容详细。 、实验目的 二、实验所用器件和仪表 三、实验内容 四、实验预习要求(有真值表,逻辑关系接线图) 五、注意事项(包含实验体会) 六、实验结果 基 本 实 ...
  • 实验一、用SSI设计组合电路交通灯;实验二、设置1位二进制全减器;实验三、设计输受血检测;实验四、四人抢答器;实验五、序列检测;实验六、序列发生;实验七、555定时器分频电路;实验八、数字钟的设计与制作
  • 个 8×8 点阵做为基本显示屏,4 个连续移动的的发光点表示条蛇,用任意 出现的个亮点表示老鼠,用4 个排成条线的发光点表示“墙”,用四个按键控制蛇的 运动方向,完成贪食蛇游戏,蛇撞“墙”、边或者游戏...
  • 本文记录了笔者从实验设计到程序编写、从代码仿真到硬件实测的个完整系统实测过程。同时文末笔者从本次实验的学习过程中总结得出了一些问题和相关经验,为以后的数字电路设计打下了良好的基础。
  • 数电实验报告-

    千次阅读 2009-11-11 23:36:00
    数据选择器的应用实验目的1.了解数据选择器的性能、使用方法、电路结构和特点。2. 掌握数据选择器的逻辑功能和基本应用。3.掌握用数据选择器设计全加器。二、实验内容1.用数据选择器74LS153设计位全加器...

     

    数据选择器的应用

    一、实验目的

    1.了解数据选择器的性能、使用方法、电路结构和特点。

    2. 掌握数据选择器的逻辑功能和基本应用。

    3.掌握用数据选择器设计全加器。

    二、实验内容

    1.用数据选择器74LS153设计一个一位全加器。

    2.用81数据选择器74LS151设计一个组合逻辑电路。

    三、实验仪器、设备及材料

    数字电路实验箱、 数字万用表、 74LS151 74LS153 74LS00及其基本门电路。

    四、实验原理

    在数字信号的传输过程中,有时需要从一组输入数据中选出某一个来,这时就要用到一种叫做数据选择器(或称为多路开关)的逻辑电路。

    现以双41数据选择器74LS153为例,说明它的工作原理。右图所示是74LS153的逻辑图,它包含两个完全相同的41数据选择器。

    两个数据选择器有公共的地址输入端,而数据输入端和输出端是各自独立的。通过给定不同的地址代码(A1A0的状态),即可从4个输入数据中选出所要的一个,并送至输出端Y,图中的 是附加控制端,用于控制电路工作状态和扩展功能。输出的逻辑式可写成:

         

    数据选择器是常用的组合逻辑部件之一。它由组合逻辑电路对数字信号进行控制来完成较复杂的逻辑功能。它有若干个数据输入端D0D1、…,若干个控制输入端A0A1、…,和一个输出端Y0。在控制输入端加上适当的信号,即可从多个输入数据源中将所需的数据信号选择出来,送到输出端。使用时也可以在控制输入端加上一组二进制编码程序的信号,使电路按要求输出一串信号,所以它也是一种可编程序的逻辑部件。

    74LS153集成芯片为双四选一数据选择器,引脚排列右下图所示,其中D0D1D2D3为四个数据输入端,Y为输出端,A1A2为控制输入端(或称地址端)同时控制两个四选一数据选择器的 工作, 为工作状态选择端(或称使能端)。74LS153的逻辑功能如下表所示,当 时电路不工作,此时无论A1A0处于什么状态,输出Y总为零。即禁止所有数据输出,当 时,电路正常工作,被选择的数据送到输出端,如A1A0 =01,则选中数据D1输出。
    时,74LS153的逻辑表达式为:

     数据选择器是一种通用性很强的中规模集成电路,除了能传递数据外,还可用它设计成数码比较器,变并行码为串行及组成函数发生器,本实验内容为用数据选择器设计函数发生器。
          
    再者,用数据选择器也可以产生任意组合的逻辑函数,因而用数据选择器构成函数发生器方法简便,线路简单。对于任何给定的三输入变量逻辑函数均可用四选一数据选择器来实现,同时对于四输入变量逻辑函数可以用八选一数据选择器来实现。应当指出,数据选择器实现逻辑函数时,要求逻辑函数式变换成最小项表达式,因此,对函数化简是没有意义的。

    五、实验步骤

    1、某导弹发射场有正副指挥员各一名,操作员两名。当正副指挥员同时发出命令时,只要两个操作员中的一个按下发射按钮,即可产生一个点火信号,将导弹发射出去,请设计一个组合逻辑电路。完成点火信号的控制,写出函数式,列出真值表,画出实验电路图。

    依题可假设正副指挥员和两个操作员的指令分别为ABCD根据所提供的逻辑关系,可以得出A,B,C,D与点火信号Y的关系列表如下:

     

    AB       CD

    00

    01

    11

    10

    00

    0

    0

    0

    0

    01

    0

    0

    1

    0

    11

    0

    0

    1

    0

    10

    0

    0

    1

    0

       控制端只有两个,采用降维,如下:

    AB       C

    00

    01

    11

    10

    0

    0

    0

    D

    0

    1

    0

    0

    1

    0

    根据逻辑关系画出电路图如下所示:

    实验结果如下:

    AB       CD

    00

    01

    11

    10

    00

    0

    0

    0

    0

    01

    0

    0

    1

    0

    11

    0

    0

    1

    0

    10

    0

    0

    1

    0

    合乎实际出现情况。

    2利用74LS153,设计全加器电路。

    真值表如下:

    A

    B

    C

    S

    C输出

    0

    0

    0

    0

    0

    0

    0

    1

    1

    0

    0

    1

    0

    1

    0

    0

    1

    1

    0

    1

    1

    0

    0

    1

    0

    1

    0

    1

    0

    1

    1

    1

    0

    0

    1

    1

    1

    1

    1

    1

    S

    C

         

    C

    0

    C

    C

    1

    电路图如下:

    结论:根据开关的不同情况,小灯泡的明亮与真值表的一致,能利用74LS153设计实现全加器功能。

    六、实验感想

        在一般所学知识的基础上,利用集成芯片等元器件设计电路还是比较困难,需要不断实践,比方说降维,还不大熟悉。

     

     

    展开全文
  • 编码器和译码器(数电实验报告

    千次阅读 2020-11-28 22:34:16
    实验目的 掌握用逻辑门实现编码器的方法 掌握中规模集成电路编码器和译码器的工作原理即逻辑功能 掌握 74LS138 用作数据分配器的方法 熟悉编码器和译码器的级联方法 能够利用译码器进行组合逻辑电路设计 二、...

    编码器和译码器

    一、 实验目的

    1. 掌握用逻辑门实现编码器的方法
    2. 掌握中规模集成电路编码器和译码器的工作原理即逻辑功能
    3. 掌握 74LS138 用作数据分配器的方法
    4. 熟悉编码器和译码器的级联方法
    5. 能够利用译码器进行组合逻辑电路设计

    二、 实验原理

    1. 编码器
    把二进制码按一定的规律编排,例如 8421 码、格雷码等,使每组代码具有一特定
    的含义(代表某个数或控制信号)称为编码 。 具有编码功能的逻辑电路称为编码器 。
    如图是常用的 8 线-3 线优先编码器 74LS148 与其功能表。 𝑆′ = 0表示编码器正常工作,
    ′𝑌𝑆= 0表示电路正常工作但无编码输入, 𝑌𝐸𝑋 ′ = 0表示电路正常工作且有编码输入。
    在这里插入图片描述

    利用两片 74LS148 可组成 16 线-4 线优先编码器如下图。
    在这里插入图片描述

    2. 译码器
    译码是编码的逆过程。译码器将每个二进制代码赋予的特定含义“翻译”过来,转
    换成相应的信息符号,具有编码功能的逻辑电路被称为译码器。常用的译码器有二进制
    译码器、二-十进制译码器、显示译码器。
    常用的二进制译码器是 74LS138,如图是其接口与功能表。 其中𝑆1 = 1, 𝑆2′ + 𝑆3′ =
    0时译码器工作。观察其功能表,每个输出端口对应了一个最小项,即𝑌𝑖′ = 𝑚𝑖′,则一个
    74LS138 的 8 个端口对应了三个变量的全部最小项,故称为最小项译码器,可用于实现
    逻辑函数。
    在这里插入图片描述

    利用两片 74LS138 可组成 4 线-16 线译码器,连接方式如下。
    在这里插入图片描述

    能直接驱动数字显示器或能同显示器配合使用的译码器称为显示译码器。常用的显
    示译码器能驱动七段字符显示器。 CD4511 及其功能表如下图所示。
    在这里插入图片描述

    三、 实验内容

    1.4 线-2 线优先编码器
    实验要求:用与非门与反相器实现一个 4 线-2 线优先编码器,要求输入端高电平有效。
    实验分析:按要求列出真值表,如下表所示,其中 D 为最高位, A 为最低位。
    在这里插入图片描述

    利用卡诺图进行化简后得到输入输出关系为:
    𝑌0 = 𝐶 + 𝐷 = (𝐶′𝐷′) ′
    𝑌1 = 𝐵𝐶′ + 𝐷 = ((𝐵𝐶′)′𝐷′) ′
    则根据输入输出关系式可得出如下实验原理图:
    在这里插入图片描述

    按原理图连接电路后实验结果(附于报告末尾) 与预期符合。
    2.数据分配器
    实验要求:将 74LS138 用作数据分配器,将 1Hz 连续脉冲信号加入控制输入端,输出连接发光二极管,改变地址码的值,观察实验现象。
    实验分析: 按下图将端口连接完成。
    在这里插入图片描述

    改变不同的地址输入, 得到的实验结果列表如下:
    在这里插入图片描述

    实验现象:每给出一个地址输入,对应的输出端二极管闪烁,其他二极管保持发光,
    且分析得知,闪烁二极管的输入与𝑆1的输入反相。若要求分配器的输出信号与输入
    脉冲信号同相,则将脉冲信号通过一个反相器后再接入𝑆1端口。
    3. 验证编码器、译码器的逻辑功能
    实验要求:按下图连接电路,验证 74LS148 和 74LS138 的逻辑功能。
    在这里插入图片描述

    实验结果:根据 74LS148 和 74LS138 输出状态,得到下表:
    在这里插入图片描述

    实验分析: 74LS148 是 8 线-3 线优先编码器,且输入输出均为低电平有效,故接入
    的 LED 灯不发光表示有效。因为 74LS138 的输入端是高电平有效,故在中间接入反
    相器使 0 和 1 的位置对应。接入数码管也可直观的观察输入,同时还可以用于判断
    非门的好坏。对整个电路而言,输出端反应了输入端优先级最高的输入信号。
    4. 报警装置
    实验要求: 设计一个三路报警装置。 当第一路有报警信号时,数码管显示“1” ;当
    第二路有报警信号时,数码管显示“2” ;当第三路有报警信号时,数码管显示“3” ;
    当有两路或两路以上有报警信号时,数码管显示“8” ;当无报警信号时,数码管显
    示“0” 。用 74LS138、 CD4511 和逻辑门等器件设计该电路。
    实验分析:根据题意和 CD4511 的显示与输入关系列出真值表如下:
    在这里插入图片描述

    根据真值表得到逻辑函数为:
    𝐴 = (𝑚1′ 𝑚4′ ) ′
    𝐵 = (𝑚2′ 𝑚4′ ) ′
    𝐶 = 0
    𝐷 = (𝑚3′ 𝑚5′ 𝑚6′ 𝑚7′ ) ′
    由于 74LS138 可得到三个输入的全部最小项,则根据逻辑函数,得到如下实验电路
    图:
    在这里插入图片描述

    其中,端口 1、 2、 3 分别对应报警线路 1、 2、 3.选择不同的输入,得到输出结果与上述真值表一致。
    5. 实现逻辑函数
    实验要求:用两片 74LS138 和双与非门设计下面的多输出函数。
    {𝑌1 = 𝐴′𝐵 𝐶′𝐷′ + 𝐴′𝐵𝑌2′𝐶=′𝐷𝐵𝐶 +𝐴 𝐵′𝐶′𝐷′+𝐴 𝐵 𝐶 𝐷′
    实验分析: 74LS138 可以提供三个变量的全部最小项,可用于实现逻辑函数。但是
    观察题目发现有四个变量,于是想到利用两片74LS138组成一个4线-16线译码器,
    即可提供四个变量的所有最小项,因此题目所给函数便得以实现。首先将逻辑函数
    转化为与非形式得:
    𝑌1 = (𝑚1′ 𝑚2′ 𝑚7′ 𝑚8′ )′
    𝑌2 = (𝑚6′ 𝑚7′ 𝑚14 ′ 𝑚15 ′ )′
    根据逻辑函数,得到如下电路图:
    在这里插入图片描述

    改变输入,得到输出结果记录于下表:

    真值表对应的逻辑函数与题给函数一致。

    四、 思考题

    1.如何判断一个数码管的好坏?
    对于共阴极数码管,将公共端接地,其余各端口接入高电平,若都亮,则数码
    管是好的,反之,数码管是坏的;对于共阳极数码管,将公共端接高电平,其余各端口
    接入低电平,若都亮,则数码管是好的,反之,数码管是坏的。
    2.共阴极和共阳极数字显示器有什么区别?能否用 CD4511 直接驱动共阳极数字显示器?
    共阴极是把二极管的阴极接在一起,使用时公共端接低电平,其余端接高电平
    驱动,共阳极是把二极管的阳极接在一起,使用时公共端接高电平,其余端接低电平驱
    动。不能使用用 CD4511 直接驱动共阳极数字显示器,因为 CD4511 的输出是高电平有
    效,而驱动共阳极数字显示器需要低电平,可在 CD4511 的输出端接反相器驱动。
    3.为什么用二进制译码器可以设计任意组合逻辑电路?
    因为二进制译码器可以提供输入变量的全部最小项,利用这些最小项的组合便
    能实现任意逻辑函数。
    4.总结用集成电路进行功能扩展的方法。
    (1)根据所要求功能进行逻辑抽象,对给定的因果关系列出真值表
    (2)利用真值表写出对应的逻辑函数式
    (3) 根据电路具体要求和所有资源情况选定器件类型
    (4)将逻辑函数式根据所选器件转换或简化成利于实现的形式
    (5)根据所转化的逻辑函数连接电路
    (6)根据电路实验验证是否符合扩展要求

    五、反思总结

    本次实验学习了编码器和译码器的相关知识,并利用它们实现一定的逻辑功能。设计实
    验时,要求对数字逻辑电路有一定的掌握,否则也难以顺利完成。在第三个实验中, 在完整
    连接电路的前提下,我们总是不能得出正确实验结果,最后花费了大量时间进行检查,才发
    现是因为芯片损坏,在老师更换芯片后才得以顺利完成,不过已经浪费了大量时间。所以在
    实验前,一定要检查器件与接线的好坏,否则会因为检查电路浪费很多时间。

    展开全文
  • 实验目的 1、 熟悉中规模集成电路数据选择器的工作原理和逻辑功能。 2、 了解数据选择器的应用。 3、 掌握组合逻辑电路的设计方法,理解半加器和全加器的逻辑功能。 4、 掌握中规模集成电路加法器的工作原理...

    数据选择器与加法器

    15号试验台

    一、 实验目的

    1、 熟悉中规模集成电路数据选择器的工作原理和逻辑功能。
    2、 了解数据选择器的应用。
    3、 掌握组合逻辑电路的设计方法,理解半加器和全加器的逻辑功能。
    4、 掌握中规模集成电路加法器的工作原理及其逻辑功能。

    二、 实验原理

    ① 数据选择器
    在这里插入图片描述

    数据选择器又称多路选择器,是一个数据开关,它从N路源数据中选择一路送至输出端。
    在这里插入图片描述

    双4选1数据选择器74LS153
    74LS153功能表:
    在这里插入图片描述

    74151是八选一数据选择器,三个控制端A0、A1、A2,有8种组合,000、001、010、011、100、101、110、111。

    74LS151功能表
    在这里插入图片描述

    ②加法器
    在数字系统中,经常需要进行算术运算,逻辑操作及数字大小比较等操作,实现这些运算功能的电路是加法器。加法器是一种组合逻辑电路,主要功能是实现二进制数的算术加法运算。

    I、半加器
    ● 半加器完成两个一位二进制数相加,若只考虑两个加数本身,而不考虑来自相邻低位的进位,称为半加,实现半加运算功能的电路称为半加器。
    ●由真值表可得出半加器的逻辑表达式:
    在这里插入图片描述

    II、全加器
    全加器真值表
    在这里插入图片描述

    ●两个多位数相加是每一位都是带进位相加,所以必须用全加器。这时只要依次将低位的进位输出接到高位的输入,就可构成多位加法器了。
    ●全加器是一种由被加数、加数和来自低位的进位数三者相加的运算器。基本功能是实现二进制加法。
    ●逻辑表达式:

    在这里插入图片描述

    在这里插入图片描述

    III、串行进位加法器(结构简单、运算速度慢)
    在这里插入图片描述

    IV、并行加法器
    ●进位链
    把n个加法器单元电路按一定方式互联起来,即构成n位的 并行加法器。其由两部分组成:
    一 并行成分,指两个操作数的 所有位同时并行加入加法器运算;
    二 链结构。
    虽然操作数各位同时加入加法器进行运算,但并非所有位 佑数都同时产生,它存在进位的产生与传送问题,进位的产生与传送称为进位链,它的结构是影响加法器速度的关键。
    ●先行进位
    先行进位也称并行进位,指加法器各位的进位是各自独立 且同时产生的,高一位的进位不依赖低位的进位产生与传送。
    并行加法器任何一位的进位:
    在这里插入图片描述

    它可以分为两个部分,前者仅与这一位的两个操作数有关与低位的进位无关称它为本地进 位或进位生成,函数,记Gi; 后者不仅与操作数有关还与低位的进位有关称它为传递进位, 称Ai+Bi为传递函数Pi。因此可以写成:

    在这里插入图片描述

    V、超前进位并行加法器
    ●超前进位电路构成的快速进位的4位全加器电路74LS283,可实现两个四位二进制的全加。
    在这里插入图片描述

    ●加进位输入C0和进位输出C3主要用来扩大加法器字长,作为组间行波进位之用。由于它采用超前进位方式,所以进位传送速度快。

    在这里插入图片描述

    74LS283集成芯片引脚图

    三、 实验内容

    ①数据选择器
    1) 验证4选1数据选择器74LS153的逻辑功能并记录真值表。
    根据74LS153芯片引脚图连接电路,记录所得数据,和理论真值表很好的符合。

    74LS153真值表记录如下:
    在这里插入图片描述

    1. 验证8选1数据选择器74LS151的逻辑功能并记录真值表。
      根据74LS151的原理图连接电路,记录真值表,与理论对比,很好的符合。
      74LS151真值表记录如下:
      在这里插入图片描述

    4)用两个8选1数据选择器74LS151扩展成16选1数据选择器,实现逻辑函数
    ∑m(6,7,8,11,13)。
    首先,将两片151的三个输入端Ao、A1、A2连接在一起引出,作为16选1的四个输入端的其中三个。再将其中一个151的E‘与另一片E’经过一个反相器之后连接引出,作为16选1四个输入端剩下的那个A3。再将两个芯片的输出经过一个或门引出为Y。此时,十六选一数据选择器搭建完成。实验中为验证逻辑函数∑m(6,7,8,11,13),将对应的两芯片对应引脚连接输入。输出Y接小红灯。验证输入A0、A1、A2、A3,记录如下表:
    扩展电路图:

    在这里插入图片描述
    在这里插入图片描述

    ②加法器
    1) 用一片74LS283实现并行四位全加,将A置为1001,B置为0000~1001。
    要求A置为1001,将其中两个引脚接+5V,另外两个接地。B输入接四个开关,依次验证B置为0000~1001的情况,记录。

    记录结果如下:
    在这里插入图片描述

    2) 用两片74LS283和必要的门电路实现两个8421BCD码求和运算,结果仍为8421BCD码。
    在这里插入图片描述

    输出:S’(个位:S3S2S1S0) C’(十位)
    输出范围: 00~18 (S’:四位 C’ : 一位)
    输入:A(A3A2A1A0)+ B(B3B2B1B0)
    输入范围: A : 0~9 B : 0~9
    在这里插入图片描述

    I、先用第一片283(1)实现A+B的全加,得到S。
    II、题目要求个位S’和S的关系为:
    S’=S(S<10);S’=S-1010 (S≥10)
     S’=S(S<10);S’=S+0110(S≥10)
     S’=S+0000(S<10);S’=S+0110(S≥10)
    III、用第二片283将S进行修正,得到个位S’
    第二片283的A:0000或0110
    IV、第二片283的A3和A0直接接地,把A2和A1的
    值标为C’
    C’=0(S<10);C’=1(s≥10)
    V、C’=S3·S2+S3·S1+C

    实验记录:

    四、思考题

    ●用两片 74LS283 和必要的门电路实现一个带借位输入和借位输出的 8421BCD 码减法器,要求电路输出为原码。
    283原本是四位全加器,这里用于做减法器,很自然想到用反码代替被减数做加法运算。
    A四位输入,B四位输入。做A-B。Ci为借位输入,即低位向A借位,由于是二进制运算,所以借位只会为0或1。Co为借位输出,即A-B向高位借位,也为0或1。283本身有一个进位输入,将其取反引出作为Ci输入,无借位输入时,B反码加1,有借位输入时B反码不加。B取反码输入,连接283前先通过反相器。第一片283进位输出取反为Co。若A<B,Co
    为1,此时第一片输出结果为补码,需要用第二片283取补码。具体逻辑电路图如下:
    在这里插入图片描述

    第一片283输出,与Co做异或,因为若没有进位输出,说明减法结果为正数,不需要求补码。若结果为负数,此时Co为1,则第一片283输出取反输入第二片283,同时Co作为第二片Ci,因为取反加一为补码,第二片输出结果为A-B的差值绝对值。

    五、实验总结与反思

    I、使用门电路实现半加器与全加器时,首先列出半加器真值表或全加器真值表,然后由真值表得到逻辑表达式,再通过化简,画出逻辑电路图。
    II、使用四位二进制全加器74LS283设计代码转换电路时,由于具有加法器功能,所以很方便进行转换。比如8421转换为余3码,余3码与8421码相差3,所以加三就可以得到余3码。相差部分,只要用283进行加法。
    III、15号桌74LS04芯片1号引脚与2号引脚之间的非门已损坏,导致实验过程中耽误较长时间才检查出来。以后实验连线之后,若结果与理论不符,应使用逻辑笔反向检验,以尽快找到问题。发现芯片问题应在接下来实验内容中额外注意避开使用。

    展开全文
  • module encoder8_3(S,I7,I6,I5,I4,I3,I2,I1,I0,Y2,Y1,Y0,YS,YEX); input S,I7,I6,I5,I4,I3,I2,I1,I0; output Y2,Y1,Y0,YS,YEX;reg Y2,Y1,Y0,YS,YEX; always @(S,I7,I6,I5,I4,I3,I2,I1,I0) begin if (S)begin Y2=1'b1...

    module encoder8_3(S,I7,I6,I5,I4,I3,I2,I1,I0,Y2,Y1,Y0,YS,YEX); input S,I7,I6,I5,I4,I3,I2,I1,I0; output Y2,Y1,Y0,YS,YEX;reg Y2,Y1,Y0,YS,YEX; always @(S,I7,I6,I5,I4,I3,I2,I1,I0) begin if (S)begin Y2=1'b1;Y1=1'b1;Y0=1'b1;YS=1'b1;YEX=1'b1;end else if(I7&&I6&&I5&&I4&&I3&&I2&&I1&&I0)begin Y2=1'b1;Y1=1'b1;Y0=1'b1;YS=1'b1;YEX=1'b1;end else if(!I7)begin Y2=1'b1;Y1=1'b1;Y0=1'b1;YS=1'b1;YEX=1'b0;end else if(!I6)begin Y2=1'b1;Y1=1'b1;Y0=1'b0;YS=1'b1;YEX=1'b0;end else if(!I5)begin Y2=1'b1;Y1=1'b0;Y0=1'b1;YS=1'b1;YEX=1'b0;end else if(!I4)begin Y2=1'b1;Y1=1'b0;Y0=1'b0;YS=1'b1;YEX=1'b0;end else if(!I3)begin Y2=1'b0;Y1=1'b1;Y0=1'b1;YS=1'b1;YEX=1'b0;end else if(!I2)begin Y2=1'b0;Y1=1'b1;Y0=1'b0;YS=1'b1;YEX=1'b0;end else if(!I1)begin Y2=1'b0;Y1=1'b0;Y0=1'b1;YS=1'b1;YEX=1'b0;end else if(!I0)begin Y2=1'b0;Y1=1'b0;Y0=1'b0;YS=1'b1;YEX=1'b0;end else begin Y2=1'b0;Y1=1'b0;Y0=1'b0;YS=1'b0;YEX=1'b0;end end endmodule

    展开全文
  • 北邮数电综合实验,基于数电实验板上的MAX Ⅱ芯片实现的。包含功能,郁金香的浇水施肥捉虫,利用4*4键盘除虫,并包含按键音,养殖成功后会播放首美妙的音乐。采用状态机实现。 与以下链接的代码对应,报告内只附了...
  • 西南科技大学数电实验FPGA报告 #数字信号基本参数与逻辑门电路功能测试及FPGA 更多请加qq:2934915716## 标题 西南科技大学数电FPGA第次实验 西南科技大学数电FPGA第实验报告
  • 数电实验.7z

    2019-07-26 13:00:16
    华中科技大学数字电路实验报告一到四(附实验内容。2019级
  • 2.用实验内容1中生成的半加器模块和逻辑门设计实现个全加器,仿真验证其功能,并下载到实验板测试,要求用拨码开关设定输入信号,发光二极管显示输出信号。 3.用3线-8线译码器(74LS138)和逻辑门设计实现函数F,...
  • 数电实验验收已经结束了,实验报告也已经提交很久了,就把VHDL代码发到CSDN上分享一下,造福后来的学弟学妹,这也是我第篇博客,以后也会分享一些单片机、PCB、FPGA之类的内容。 老师上学期没教状态机,自己也没...
  • 从0:0:0计时到0:9:59的时钟发生器设计原理,另附实验报告
  • 某福建大三本17级61系的数电作业,Ms huang班,这里bike文件夹是代码版本,另外为了应付老师图形...比如稍微修改个参数就会导致结果的奇怪变化,笔者水平有限,无法解决,敬请谅解,报告批改意见:有真值表之类的更好
  • 数电实验九:计数器的设计

    万次阅读 2018-07-03 19:49:56
    数字电子技术实验报告 实验题目:计数器的设计 预习报告 内容 使用JK触发器设计个16进制异步减法计数器,并用逻辑分析仪观察并记录CP和每位的输出波形。 JK触发器功能/真值表 CP时钟 J K 工作状态 Q+Q^+Q+...
  • 数电实验七:译码显示电路

    万次阅读 2018-07-03 19:48:47
    数字电子技术实验报告 实验题目:译码显示电路 预习报告 内容 74LS194芯片相关。 功能与真值表 CP时钟 Cr‾\overline{Cr}Cr清零 S1{S_1}S1​ S0{S_0}S0​ 工作状态 QA+Q_A^+QA+​ QB+Q_B^+QB+​ QC+Q_C^+QC+​...
  • 数字电子技术实验报告 实验题目:计数、译码、显示综合实验 预习报告 内容 使用实验箱上74LS160实现个60进制计数器,使用LED“0-1”显示器检查计数结果,逻辑分析仪观察并记录十进制计数器和六进制计数器 Q3…Q0...
  • 数电课程实验一

    千次阅读 2019-03-27 12:10:01
    数字逻辑实验报告(1) 数字逻辑实验1 、系列二进制加法器设计50% 二、小型实验室门禁系统设计50% 总成绩 评语:(包含...
  • 北邮VHDL数电实验—电子沙漏

    千次阅读 2014-11-23 22:55:00
    由于APEC假期推迟了周,上周五我们才交实验报告,在这里我就不把自己的全部实验报告贴上来了。
  • 中山大学数电实验时钟设计大作业

    千次阅读 2018-08-03 10:51:45
    抠图版实验报告 内容1 实验要求: 使用Protues和Basys3实验板实现具有分、秒计时的计数器,计数结果要求在7段数码管(7SEG-MPX4-CC-BLUE)上显示,并检查结果 proteus设计思路: 在proteus上使用可进位的十...
  • 数字电子钟Multisim仿真(数电课设+实验报告

    千次阅读 多人点赞 2020-08-10 22:57:58
    我本次的数电课设是设计个电子时钟,并用Multisim实现仿真 因为自己刚开始做这个实验的时候也是网上的一些资料帮助了自己,所以我也想把自己的东西分享出来,给其他人一些思路。 这个是总体的设计要求 上传的...
  • 当节目主持人宣读题目内容后,说声“抢答开始”,选手考虑好答案后立即按下摆在面前的抢答键,在这期间抢答器要完成以下3项工作。 1)优先编码电路立即分辨出抢答器的编号,并由锁存器进行锁存,然后由译码显示...
  • 在下面这个链接里: http://docs.google.com/fileview?id=0B_IAvxLi-MonMjhmMDM5OTgtNzgyMC00MTMwLWJiNGItMmUxODQ4MGY2ZmUz&hl=zh_CN  完整的实验报告: 1. 电子锁功能要求 l 2种工作模式,可以设置和校验密码 l 密码...
  • 数字电子技术实验报告 实验题目:计时器设计 实验报告 内容 使用Protues和Basys3实验板实现具有分、秒计时的计数器,计数结果要求在7段数码管(7SEG-MPX4-CC-BLUE)上显示,并检查结果。 原理 用四片74LS90...

空空如也

空空如也

1 2 3
收藏数 50
精华内容 20
关键字:

数电实验报告实验一