74138为二进制译码器，能把二进制代码编译为0~7的十进制数值。

74LS138和74HC138：

74hc138的逻辑功能和74ls138是一样的。74hc138是高速CMOS芯片，du工作电源电压为2V - 6V，输出端驱动zhi电流为正负25mA。74ls138是TTL芯片，工作电源电压为5V，输出驱动电流高电平-400微安，低电平8mA。

将具有特定含义的二进制代码变换(翻译)成一定的输出信号，以表示二进制代码的原意，这一过程称为译码。译码是编码的逆过程，即将某个二进制代码翻译成电路的某种状态。

module decode_38 (
	input wire[2:0] a,
	output reg[7:0] y
);
	integer i;
	always @(*) begin //******
		for (i=0;i<8;i=i+1) begin
			if (a==i)
				y[i]<=1;
			else y[i]<=0;
		end
	end
endmodule
module decode_38_tb;
	reg A,B,C;
	wire [7:0] y;
	wire [2:0] a;
	assign a={A,B,C};
	decode_38 D(.a(a),
							.y(y)
							);
	initial begin
		A=0;B=0;C=0;#100;
		A=0;B=0;C=1;#100;
		A=0;B=1;C=0;#100;
		A=0;B=1;C=1;#100;
		A=1;B=0;C=0;#100;
		A=1;B=0;C=1;#100;
		A=1;B=1;C=0;#100;
		A=1;B=1;C=1;#100;
	end
endmodule
		

38译码器在单片机系统中的作用是什么?
这个根据三--八译码器功能和你设计的单片机系统功能需要而定。
一般当外围芯片较多时 ，单片机的IO口不能提供如此多的片选信号时，用三八译码器即可以只用3个I/O口 分配 8 个片选信号给 8 个外围芯片，从而对外围芯片进行分时的读写操作！
希望对你有点帮助！
三八译码器在单片机的作用
作用一：当一个选通端(G1)为高电平，另两个选通端(/(G2A)和/(G2B))为低电平时，
可将地址端(A、B、C)的二进制编码在一个对应的输出端以低电平译出。
作用二：利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器；若外接一个反相器还可级
联扩展成 32 线译码器。
作用三：若将选通端中的一个作为数据输入端时，138 还可作数据分配器。
74系列的三八译码器都哪些
狭义的74系列三-八译码器仅包括74138，广义的74系列三-八译码器型号就很多了，包括74138、74LS138、74ALS138、74HC138、74HCT138、74AHC138、74AHCT138、74AC138、74ACT138、74F138、74LVC138等很多型号，还有74LS137也同样是三-八译码器。
什么是38译码器啊
38译码器是指将3位2进制数通过电路转换成八路不同状态的输出；以74ls138为例：
①当一个选通端(E1)为高电平，另两个选通端((/E2))和(/E3))为低电平时，可将地址端(A0、A1、A2)的二进制编码在Y0至Y7对应的输出端以低电平译出。比如：A2A1A0=110时，则Y6输出端输出低电平信号。
②利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。
③若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。
④可用在8086的译码电路中，扩展内存。
大家帮忙给解释下译码器的原理功能吧38译码器(74LS154,74HC138)的功能是什么啊详细的资料
用法：通过三位二进制数来控制输出低电平。
原理：有三个选通端，只有当选通端为100时138才工作，每一个二进制数对应一个低电平的输出，比如000对应y1(非)，其他的同理，需要注意的是在正常工作时，其他的输出都是高电平，只有一个是低电平。
什么是38译码器啊、三八译码器，就介绍到这里啦！感谢大家的阅读！希望能够对大家有所帮助！

Verilog实现38译码器
// An highlighted block
var foo = 'bar';

module decode_38(date_in, date_out);
    
    input [2:0] date_in;        //date_in[2],date_in[1],date_in[0]
    output reg [7:0] date_out; 
    
    //行为建模：组合逻辑电路
    always @ (*)    begin
        case(date_in)                 //case语句：括号为输入的条件
           3'd0     : date_out = 8'b0000_0001;
           3'd1     : date_out = 8'b0000_0010;
           3'd2     : date_out = 8'b0000_0100;
           3'd3     : date_out = 8'b0000_1000;
           
           3'd4     : date_out = 8'b0001_0000;
           3'd5     : date_out = 8'b0010_0000;
           3'd6     : date_out = 8'b0100_0000;
           3'd7     : date_out = 8'b1000_0000;
        endcase
    end
    
endmodule

// An highlighted block
var foo = 'bar';
`timescale 1ns/1ps
module decode_38_tb;

    reg [2:0] date_in;        //date_in[2],date_in[1],date_in[0]
    wire[7:0] date_out;
    
    decode_38 decode_38_inst(
        .date_in(date_in), 
        .date_out(date_out)
    );

   //port
   initial begin
          date_in = 3'b000;
    #200  date_in = 3'b001;
    #200  date_in = 3'b010;
    #200  date_in = 3'b011;
    #200  date_in = 3'b100;
    #200  date_in = 3'b101;
    #200  date_in = 3'b110;
    #200  date_in = 3'b111;
   end
endmodule