精华内容
下载资源
问答
  • ic版图设计

    2015-10-09 00:37:02
    微电子行业必备,ic版图设计的课件,非常实用的课件,分享给大家!
  • IC版图设计工程师面试题,一、 简述CMOS工艺流程,并附图形加以说明 二、 请根据下面的版图画出电路图
  • IC版图设计过程

    2020-07-05 22:01:19
    IC版图设计主要是画金属,设计过程如下: Step1:准备阶段:设计原理图输入+文艺文件设置 Step2:设计输入:版图设计 Step3:设计验证:设计规则检查(DRC)+匹配检测(LVS); Step4:性能验证:寄生参数提取...

    IC版图设计主要是画金属,设计过程如下:

    Step1:准备阶段:设计原理图输入+文艺文件设置

    Step2:设计输入:版图设计

    Step3:设计验证:设计规则检查(DRC)+匹配检测(LVS);

    Step4:性能验证:寄生参数提取(RCX)+后仿真验证

     

    设计规则考虑了工艺技术、缺陷密度、寄生效应等因素,规定了同层与不同层之间的最小距离,同时也限制了最小面积。

    展开全文
  • IC版图设计学习

    2021-02-07 16:56:00
    学习模拟IC版图设计快两个月了,现在开始将自己这段时间以来的学习内容做一个总结同时也是作为自己所学的记录方便以后回顾; 半导体基础知识 1. 集成电路材料组成: 导体:主要是金属,常用的有铝,铜,金,钨等;其...

    背景

    学习模拟IC版图设计快两个月了,现在开始将自己这段时间以来的学习内容做一个总结同时也是作为自己所学的记录方便以后回顾;

    半导体基础知识

    1. 集成电路材料组成:
    导体:主要是金属,常用的有铝,铜,金,钨等;其功能1.形成器件本身的接触线,2.形成器件间的互连线,3.形成焊盘;
    半导体:主要有SI,Ge,GaAs,InP,SIC等,半导体在集成电路制作中起着根本性作用;集成电路通常都是制造在半导体衬底上;IC中的基本元件依靠半导体的特性构成,
    半导体材料的特性
    1.通过参入杂质可明显改变其导电性能;
    2.受外界热刺激时,导电能力将显著变化,利用此特性可制出热敏器件;
    3.光照也可改变半导体的电导率,成为半导体光电效应,利用该特性,可制出光敏电阻,等光电器件;
    4.多种由半导体形成的结构,注入电流时会发光,可制造发光二极管;

    本征半导体:一种纯净的不含杂质,没有缺陷的半导体;
    杂质半导体:在本征半导体中掺入微量杂质,可明显改变其导电性能;根据掺入的杂质类型分为P型和N型半导体;

    P型半导体
    在本征半导体中掺入微量3价元素,如硼,铝等;构成了P型半导体,3价元素与硅形成共价键时缺少一个电子(产生一个空穴),相邻的价电子只需获得极小外界能量,就可挣脱共价键束缚而填补到这个空穴,从而产生一个可导电的空穴;由于3价元素,容易接受价电子,所以称为”受主杂质“,P型半导体中,空穴为多数载流子,电子为少数载流子;

    N型半导体
    在本征半导体中掺入微量5价元素,如氮,磷等施主杂质与硅形成共价键时多出一个电子,容易挣脱共价键束缚成为自由电子,传导电流;N型半导体中,电子为多数载流子,空穴为少数载流子;

    **绝缘体:**主要SiO2,SiON,Si3N4等,作用:1. 实现器件,导线间的绝缘隔离,2.充当离子注入及扩散的掩膜;3.器件的钝化层

    器件物理

    1.PN结(PN结二极管:在PN结两端加上欧姆接触就得到PN结二极管)
    P型半导体和N型半导体接触,交界面形成了PN结,在P型半导体中有多子空穴和与空穴数量相等不能移动的负离子,以及本征激发产生的电子-空穴对;而在N型半导体中有自由电子和与电子数量相等不能移动的正离子,以及本征激发产生的电子-空穴对;由于两者中的正负电荷相等,所以整体呈电中性
    PN结,具有正向导通,反向截止的单向导电特性;
    原理
    刚开始时,扩散运动的作用,P区中的多子空穴向N区扩散,N区中的多子自由电子向P区扩散,空穴和自由电子在途中复合,于是在交界面附近形成空间电荷区,也称耗尽层,在耗尽层中正负离子形成一电场(内建电场由N指向P),该电场阻止扩散运动进行,将空穴拉回P区,将电子拉回N区形成与扩散电流相反的漂移电流,当扩散运动与与飘移运动相等时,PN结达到动态平衡;扩散电流与漂移电流大小相等,方向相反,流过PN结总电流为0
    在这里插入图片描述
    PN结两端加正向电压时,内建电场被削弱,飘移电流减小,有更多的电子(空穴)扩散通过PN结,随正向电压增大流过PN结的电流呈指数增长
    PN结两端加反向电压时,内建电场被加强,仅有少子飘移通过PN结,随反向电压增大流过PN结也只有很小漏电流;
    在这里插入图片描述
    未完,,,

    展开全文
  • IC版图设计及制造工艺流程,包括版图的规划布局及注意事项!!!!!
  • ic版图设计经验总结

    2010-03-07 18:34:16
    ic版图设计经验过程中的经验总结!值得借鉴...
  • IC版图设计培训课件

    2008-12-16 01:26:19
    电子科技大学的IC版图培训资料,希望对大家有用。好资源,共分享。
  • 一些双极型版图设计时的规则,如果有兴趣,可下下来看看。
  • 讲解IC版图结构的详细内容,包括集成电路设计和制作,以及之后的器件版图设计,并介绍版图设计规则.文件为pdf格式. 资料实在是不好找,这里尽力给大家提供.
  • IC模拟版图设计.ppt

    2021-03-08 19:39:31
    IC版图设计的PPT
  • IC模拟版图设计.pdf

    2019-08-13 14:54:32
    模拟IC版图设计,包括版图基本知识、版图所需文件、版图设计过程中需要考虑的问题等。
  • 非常好的IC模拟 版图设计 全面讲述版图设计时遇到的问题
  • CMOS数字IC版图设计

    2014-02-28 17:27:47
    大学专业课老师的CMOS数字IC版图设计PPT,内容很详细,适合自学。
  • 第一部分:了解版图 版图的定义 版图的意义 版图的工具 版图的设计流程 第二部分:版图设计基础 认识版图 版图组成两大部件 版图编辑器 电路图编辑器 了解工艺厂商
  • bandgap版图设计

    2010-08-04 16:29:16
    本论文首先介绍半导体制造技术、模拟IC版图设计的基本流程,然后通过bandgap的单元版图设计到整体版图设计流程具体介绍模拟版图设计的一些细节和一些问题的解决方法,最后介绍一些平面布局及封装技术。 本设计使用...
  • ic版图职业师认证

    2012-10-10 13:50:10
    集成电路版图设计师 职业定义 通过EDA设计工具,进行集成电路后端的版图设计和验证,最终产生送交 供集成电路制造用的GDSII数据
  • 简单的反相器版图设计 和之前一样Cell View 设置如下: 简单说明一下,这个当然可以调用别人的mos直接做个反相器但是我们为了熟悉操作从基础做起…一点点画… 这就是我们的画布,下面简单介绍一下。 左面是图层...

    接着(一)来说,之前我们画了一个反相器的简单原理图。现在我们来画一个反相器简单的版图…当然我们不考虑细节,比如参数最小尺寸什么的…因为我是萌新,我也在摸索,先画个玩玩…

    简单的反相器版图设计

    和之前一样Cell View
    在这里插入图片描述
    设置如下:
    在这里插入图片描述
    简单说明一下,这个当然可以调用别人的mos直接做个反相器但是我们为了熟悉操作从基础做起…一点点画…
    这就是我们的画布,下面简单介绍一下。
    左面是图层选择器,右面是画版图的地方
    在这里插入图片描述
    在画版图的时候常用快捷键是:O插入过孔Cantact,P Path画路径,最小尺寸的,R rectangle画矩形,s移边(重中之重…一定要先什么都不选再点边,不然就是选中图形移动),k调出一个尺子(持续添加…因为记不全)
    让我们简单来画一画
    PS:根据规则限制,把这个X snap和Y snap配置一下,0.005
    在这里插入图片描述
    1、画N-Well(注意选择更改图层,不然就会像我一样s半天动不了,生气!还有就是如果发现他总对其按G就行了·就变为不自动对齐)
    在这里插入图片描述
    2、画有源区
    在这里插入图片描述
    3、画多晶硅
    在这里插入图片描述
    4、利用SN和SP画重掺杂区,SN+AA=N+重掺杂,SP+AA=P+重掺杂
    在这里插入图片描述
    现在其实已经画好两个栅极在一起的C-MOS
    5、画接触孔,用来金属连接的
    在这里插入图片描述
    5、将和衬底连接的重掺杂
    在这里插入图片描述
    6、用Contact和Poly把输入引出来(shift+C裁剪快捷键,先选中然后画矩形,Tab加左键可平移视图)
    在这里插入图片描述
    7、用金属(M1)连接
    在这里插入图片描述
    8、用Label标号
    在这里插入图片描述
    选择这个层
    在这里插入图片描述
    在这里插入图片描述
    仿真
    接下来要干的就是仿真了,版图仿真Calibre和原理图仿真区别很大。
    1、DRC检查
    在这里插入图片描述

    在这里插入图片描述
    找到你的DRC规则
    在这里插入图片描述
    然后RUN DRC
    我对不起大家…呜呜呜一堆错误,错误报告双击后可在版图上高亮显示…不多说了,让小菜鸡先去改改…
    在这里插入图片描述
    读了一边规则,重点挑了几个重点的写了篇博客:
    https://blog.csdn.net/u010594449/article/details/105703353
    然后重画了一下这个反相器,按照规矩画了…不瞎画了…
    在这里插入图片描述

    在这里插入图片描述
    只剩下了金属密度问题(…读了规则设计后改也是累死个人…人都气炸了…还是要多练习熟悉规则才好…或者直接调MOS…O过孔就简单多了…)金属密度问题在流片的时候解决…目前为止DRC检测就算完成了
    进行LVS检测
    在这里插入图片描述
    差不多的操作
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    对不起各位,我又报错了…因为我瞎画的,所以…嘻嘻嘻长宽不一样…所以…我又要去改了…人傻了。懒人有懒办法,嘻嘻嘻我去改原理图!
    在这里插入图片描述
    哈哈哈,机智如我
    在这里插入图片描述
    LVS正确,然后是PEX检测(提取寄生参数)
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    这里注意,要改Format为Calibreview
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    生成Calibre
    在这里插入图片描述
    后仿真:
    依旧用inv_tb测试
    在这里插入图片描述
    在这里插入图片描述
    不同之处要加上calibre顺序
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    完成!好了,本次记录到此就结束了。下一个可能是全加器制作顺便复习一下基本原理!不过可能需要等一段日子了…最近要学的东西好多

    展开全文
  • IC版图的butting结构

    2013-09-29 18:35:15
    讲解版图的butting 结构。经常用在版图工作当中。希望对集成电路版图设计的工作者有所帮助。
  • 集成电路版图设计 概念 技巧 的英文版 比较经典 希望可以帮助大家
  • 版图设计培训资料第四部分:版图设计艺术 4.2 寄生电容 4) 特定的工艺中,随着金属层次越高,最小宽度越大。 M1离衬底最近,单位面积电容越大。M4走供电总线,M3用作二级供电,如下图所示M2的寄生电容最小。 根据...

    版图设计培训资料

    第四部分:版图设计艺术 4.2 寄生电容 4) 特定的工艺中,随着金属层次越高,最小宽度越大。 M1离衬底最近,单位面积电容越大。M4走供电总线,M3用作二级供电,如下图所示M2的寄生电容最小。 根据设计要求选择最小寄生电容层次 当层次离衬底越来越远时单位面积的电容越来越小,但最小宽度却在增大。 * 技术中心内部资料 第四部分:版图设计艺术 4.2 寄生电容 4.2.1 减小寄生电容的方法 寄生电容=金属线宽×金属长度×单位面积电容 1)敏感信号线尽量短 2)选择高层金属走线 最高层金属,离衬底最远,单位面积电容最小 3)敏感信号彼此远离 4)不宜长距离一起走线 5)电路模块上尽量不要走线 6)绕开敏感节点 * 技术中心内部资料 第四部分:版图设计艺术 4.3 寄生电阻 1)每根金属线都有寄生电阻(对于版图电流超过0.5mA就应该留意它的线宽、drop的影响) 2)如下图:我们希望这根导线能承载1毫安的电流,金属最小宽度是2um,当电流流过这一长导线时,它上面的压降是多少?电路要求10mv的电压降?如何改进? 2.1)IR Drop一般不要超过10mv,这意味着导线增加5倍。 3)电源布线时尤其要注意 金属层是每方块50毫欧=0.05欧 长/宽=方块数 * 技术中心内部资料 第四部分:版图设计艺术 4)可以根据19毫安的总电流来确定整条导线的尺寸。对 这条导线采用每微米0.5毫安,需要的导线宽度为38微米才可靠。(用总电流安培数除以每微米安培数19/0.5) 沿整条路径都布置很粗的供电方案 使导线沿路径逐渐变细可节省面积 * 技术中心内部资料 第四部分:版图设计艺术 4.3 寄生电阻 4.3.1 减小寄生电阻 寄生电阻=(金属长度/金属宽度)×方块电阻 1)加大金属线宽,减小金属长度 2)如果金属线太宽,可以采用几层金属并联走线 M1M2M3三层金属并联布线,总的寄生电阻减小1/3 * 技术中心内部资料 第四部分:版图设计艺术 4.4 减小CMOS器件寄生效应 将晶体管裂开,用多个手指(finger)并联取代 * 技术中心内部资料 第四部分:版图设计艺术 4.5 天线效应 1)天线效应:在工艺干法刻蚀时会在晶片表面淀积电荷,暴露的导体可以收集能够损坏薄栅介质的电荷,这种失效机制称为等离子致损伤/天线效应。 2)解决天线效应的方法: 金属跳层 用PN结将其电荷引入衬底 * 技术中心内部资料 第四部分:版图设计艺术 4.6 闩锁效应 1. Latch up 是指cmos晶片中, 在电源power VDD和地线GND之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路, 它的存在会使VDD和GND之间产生大电流。 2. Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔发生在内部电路。 3. 随着IC制造工艺的发展, 封装密度和集成度越来越高,产生Latch up的可能性会越来越大。 4. Latch up 产生的过度电流量可能会使芯片产生永久性的破坏, Latch up 的防范是IC Layout 的最重要措施之一。 * 技术中心内部资料 第四部分:版图设计艺术 5. Latch up 的原理分析(一) CMOS INV与其寄生的BJT截面图 寄生BJT形成SCR的电路模型 B到c的增益可达数百倍 * 技术中心内部资料 第四部分:版图设计艺术 6. Latch up 的原理分析(二) Q1为一垂直式PNP BJT, 基极(base)是nwell, 基极到集电极(collector)的增益可达数百倍;Q2是一侧面式的NPN BJT,基极为P substrate,到集电极的增益可达数十倍;Rwell是nwell的寄生电阻;Rsub是substrate电阻。 以上四元件构成可控硅(SCR)电路,当无外界干扰未引起触发时,两个BJT处于截止状态,集电极电流是C-B的反向漏电流构成,电流增益非常小,此时Latch up不会产生。 当其中一个BJT的集电极电流受外部干扰突然增加到一定值时,会反馈至另一个BJT,从而使两个BJT因触发而导通,VDD至GND间形成低抗通路,Latch up由此而产生。 * 技术中心内部资料 第四部分:版图设计艺术 7. 版图中产生的latch up? 输出电流很大的情况下; (P和N之间至少间距30-40u) 直接接到PAD的MOS管的D端; (将MOS管的D端加大,孔到AA的间距至少2u) 产生clk,开

    展开全文
  • 模拟版图设计工程师为专业版图设计人员,主要负责通过EDA设计工具,进行集成电路后端的版图设计和验证,最终产生送交供集成电路制造用的GDSII数据。中文名版图设计工程师,我们也称之为layout 。 工作内容负责进行...
  • Candence教程(IC部分CMOS模拟集成电路设计与仿真实例 基于Hspice),包括电路设计仿真ADE、和版图设计Virtuoso Layout Editing。是本人在学习使用Candence时在网上搜集到的资源的合集,现在一起分享给大家。主要是...
  • IC设计基础(流程、工艺、版图、器件) 面试试题
  • 在对传统横向PNP管版图和晶体管寄生效应分析的基础上,提出了一种基于双极工艺的横向PNP管设计方案,并给出了一个适用于功率集成电路中高性能横向PNP输出管的版图设计
  • 版图设计是制造IC的基本条件,版图设计是否合理对成品率、电路性能、可靠性影响很大,版图设计错了,就一个电路也做不出来。若设计不合理,则电路性能和成品率将受到很大影响。版图设计必须与线路设计、工艺设计、...
  • 模拟版图设计处于IC设计流程的后端,属于模拟IC设计岗位的一种,随着国内集成电路产业的蓬勃发展,需要用到的岗位也越来越多,而每个芯片最终能够付诸于生产都离不开集成电路版图设计师的功劳,所以对于这类人才是...
  • 集成电路的版图设计,一本比较不错的入门书籍,首先介绍了集成电路各基本单元的版图,器件的模型,基于Lamda的版图设计规则,版图的寄生参数,数字电路,模拟电路,存储器等的版图设计
  • 模拟版图设计流程

    千次阅读 2019-05-01 16:35:52
    模拟版图设计流程 首先对全部步骤进行一个汇总如以下8步: 1、建立原理图(电路图)--Composer 2、建立Symbol视图 3、原理图仿真--ADE 4、版图设计--Assurance Virtuoso 5、设计规则检查---Assura DRC 6、版图与...
  • IC设计的一些基础入门基础知识,希望有所帮助
  • 版图设计_基础+全面

    2011-11-02 23:35:26
    版图设计_基础+全面:集成电路版图设计与工具。 8.1 工艺流程的定义 8.2 版图几何设计规则 8.3 版图图元 8.4 版图设计准则 8.5 电学设计规则与布线 8.6 基于Cadence平台的全定制IC设计 8.7 芯片的版图布局 8.8 版图...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 1,530
精华内容 612
关键字:

ic版图设计