2021计算机考研暑期复习知识点：CPU中断CPU中断什么是中断允许触发器?它有何作用?解：中断允许触发器是CPU中断系统中的一个部件，他起着开关中断的作用(即中断总开关，则中断屏蔽触发器可视为中断的分开关)。在什么条件和什么时间，CPU可以响应I/O的中断请求?解：CPU响应I/O中断请求的条件和时间是：当中断允许状态为1(EINT=1)，且至少有一个中断请求被查到，则在一条指令执行完时，响应中断。某系统对输入数据进行取样处理，每抽取一个输入数据，CPU就要中断处理一次，将取样的数据存至存储器的缓冲区中，该中断处理需P秒。此外，缓冲区内每存储N个数据，主程序就要将其取出进行处理，这个处理需Q秒。试问该系统可以跟踪到每秒多少次中断请求?解：这是一道求中断饱和度的题，要注意主程序对数据的处理不是中断处理，因此Q秒不能算在中断次数内。N个数据所需的处理时间=P×N+Q秒平均每个数据所需处理时间= (P×N+Q) /N秒求倒数得：该系统跟踪到的每秒中断请求数=N/(P×N+Q)次。在程序中断方式中，磁盘申请中断的优先权高于打印机。当打印机正在进行打印时，磁盘申请中断请求。试问是否要将打印机输出停下来，等磁盘操作结束后，打印机输出才能继续进行?为什么?解：这是一道多重中断的题，由于磁盘中断的优先权高于打印机，因此应将打印机输出停下来，等磁盘操作结束后，打印机输出才能继续进行。因为打印机的速度比磁盘输入输出的速度慢，并且暂停打印不会造成数据丢失。CPU对DMA请求和中断请求的响应时间是否一样?为什么?解：CPU对DMA请求和中断请求的响应时间不一样，因为两种方式的交换速度相差很大，因此CPU必须以更短的时间间隔查询并响应DMA请求(一个存取周期末)。以上是小编为大家整理分享的“2021计算机考研暑期复习知识点：CPU中断”相关内容，希望对大家有帮助。更多考研福利关注“计算机考研研究院”公众号点击“资料下载”即可拥有！
☀22研友加：1071300584
☀21研友加：723214845
●考研计算机 | 数据结构—结构算法
●考研计算机 | 数据结构—研究内容
●考研计算机 | 数据结构—物理结构
●考研计算机 | 总线
确认过眼神你是我爱的人更多考研资讯  关注我们就对了扫码关注我们

CPU响应中断的条件
  1．中断源如何向CPU表达中断请求
  一般是设置中断请求触发器，在需要CPU服务时，将中断请求触发器置位，其1端或0端输出的跳变作为中断请求信号。显然中断源可以随时提出中断请求。    
  2．中断请求何种情况下才可能得到CPU响应
  一个中断请求在同时具备下列两个条件时，才有可能得到CPU响应：
  ①该中断源未被屏蔽；
  ②该中断请求在当前所有中断请求中级别最高。
  3．CPU何时响应中断
  CPU在同时满足下列两个条件时，响应中断：
  ①IF=1(对非屏蔽中断，没有此项要求)；
  ②现行指令执行完。
  CPU在每一个指令周期的最后一个总线周期的最后一个时钟周期的开始采样中断请求输入线，若有中断请求，则下一步不进入取指令周期，而进入中断响应周期，如图所示。对于8086系列CPU，中断响应周期为两个。
                           


    之所以把一条指令执行完作为响应中断的条件，是因为中断响应周期以及中断服务程序要占用CPU资源。如果在执行一条指令的中间响应中断，则指令的当前状态既不能保存也无法加以恢复。与此相对比，DMA操作是在DMA控制器的作用下进行的，不占用CPU资源，所以在一条指令执行中间、当前总线周期结束即可进入DMA周期。
 

	

超过10万人正在关注
赶快来关注吧，这里有你想找的热点资讯，这里有你想要的各种资料，还有海量的资源，还在等什么。快来关注，大佬带你开车。
1、什么是CPU
计算机的基本硬件系统由运算器、控制器、存储器、输入设备、输出设备5大部件组成。
运算器和控制器等部件被集成在一起称为中央处理单元(Central Processing Unit,CPU).CPU
是硬件系统的核心。
2、CPU的用途
CPU主要负责获取程序指令、对指令进行译码并加以执行。
CPU的功能如下：
3、CPU的组成
CPU主要由运算器、控制器、寄存器和内部总线等部件组成。
3.1 运算器
运算器包括算术逻辑单元(ALU)、累加器、缓冲寄存器、状态条件寄存器等。它的主要工作是完成所规定的的各种算术和逻辑运算。
算术逻辑单元(ALU)：ALU的重要组成部件，负责处理数据，实现算术和逻辑运算。
累加器(AC)：当执行算术或逻辑运算时，为ALU提供一个工作区。
数据缓冲器(DR)：作为CPU和内存、外部设备之间数据传送的中转站、操作速度的缓冲；
在单累加器结构的运算器中，DR还可以作为操作数寄存器。
状态寄存器(PSW)：保存算术指令和逻辑指令运行或测试的结果建立的的各种条件码内容，分为状态标志和控制标志。
3.2 控制器
用于控制这个CPU的工作，不仅要保证程序的正确执行，还要能处理异常事件。
控制器主要包括指令控制逻辑、时序控制逻辑、总线控制逻辑、中断控制逻辑。
3.2.1 指令控制
指令寄存器(IR)：当执行一条指令时，需要先把它从内存存储器取到缓冲寄存器中，再送入IR中暂存，指令译码器会根据IR的内容产生各种微操作命令，控制其他部件协调工作，完成指令的功能。
程序计数器(PC)：PC具有寄存和计数两种功能。又称为指令计数器。
地址寄存器(AR)：用来保存当前CPU所访问的内存单元地址。
指令译码器(ID)：包含指令操作码和地址码两部分，为了能执行任何给定的指令必须对操作码进行分析，以便识别要进行的操作。
3.2.2 时序控制
时序控制要为每条指令按时间顺序提供应有的控制信号。
3.2.3 总线控制
为多个功能部件提供服务的信息通路的控制电路。
3.2.4 中断控制
用于控制各种中断请求，并根据优先级排队，逐个交给CPU处理。
3.3 寄存器组
分为专用寄存器、通用寄存器。运算器和控制器中的寄存器是专用寄存器，作用是固定的。
通用寄存器用途广泛由程序员规定其用途。
4、什么是多核CPU
内核：CPU的核心称为内核，是CPU的最重要组成部分。CPU的所有计算、接收/存储命令、处理数据都是由核心执行。
多核：在一个单芯片上集成两个或者更多个处理器内核，并且每个内核都有自己的逻辑单元、控制单元、中端处理器、运算单元、一级Cache、二级Cache共享或独有。
多核CPU优点：可满足用户同时进行多任务处理等要求。
您看此文用时
   
秒，转发只需1秒呦~
分享给你第一个想到的人          点击在看不迷路，我带大家上高速

前文《I/O Zero Copy是什么？》介绍了 Zero Copy 的本质就是 IO 设备跟用户程序空间传输数据的过程中，减少数据拷贝次数，减少系统调用，实现 CPU 的零参与，彻底消除 CPU 在这方面的负载。实现 Zero Copy 用到的最主要技术是 DMA 数据传输技术和内存区域映射技术(虚拟内存)。
挖坑不断，填坑不止，通过《10 分钟看懂虚拟内存底层原理》我们学习了虚拟内存的底层原理。今天，我们来填一下 DMA 的大坑。从上层应用一路往下到底层硬件高速数据交换接口 DMA，越往下笔者愈感心有余而力不足，在这方面笔者也是个新人，边学边做一些笔记。 
一、DMA 是什么？
DMA(Direct Memory Access：直接内存存取)是所有现代电脑的重要特色，它允许不同速度的硬件装置来沟通，而不需要依于 CPU 的大量中断负载，是一种可以大大减轻 CPU 工作量的数据转移方式。
CPU 有转移数据、计算、控制程序转移等很多功能，但其实转移数据(尤其是转移大量数据)是可以不需要 CPU 参与。比如希望外设A 的数据拷贝到外设 B，只要给两种外设提供一条数据通路，再加上一些控制转移的部件就可以完成数据的拷贝。
正是基于上述的考虑，大佬们设计了 DMA ，解决数据转移过度消耗CPU资源的问题。 
DMA 细节我们就不继续深究了，更多去了解 DMA 在 I/O 上的应用是怎样的，不过要记住 DMA 基本原理：
DMA 是一种允许外围设备(硬件子系统)直接访问系统主内存的机制。也就是说，基于 DMA 访问方式，系统主内存于硬盘或网卡之间的数据传输可以绕开 CPU 的调度。
整个数据传输操作在一个 DMA 控制器(DMAC)的控制下进行的，CPU 除了在数据传输开始和结束时做一点处理外(开始和结束时候要做中断处理)，在传输过程中 CPU 可以继续进行其他的工作。这样在大部分时间里，CPU 计算和 I/O 操作都处于并行操作，使整个计算机系统的效率大大提高。
二、Linux I/O 的 DMA 应用
Linux 提供了轮询、I/O 中断以及 DMA 传输这 3 种磁盘与主存之间的数据传输机制。
1)轮询方式是基于死循环对 I/O 端口进行不断检测。
2)I/O 中断方式是指当数据到达时，磁盘主动向 CPU 发起中断请求，由 CPU 自身负责数据的传输过程。
3)DMA 传输则在 I/O 中断的基础上引入了 DMA 磁盘控制器，由 DMA 磁盘控制器负责数据的传输，降低了 I/O 中断操作对 CPU 资源的大量消耗。
2.1 I/O中断方式
在 DMA 技术出现之前，应用程序与磁盘之间的 I/O 操作都是通过 CPU 的中断完成的。每次用户进程读取磁盘数据时，都需要 CPU 中断，然后发起 I/O 请求等待数据读取和拷贝完成，每次的 I/O 中断都导致 CPU 的上下文切换：
1)用户进程向 CPU 发起 read 系统调用读取数据，由用户态切换为内核态，然后一直阻塞等待数据的返回。
2)CPU 在接收到指令以后对磁盘发起 I/O 请求，将磁盘数据先放入磁盘控制器缓冲区。
3)数据准备完成以后，磁盘向 CPU 发起 I/O 中断。
4)CPU 收到 I/O 中断以后将磁盘缓冲区中的数据拷贝到内核缓冲区，然后再从内核缓冲区拷贝到用户缓冲区。
5)用户进程由内核态切换回用户态，解除阻塞状态，然后等待 CPU 的下一个执行时钟。
2.2 DMA传输方式
有了 DMA 磁盘控制器接管数据读写请求以后，CPU 从繁重的 I/O 操作中解脱，数据读取操作的流程如下：
1)用户进程向 CPU 发起 read 系统调用读取数据，由用户态切换为内核态，然后一直阻塞等待数据的返回。
2)CPU 在接收到指令以后对 DMA 磁盘控制器发起调度指令。
3)DMA 磁盘控制器对磁盘发起 I/O 请求，将磁盘数据先放入磁盘控制器缓冲区，CPU 全程不参与此过程。
4)数据读取完成后，DMA 磁盘控制器会接受到磁盘的通知，将数据从磁盘控制器缓冲区拷贝到内核缓冲区。
5)DMA 磁盘控制器向 CPU 发出数据读完的信号，由 CPU 负责将数据从内核缓冲区拷贝到用户缓冲区。
6)用户进程由内核态切换回用户态，解除阻塞状态，然后等待 CPU 的下一个执行时钟。 
小结
目前大多数的硬件设备，包括磁盘控制器、网卡、显卡以及声卡等都支持 DMA 技术。通过 DMA 和虚拟内存技术，我们实现了 Zero Copy 的目标，IO 设备跟用户程序空间传输数据的过程中，减少数据拷贝次数，减少系统调用，实现 CPU 的零参与，彻底消除 CPU 在这方面的负载。
PS：学习编辑不易，求个关注。另外，最近重温了《深入 Java 虚拟机》一书，大家有没有兴趣看看用 Java 语言实践 JVM 规范呢，有这个想法。
挖坑序列文章
10 分钟看懂虚拟内存底层原理
I/O Zero Copy是什么？看完这篇你绝对会了
10分钟看懂 Java IO 底层原理
深入分析 Java 需要编码的场景
Java 编码很难吗？看完这篇文章你就懂了
编码字符集和字符集编码傻傻分不清楚！看完这篇文章你就懂了？
为什么 String 要设计成 final ，又如何设计一个不可变类呢？
你真的懂 Java 的 String 吗？