精华内容
下载资源
问答
  • 组合逻辑电路的分析与设计

    千次阅读 2020-01-17 21:36:47
    1.组合逻辑电路的分析方法 首先给组合逻辑电路的一般分析方法,如1.1所示。 1.1 组合逻辑电路的一般分析方法 以下的组合逻辑电路为例。 ...

    目录

    1.组合逻辑电路的分析方法

    2.公式化简和卡诺图化简

    2.1公式化简的基本定律和规则

    2.2逻辑函数的卡诺图化简法

    2.3具有无关项的化简

    3.竞争与冒险 

    3.1产生竞争-冒险的原因

    3.2逻辑竞争与逻辑冒险

    3.3逻辑冒险的识别与消除

    3.3.1代数法

    3.3.2卡诺图法

    3.3.3逻辑冒险的消除

    3.4功能竞争与功能冒险

    3.5功能冒险的识别与消除

    3.5.1功能冒险的识别

    3.5.2功能冒险的消除


    本文结合了原锆石科技文档资料(截取其中部分图表),并参考了康华光《 电子技术基础 数字部分》(第六版)。

     

    1.组合逻辑电路的分析方法

    首先给出组合逻辑电路的一般分析方法,如图1.1所示。

                                                           图1.1 组合逻辑电路的一般分析方法

    以下图的组合逻辑电路为例。

                                                                      图1.2 组合逻辑电路图

     

    (1)根据电路图写出逻辑表达式。由于现实中的电路图可能比较复杂,可以采取级联的分时分别写出各子模块的逻辑表达式。分别写出P1、P2、P3、P4的表达式。

    得到最终的表达式:

    (2)根据逻辑表达式写出真值表。

                                                                                               表1.1 真值表

    (3)根据真值表分析电路的功能。如表1.1所示,当且仅当此电路当输入变量A、B、C全为0或全为1时,L输出为1;否则,L输出为0。

     

    2.公式化简和卡诺图化简

    2.1公式化简的基本定律和规则

    表2.1.1是公式化简的九条基本定律。

                                                                                表2.1.1 公式化简的九条基本定律

     

    逻辑代数除了上面的九条基本定律,还有三条重要的规则。分别是:代入规则、反演规则和对偶规则。

    (1)所谓代入规则就是每个模块的输出都可以作其他模块的输入。已知等式\overline{A+B} = \overline{A}\cdot \overline{B},有函数F = B+C,将F代入前式中的B,得到\overline{A+(B+C)} = \overline{A}\cdot \overline{B+C}

    (2)反演规则就是逻辑表达式中的运算符、常量和变量作如下变换:\cdot \rightarrow ++\rightarrow \cdot0\rightarrow 11\rightarrow 0。例如,F = A+(B+C),则\overline{F} = \overline{A}\cdot(\overline{B}\cdot \overline{C})

    (3)对偶规则。设L是一个逻辑表达式,若把L中的“与、或互换,0、1互换”,那么就得到一个新的逻辑表达式,这就是L的对偶式,记作L{}'。例如,L=(A+\overline{B})\cdot (A+C),则{L}'=A\cdot {B}'+A\cdot C。变换时需注意保持原式中"先括号、然后与、然后或"的运算顺序。可以发现,公式化简的九条基本定律右边一列都可以由左边等式作对偶得到。将该规则概括为:当某个逻辑表达式相等,则它们的对偶式也相当

    除了上述的九条基本定律和三条重要规则,还有一些公式化简的方法:

    (1)并项法:利用公式A+\overline{A}=1,将两项合并成一项,并消去一个变量。例如,L=A\cdot (B\cdot C+\overline{B}\cdot \overline{C})+A\cdot (B\cdot \overline{C}+\overline{B}\cdot C) =A\cdot B\cdot C+A\cdot \overline{B}\cdot \overline{C}+A\cdot B\cdot \overline{C}+A\cdot \overline{B}\cdot C =A\cdot B\cdot (C+\overline{C})+A\cdot \overline{B}\cdot (C+\overline{C}) =A\cdot (B+\overline{B}) =A

    (2)吸收法:利用公式A+A\cdot B=A,消去多余的项A\cdot B。根据代入规则,AB可以是任何一个复杂的逻辑式。例如,L=\overline{A}\cdot B+\overline{A}\cdot B\cdot C\cdot D\cdot E+\overline{A}\cdot B\cdot C\cdot D\cdot F =\overline{A}\cdot B+\overline{A}\cdot B\cdot C\cdot D\cdot (E+F) =\overline{A}\cdot B

    (3)消去法:利用公式A+\overline{A}\cdot B=A+B,消去多余的因子。例如,L=A\cdot B+\overline{A}\cdot C+\overline{B}\cdot C =A\cdot B+(\overline{A}+\overline{B})\cdot C =A\cdot B+\overline{A\cdot B}\cdot C =A\cdot B+C

    (4)配项法:先利用A=A\cdot (B+\overline{B})增加必要的乘积项,再用并项或吸收的办法使项数减少。例如,L=A\cdot B+\overline{A}\cdot \overline{C}+B\cdot \overline{C} =A\cdot B+\overline{A}\cdot \overline{C}+(A+\overline{A})\cdot B\cdot \overline{C} =A\cdot B+\overline{A}\cdot \overline{C}+A\cdot B\cdot \overline{C}+\overline{A}\cdot B\cdot \overline{C} =(A\cdot B+A\cdot B\cdot \overline{C})+(\overline{A}\cdot \overline{C}+\overline{A}\cdot \overline{C}\cdot B) =A\cdot B+\overline{A}\cdot \overline{C}

    2.2逻辑函数的卡诺图化简法

    关于卡诺图的引出以及卡诺图化简的依据这里不再赘述(感兴趣的可以参考电子技术书籍),这里仅讨论卡诺图化简的一般步骤和实例。

    在给出卡诺图化简得方法前,首先给出卡诺图的表示方法及其化简形式(以四变量为例)。

    将上述两幅卡诺图的表示方法对比可以发现,0000代表\overline{A}\cdot \overline{B}\cdot \overline{C}\cdot \overline{D}(表示次序依次为00,01,11,10,不要颠倒)​​​​​。

    卡诺图化简的一般步骤如下:

    (1)将逻辑函数写成最小项表达式;

    (2)按最小项表达式填卡诺图(包含在式中的填1,其余填0);

    (3)圈出为1的相邻最小项,每个圈必须包含2^{^{n}}

    (4)将所有包围圈对应的乘积项相加(每个包围圈的乘积项为变量的相同部分)。

    注:在已知真值表的情况下,可将上述步骤的(1)(2)合并为一步

     

    这里重点对画圈的原则进行说明:

    (1)包围圈内的方格数必定是2^{n}个;

    (2)相邻方格包括上下底相邻,左右边相邻和四个角两两相邻

    (3)同一个方格可以被不同的包围圈重复包围,但新增包围圈中一定要有新的方格(已有圈中的子集不可重新划定为圈,例如已圈定的4个方格大小的圈中的两个方格不可圈定为新圈);

    (4)包围圈内的方格要尽可能多(也就是说包围圈的数目要尽量少),这决定了采用卡诺图化简后的表达式是否最简

     

    例1 用卡诺图法化简下列逻辑函数,求L=\sum m(0,2,5,7,8,10,13,15)的最简与-或表达式。

    解:

    (1)根据逻辑函数画出卡诺图

     (2)找出1的相邻最小项,圈出包围圈,合并最小项,得到最简与-或表达式

                                                                                   L=B\cdot D+\overline{B}\cdot \overline{D}

    得到这两个乘积项的过程,这里再赘述一下(以中间的四格圈为例)。AB部分01和11中‘1’为共同元素,对应着B;CD部分01和11中‘1’为共同元素,对应着D,得到B\cdot D项。因此只需要先按行找他们的共同元素,再按列找共同元素

     

    例2 化简下列逻辑函数L=\sum m(0,1,2,3,5,6,7,8,9,10,11,13,14,15)

    解:

    (1)由L画出卡诺图

    (2) 卡诺图化简(这里由于1比较多,提供第二种思路)

     

    法一(圈1) :L=\overline{B}+C+D

    法二(圈0):\overline{L}=B\cdot\overline{C}\cdot \overline{D},从而L=\overline{B}+C+D

    2.3具有无关项的化简

    除了上述这些具有确定逻辑表达式的卡诺图化简,在实际工作中,逻辑变量意味着特殊的现实意义,因此某些变量的取值组合并不会出现,也就是函数值可以是任意的(可以是0,也可以是1),变量取这些值所对应的最小项称为无关项任意项这点在由真值表进行卡诺图化简中体现得尤为明显

    注:引入无关项的目的主要是为了化简原有的函数表达式,切勿画蛇添足,将额外的无关项圈出来(也就是说,例如把本来只可以圈画4个方格,引入无关项后可以圈画8个方格,但是不要单独将无关项直接圈画起来)

     

    例:要求设计一个逻辑电路,能够判断1位十进制数是奇书还是偶数,当十进制为奇数时,电路输出为1;当十进制数为偶数时,电路输出为0。

    解:

    (1)写出真值表。用8421 BCD码表示十进制数,输入变量用A、B、C、D表示。1表示对应的十进制数为奇数,0表示对应的十进制数为0

    注:下面出现的无关项是由于8421 BCD码只有十个数,表中的后六种组合式无关的。

    (2)根据真值表,填写四变量卡诺图

    (3)画包围圈,利用无关项,将最小项m_{13}m_{15}m_{11} 对应的方格视为1,可以得到最大的包围圈,由此得到逻辑表达式L=D 

     

    3.竞争与冒险 

    3.1产生竞争-冒险的原因

    前面进行组合逻辑电路的分析与设计时,都没有考虑逻辑门的延迟时间对电路产生的影响(把门电路看成是理想门电路),并且认为电路的输入和输出均处于稳定的逻辑电平。实际上,信号经过逻辑门电路都需要一定的时间。由于不同路径上门的级数不同,信号经过不同路径传输的时间不同。或者门的级数相同,而各个门延迟时间的差异,也会造成传输时间的不同。因此,电路在信号电平变化瞬间,可能与稳态下的逻辑功能不一致产生错误输出,这种现象就是电路中的竞争-冒险

    根据其产生的原因不同,又可分为逻辑竞争、逻辑冒险和功能竞争、功能冒险。

     

    3.2逻辑竞争与逻辑冒险

    {\color{Red} A\cdot \overline{A}}会导致"1型冒险",{\color{Red} A+\overline{A}}会导致"0型冒险"

    竞争就是在一个组合电路中,当某一个变量经过两个以上的路径到达输出端时,由于每条路径上的延迟时间不同,到达终点的时间有先后,这一现象被称为竞争,这里的竞争又可以称之为逻辑竞争。如下图所示:

     输入端A的一端经过G1门,延迟了一个时间后到达G2门;而另一端直接连接在了G2门的输入端。因此,可以说同一个信号A,经过两条不同的路径分别到达G2门,并且由于它经过的两个路径的延迟时间不同,这两个信号到达输入端有先后关系,这样的现象称之为逻辑竞争。

    冒险,就是在具有竞争现象的组合电路中,当某个变量发生变化时(0到1,1到0),如果真指标所描述的逻辑关系或者功能受到短暂的破坏,在输出端出现一个本不该有的尖脉冲(毛刺),这一现象称为逻辑冒险。逻辑冒险是一个错误的输出

    由上图的电路图写出表达式,L=A\cdot \overline{A},然后再根据表达式写出真值表,如下图所示:

    从真值表可知,输出变量恒等于0,如下是其对应的理想波形图:

    然而,由于实际电路中门电路有延迟时间,将延迟时间记作t_{p},根据延迟时间t_{p}画出实际状态的波形图,如下图所示:

     从上图可以看出,A信号经过一个G1非门,由于非门有一个延迟时间t_{p},所以\overline{A}不是另可变为0,而是经过一个延迟时间后才变为0。按照与逻辑功能,当A=1,\overline{A}=0时,L才等于1,但是L不会直接立刻输出1,因为A\overline{A}还要经过G2与门才会输出1。因此,这个电路的输出端L也经过了一个延迟时间t_{p}后才输出1(输出是由{\color{Red} A}与经过非门得到的{\color{Red} \overline{A}}相与之后再经过一个非门的延迟时间后得到的,并且默认与门、非门延迟时间一致)。

    在实际状态波形图中,出现这种L短暂变为1的波形,相当于在电路中产生了一个尖脉冲,是不符合逻辑表达式要求的,是一个错误的波形。因此,将这种出现错误波形的现象称为逻辑冒险(逻辑冒险是由逻辑竞争导致的。又因为产生的是一个正的尖脉冲,所以通常称这种逻辑冒险为"1型冒险"。在波形的后部分,当A变为0以后,\overline{A}不是立刻变为1,它要经过一个延迟时间t_{p}后才会变成1,尽管在后面三条虚线内也出现了逻辑竞争,但是并没有出现逻辑冒险。由此说明,逻辑竞争并一定会导致逻辑冒险

    "0型冒险"仅依次给出电路图、真值表和波形图,不再详细分析,如下图所示:

     

     

    3.3逻辑冒险的识别与消除

    想要识别一个电路中是否存在逻辑冒险,通过有两种方法判别,一种是代数法,另一种是卡诺图法。

    3.3.1代数法

    代数法是根据电路图写出其逻辑表达式,在该逻辑表达式中某些逻辑变量取特定值0或1时,如果逻辑表达式能转换成A\cdot \overline{A},则该电路存在"1型冒险";如果逻辑表达式能转换成A+ \overline{A},则该电路存在"0型冒险"。

    以下图中的"0型冒险"为例:

    由电路图可知,该电路的逻辑表达式为L=A\cdot \overline{C}+B\cdot C。在该逻辑表达式中,若输入变量A=B=1,则有L=C+\overline{C},因此可以断定该电路中存为"0型冒险"(识别"0型冒险"就是看能不能找到一个变量与其反变量进行"或操作","1型冒险"就是看能不能找到一个变量与其反变量进行"与操作")。

    3.3.2卡诺图法

    卡诺图法是根据逻辑表达式画出卡诺图,在该卡诺图中,输入变量在卡诺图圈内改变时,输出不会有冒险现象;若输入变量是在相邻卡诺圈内的相邻处发生变化,并且是从一个卡诺图进入另一个卡诺圈,则可能产生逻辑冒险现象

    A\cdot \overline{C}+B\cdot C为例进行说明,直接给出如下的卡诺图:

     从卡诺图可以看出,当A=1C=0B由0→1时,此时的变化是在卡诺圈内变化,所以不会发生冒险。同理,当B=C=1时,也是在卡诺圈内变化,因此不会出现冒险。但是,当A=B=1C由0→1时,相当于输出变量ABC从110变化到111,此时的变化是从一个卡诺圈进入另一个卡诺圈,所以该电路存在冒险现象。

    3.3.3逻辑冒险的消除

    逻辑冒险可以通过电路的重新设计来消除,若在函数表达式中增加冗余项(相当于在卡诺图中增加多余的卡诺圈),既不改变函数的逻辑功能,又可消除逻辑冒险,缺点是电路复杂度提高。以上述出现逻辑冒险的函数表达式L=A\cdot \overline{C}+B\cdot C为例,前面已经分析过,当A=B=1时,L=1出现逻辑冒险,因此只需要在原表达式中增加一个乘积项A\cdot B,表达式变为L=A\cdot \overline{C}+B\cdot C+A\cdot BL=1不会再产生冒险将不再产生冒险。由于在添加乘积项就,表达式不再是最简式,因此增加的乘积项也叫冗余项。通过卡诺图消除逻辑冒险的方法如下(增加卡诺圈):

    3.4功能竞争与功能冒险

    前面描述的逻辑竞争中输入变量只有1个,当多个变量经过两个以上的路径到达输出端时,同样会产生竞争,将这种竞争称为功能竞争,在具有功能竞争的组合电路中,也同样会产生冒险,将这种冒险称为功能冒险。

    对于与门,若稳态A=1,B=0或A=0,B=时1,输出L 恒为0。但是在信号的传输过程中,由于传输时间的不同,造成在时间t_{p}内,出现了一个错误的波形,将这种错误波形的现象称为功能冒险。又因为产生的是一个正的尖脉冲,所以称这种功能冒险为"1型冒险"。"0型冒险"类似,如下图:

    注:逻辑竞争和功能竞争更多只是概念上的差别,逻辑冒险是由于同一个信号经过不同路径造成的,功能冒险是由于多个信号经过两个路径并最终形成的,本质上是一样的。

    3.5功能冒险的识别与消除

    3.5.1功能冒险的识别

    功能冒险的识别通常采用卡诺图来进行判别,以下图为例:

    根据卡诺图,可以知道ABCD=0001时,F=1;若ABCD00010111,即B01C01(在这个过程中AD未发生变化),则变化后函数F的为稳定值也为1,由于输入变量BC实际上不可能同时变化,他们的变化总是有先有后的,若B先变,则变化途径为000101010111,相应的输出F变化为111(图中红色箭头1变化过程),此时没有发生冒险现象;但当C先变时,C的变化途径为000100110111,相应的输出F变化为101(图中红色箭头2变化过程),因此出现了"0型冒险"(功能冒险产生于多变量发生变化,也就是它们不是左右、上下相邻关系)。

    电路具有下列三个特点,则其输出可能产生功能冒险:

    (1)有两个以上变量同时发生变化(如果仅有一个输出变量发生变化,则无功能冒险);

    (2)变化前后,输出稳态值不变;

    (3)在由n(n≥2)个变量发生变化的{\color{Red} 2^{^{n}}}个方格中,既要有0,又要有1(如果对应{\color{Red} 2^{^{n}}}个变量取值组合的输出值全为1或全为0,电路时不会产生功能冒险的)。

    3.5.2功能冒险的消除

    功能冒险时由于在输入n个变量同时变化时,它们的实际变化在时间上有先有后引起的,因此改变电路的逻辑设计并不能消除功能冒险。对待功能冒险常用的方法是增加选通信号或者在输出端并联放置滤波电容(电容能对窄脉冲起到平波的作用,消除输出端出现的逻辑错误,但同时也使输出波形上升或下降沿变得缓慢)

     

     

     

     

     

     

    展开全文
  • 需求分析、ER状态转换

    千次阅读 2020-05-06 17:40:35
    一、软件需求分析 基本任务: 系统必须做什么? 确定系统必须完成哪些工作,也就是对目标系统尽可能提出完整、准确、清晰、具体的要求。 写软件需求规格说明书,以书面形式准确地描述软件需求。 为什么要进行需求...

    一、软件需求分析

    基本任务:
    系统必须做什么?

    确定系统必须完成哪些工作,也就是对目标系统尽可能提出完整、准确、清晰、具体的要求。

    软件需求规格说明书,以书面形式准确地描述软件需求。

    为什么要进行需求分析?通常对软件系统有哪些需求?
    1.需求分析是软件开发的基础和前提;
    2.需求分析是最终目标软件系统验收的标准;
    3.需求分析能避免或者尽早剔除早期的错误。

    (1)功能需求:系统必须完成的功能
    (2)性能需求:系统的响应能力
    (3)可靠性和可用性需求:系统的可靠性以及用户可以使用系统的程度。
    (4)出错处理需求:说明系统对环境错误应该怎样响应。
    (5)接口需求:描述应用系统与它的环境通信的格式。如:用户接口需求,硬件接口需求,软件接口需求,通信接口需求。
    (6)约束:描述设计或实现应用系统时应遵守的限制条件。
    (7)逆向需求:说明软件系统不应该做什么。
    (8)将来可能提出的要求:列出根据分析得到的将来可能会提出的要求,易于后期进行扩充和修改。

    需求分析阶段的任务有哪四个?
    ①确定系统的综合要求
    ②分析系统的数据要求
    ③导出系统的逻辑模型
    ④修正系统开发计划

    二、与用户沟通的方法

    获取用户需求的主要方法有哪些?
    ①现场观察、“窥探”
    ②访问/访谈、“包打听”
    ③问卷调查、“套取”
    ④会议研讨、“头脑风暴”
    ⑤原型评估、“界面(样品)迭代”
    ⑥场景分析、“模仿”
    ⑦其它、“文献考古”、“用例分析”

    在这里插入图片描述

    三、实体-联系图

    数据对象:是对软件必须理解的复合信息的表示。在ER图中用矩形框代表实体。

    联系:数据对象彼此之间相互连接的方式称为联系,也称为关系。联系可分为以下三类:
    (1)一对一联系(1∶1)
    (2)一对多联系(1∶N)
    (3)多对多联系(M∶N)

    属性:属性定义了数据对象的性质。 在ER图中用椭圆形或圆角矩形表示实体(或联系)的属性。

    练习题:
    设某汽车运输公司数据库中有三个实体集。一是“车队”实体集,属性有车队号、车队名等;二是“车辆”实体集,属性有牌照号、厂家、出厂日期等;三是“司机”实体集,属性有司机编号、姓名、电话等。
    设车队与司机之间存在“聘用”联系,每个车队可聘用若干司机,但每个司机只能应聘于一个车队,车队聘用司机有个聘期;车队与车辆之间存在“拥有”联系,每个车队可拥有若干车辆,但每辆车只能属于一个车队;司机与车辆之间存在着“使用”联系,司机使用车辆有使用日期和公里数两个属性,每个司机可使用多辆汽车,每辆汽车可被多个司机使用。
    在这里插入图片描述

    四、状态转换图

    • 状态
      在一张状态图中只能有一个初态,而终态则可以有0至多个。

    • 事件
      事件就是引起系统状态转换的控制信息。

    • 符号
      在状态图中,初态用实心圆表示,终态用一对同心圆(内圆为实心圆)表示。中间状态用圆角矩形表示,可以用两条水平横线把它分成上、中、下3个部分。

    以做薯条为例,画出土豆变化的状态转换图。
    在这里插入图片描述

    五、验证软件需求

    (1) 一致性 所有需求必须是一致的,任何一条需求不能和其他需求互相矛盾。
    (2) 完整性 需求必须是完整的,规格说明书应该包括用户需要的每一个功能或性能。
    (3) 现实性 指定的需求应该是用现有的硬件技术和软件技术基本上可以实现的。对硬件技术的进步可以做些预测,对软件技术的进步则很难做出预测,只能从现有技术水平出发判断需求的现实性。
    (4) 有效性 必须证明需求是正确有效的,确实能解决用户面对的问题。

    六、总结

    需求分析是软件工程中最重要的一个环节。

    需求分析的主要工作是做调查研究,详细、准确的解决系统做什么的问题。

    需求分析的结果要产生一份详尽的需求规格说明书,包括系统详细的数据流图和数据字典。

    展开全文
  • 由于从状态 000 -> 101 时, Y 由 1 -> 0, 所以可以推断这里的JK触发器采用下降沿触发方式(在绘制时序时要和上升沿触发方式...从下面绘制的状态图中我们可以看出, 该同步时序逻辑电路具有自启动功能. ...

     由电路的状态表可以推断出这里的JK触发器采用下降沿触发方式(在绘制时序图时要和上升沿触发方式的JK触发器的绘制方式区分开来).

    从下面绘制的状态图中我们可以看出, 该同步时序逻辑电路具有自启动功能.

    展开全文
  • 文章目录A 组合逻辑电路的分析和设计方法A.a 组合逻辑电路的特点及描述A.b 组合逻辑电路的分析A.c 组合逻辑电路的门级电路设计A.d 组合逻辑电路中的竞争-冒险现象 A 组合逻辑电路的分析和设计方法 A.a 组合逻辑电路...

    【数电专栏】

    1 组合逻辑电路的分析和设计方法

    1.1 组合逻辑电路的特点及描述

    <1>逻辑电路分类

    根据逻辑功能的不同,可把数字电路分为组合逻辑电路(Combinational Logic Circuit)和时序逻辑电路(Sequential Logic Circuit)两大类。
    在这里插入图片描述

    <2>组合逻辑电路的特点

    功能上——任意时刻的输出仅仅取决于该时刻的输入,而与电路原来的状态无关。(入变出即变

    电路结构上——只有逻辑门组成,不包含记忆元件,输出和输入之间不存在反馈回路

    <3>逻辑功能的描述

    在这里插入图片描述 在这里插入图片描述
    在这里插入图片描述 在这里插入图片描述
    在这里插入图片描述 在这里插入图片描述

    1.2 组合逻辑电路的分析(电路>>功能)

    <1>基本概念

    分析:已知电路形式,找出输入、输出的逻辑关系(电路功能)
    目的:求出逻辑功能或证明给定的逻辑功能正确与否

    <2>组合逻辑电路的一般分析方法

    Step1:从输入到输出逐级写出逻辑函数式,最后得到输入变量表示的输出逻辑函数式子;

    Step2:用公式法或卡诺图化简逻辑函数式

    Step3:列出真值表

    Step4:分析描述电路的逻辑功能

    例子:已知逻辑电路如图所示,分析该电路逻辑功能。
    在这里插入图片描述

    (1)写出各输出的逻辑函数表达式:
    在这里插入图片描述

    (2)化简逻辑电路的输出函数表达式(这里不需要)
    在这里插入图片描述

    (3)列出真值表
    在这里插入图片描述

    (4)分析逻辑功能

    该电路实现的是同或逻辑功能。


    1.3 组合逻辑电路的门级电路设计(功能>>电路)

    <1>基本概念

    设计:已知输入、输出的逻辑关系(电路功能),完成电路形式。

    目的:实现最简化的某种逻辑功能电路。

    所谓设计:即根据给出的实际逻辑问题,求出实现这个逻辑功能的最简逻辑电路
    所谓最简:是指所用器件最少,器件种类最少,而且器件之间的连线也最少

    <2>一般设计步骤

    1 进行逻辑抽象:

    • 分析事件的因果关系,确定输入和输出变量
    • 定义逻辑状态(0或1)的含义
    • 根据给定的因果关系列出真值表

    2 写出逻辑函数式(根据真值表
    3 选定器件的类型
    4 将逻辑函数化简或交换成适当形式
    5 画出逻辑电路图


    例子:设计一个监视交通信号灯状态的逻辑电路

    在这里插入图片描述
    (1)进行逻辑抽象:
    在这里插入图片描述

    (2)写出逻辑表达式
    在这里插入图片描述

    (3)选用小规模SSI器件

    (4)化简逻辑表达式
    在这里插入图片描述

    (5)画出逻辑图

    在这里插入图片描述

    若用"与非-与非"门实现:

    通过两次求反,利用摩根定律将表达式化为与非-与非表达式
    在这里插入图片描述

    在这里插入图片描述


    图片来源:《数字电子技术基础》 国防科技大学

    展开全文
  • 一个逻辑问题的分析:“天堂与地狱的守卫”

    万次阅读 热门讨论 2013-11-14 13:34:09
    最近和朋友讨论一个逻辑问题,据说也是个以前出现过的面试题了。拿出来和大家分享。 问题如下: 你来到两道门口,一道是天堂之门, 一道是地狱之门 。 门口都有一个守卫,只知道守卫一个只说假话,一个只说真话。 ...
  • 机器学习系列(3)_逻辑回归应用之Kaggle泰坦尼克之灾

    万次阅读 多人点赞 2015-11-12 12:07:12
    手把手机器学习之逻辑回归应用——Kaggle泰坦尼克之灾1.引言先说一句,年末双十一什么的一来,真是非(mang)常(cheng)欢(gou)乐(le)!然后push自己抽出时间来写这篇blog的原因也非常简单: 写完前两篇逻辑回归的介绍...
  • 1.组合逻辑延迟 2.时钟输出延迟Tco 3.同步系统中时钟频率 3.1 建立时间与保持时间都满足 3.2建立/保持时间不满足 (1) Tcomb太大导致建立时间不满足 (2) 器件的固有保持时间增大(老化)使得保持时间违例 ...
  • Hadoop2.6.0中YARN底层状态机实现分析

    万次阅读 2016-04-29 08:30:19
    Hadoop2.x.x版本的底层实现中作了很多优化:用状态机对各种对象生命周期和状态转移进行管理;采用事件机制避免线程同步与阻塞;...本文主要针对YARN中状态机的实现进行分析,在这个过程中,会捎带一些事件的内容。
  • 一、逻辑电路的分类 数字电路根据逻辑功能的不同特点,可以分成两大类, ...时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入有关。
  • 逻辑性 从事软件开发行业的同学们或多或少都具有相当不错的逻辑性,毕竟编程开发本身就是逻辑性较强的任务。但是大家是否考虑过这种逻辑性应该怎么应用到社交技巧上?下面就跟着笔者一起来详细分析下吧。 逻辑思维...
  • 电商订单逻辑图

    千次阅读 多人点赞 2018-11-27 13:09:04
    想要涉及好这一块内容,需要根据目前自己公司的业务情况,列出所支持的优惠类型,再枚举出各种组合下的优惠类型,才能保证流程的完整性。 时间信息 :记录各个卡点下的时间,一是记录,二也是方便售后验证和客户...
  • 软件工程 第六章:状态图

    万次阅读 2019-01-19 21:08:43
    状态图定义:状态图描述了一个对象或交互过程在它的生命周期中对**一系列外界激励的所呈现的不同状态以及它相应的响应和活动。**状态图描述了一个状态机。 状态机定义:根据当前事件,以及对以前事件的响应的结果...
  • Keil逻辑分析仪的使用

    千次阅读 2017-02-17 16:55:40
    Keil中的逻辑分析仪可以将指定的变量或VTREG(虚拟仿真寄存器)值的变化以图形的方式表示出来。 注:只能看全局变量。 顶部是工具栏,下面是显示区,工具栏如下: setup:按钮用于定义记录信号的变量、并...
  • 时序逻辑电路的设计与分析

    千次阅读 多人点赞 2020-03-26 16:58:57
    1.时序逻辑电路的基本结构与分类 1.1时序电路的基本结构 时序电路的基本结构如下所示,它由
  • 在《内存泄漏分析的利器——gperftools的Heap Checker》一文中,我们介绍了如何使用gperftools分析内存泄漏。... 我们使用类似于《堆状态分析的利器——valgraind的DHAT》中的测试代码作为例子。为了让...
  • 数电基础(4)--组合逻辑电路分析设计

    千次阅读 2020-05-06 21:30:27
    组合逻辑电路一、组合逻辑电路的分析二、组合逻辑电路的设计设计组合逻辑电路需要注意的问题三、组合逻辑电路中的竞争冒险产生原因消除方法四、计算机体系结构涉及的组合逻辑电路编码器译码器/数据分配器数据选择器...
  • 逻辑模型的工具-数据流DFD

    千次阅读 2010-04-08 11:03:00
    逻辑模型的工具——只反映信息在系统中流动和处理情况的称为数据流,它是描述系统逻辑模型的工具之一。数据流(Data Flow Diagram,简称DFD)是便于用户理解系统数据流程的图形表示。它能精确地在逻辑上描述系统...
  • R语言-生存分析(K-M曲线、森林线图)

    万次阅读 多人点赞 2020-04-19 12:17:53
    生存分析定义 随访研究(follow-up study)是一种前瞻性研究(prospective study) 随访研究的研究设计可以是横断面研究(cross sectional study)、病例对照研究(case-control study),也可以是队列研究(cohort ...
  • 逻辑思维题总结与例题分析

    千次阅读 2018-10-21 12:40:26
    因此,运用假设法解题,找假设情境与真实情境差异的原因是解题的关键。它是一种常用而且有效的思维方法和解题方法。   例子1. 桌上放着红色、黑色和蓝色的3中卡片,共计20张。已知: (1)、桌上至少有一种颜色...
  • PM之数据分析逻辑能力

    千次阅读 2016-07-26 17:01:43
    这是本人在看了众多PM的数据分析文章,整合在一起的一篇炒鸡长的文章,但是全是干货,希望大家有所成长。感谢众位作者的分享贡献
  • 线性表是数据结构中比较重要的一种逻辑结构,插入删除操作是线性表的基本操作,当进行这些操作时,不仅需要考虑插入、删除的位置是否合法性,仍然需要考虑‘满’与‘空’这两种状态,但是,由于栈和队列都是受限制的...
  • SignalTap II逻辑分析仪的使用

    千次阅读 2014-03-23 01:00:20
     我们使用如1所示的verilog代码所实现的开关电路作为例子。这个电路把DE系列开发板上的前8个开关简单的和对应的8个红色LED相连接。它是这样工作的:在时钟(CLOCK_50)的上升沿读取开关的值,放入对应的寄存器,...
  • SQL数据库设计(一)---需求分析逻辑设计

    万次阅读 多人点赞 2016-05-22 21:20:23
    今天先来介绍 数据库设计中的需求分析逻辑设计(ER)阶段,明天介绍物理设计与维护优化,数据库设计是非常有意思的:-) 数据库设计 根据系统业务的需要,结合我们所选用的DBMS,为这个业务系统构建最优的数据存储...
  • SignalTap Ⅱ嵌入式逻辑分析仪的使用

    千次阅读 2007-10-30 21:54:00
    随着FPGA设计任务复杂性的不断提高,FPGA设计调试工作的难度也越来越...Altera SignalTap Ⅱ逻辑分析仪可以用来对Altera FPGA内部信号状态进行评估,帮助设计者很快发现设计中存在问题的原因。Quartus Ⅱ软件中的Signal
  • verilog之状态机详细解释(二)

    千次阅读 2019-07-14 15:46:22
    一、有限状态机设计的一般步骤: 1) 逻辑抽象,得出状态转换 就是把给出的一个实际逻辑关系表示为时序逻辑函数,可以用状态转换来描述,也可以用状态转换来描述...• 按照要求列出电路的状态转换或画出状...
  • Java反序化漏洞分析

    千次阅读 多人点赞 2018-04-28 16:50:28
    Java反序化漏洞分析相关学习资料 http://www.freebuf.com/vuls/90840.html  https://security.tencent.com/index.php/blog/msg/97  http://www.tuicool.com/articles/ZvMbIne  ...
  • STM32 使用 Keil MDK 中的软件逻辑分析仪参与硬件调试

    万次阅读 多人点赞 2015-12-27 21:03:44
    这篇文章翻译自 ARM Keil Application Note 230 (1.2版)的前半部分。其中包括 STM32F4 处理器在 Keil MDK 中进行断点调试、变量实时观察,及逻辑分析仪参与硬件调试的实验。
  • 通过对这些数据进行清洗、变换,并进行规范化后,来得到用户的信用度等描述性信息,并通过逻辑回归模型来对这些数据进行预测判断,得到哪些用户的贷款违约率较大等信息,从而为银行提供如下的相关决策支持: ...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 98,905
精华内容 39,562
关键字:

列出逻辑状态表分析图