精华内容
下载资源
问答
  • 静态功耗与动态功耗

    万次阅读 多人点赞 2020-04-05 15:01:57
    功耗的本质是能量耗散。由能量守恒定律可知,能量只能从一种形式转成另一种形式,能量的总量不变。芯片耗散的电能主要转化成热能。如果一颗芯片的功耗过大,容易导致工作时...静态功耗以及动态功耗是两个主要的功耗源。

    0. 功耗源

    功耗的本质是能量耗散。由能量守恒定律可知,能量只能从一种形式转成另一种形式,能量的总量不变。芯片耗散的电能主要转化成热能。如果一颗芯片的功耗过大,容易导致工作时温度过高,造成功能失效,甚至晶体管失效。因此,减小芯片功耗是很重要的一个任务。静态功耗以及动态功耗是两个主要的功耗源。

    1. 动态功耗

    动态功耗来源于:
    (1)当门翻转时,负载电容充电和放电,称为翻转功耗
    (2)pmos和nmos管的串并联结构都导通时的有短路电流,称为短路功耗

    1.1 翻转功耗

    翻转功耗可以用如下公式表示:
    Pswitch=αCVDD2fP_{switch}=\alpha C V_{DD}^2f
    α\alpha 称为活动因子,是电路节点从0跳变至1的概率。时钟的活动因子为1,因为它在每个周期都有上升和下降。大多数数据的活动因子为0.5,每周期只跳变一次。
    C称为负载电容。
    有以下办法可以降低翻转功耗:
    (1)使用门控时钟
    降低活动因子是降低功耗的非常有效的办法,如果一个电路的时钟完全关断,那么它的活动因子和动态功耗将降为0。Verilog在设计寄存器时采用下面写法可以综合成一个带门控的寄存器。

    input reg d;
    always @(posedge clk or negedge resetn) begin
        if(~resetn) 
            q<= 1'b0;
        else if(enable)
            q<= d;
    end
    

    (2) 减小毛刺
    毛刺会增大活动因子,有可能使门的活动因子增加到1以上。

    (3)减小负载电容
    电容来自于电路中的连线以及晶体管。缩短连线长度,良好的平面规划和布局可以使连线电容减小。选择较小的逻辑级数以及较小的晶体管可以减小器件的翻转电容。

    (4)电压域
    动态功耗与电压有平方的关系,降低电源电压可以显著降低功耗。将芯片划分成多个电压域,每个电压域可以根据特定电路的需要进行优化。例如,对于存储器采用高电源电压来保证存储单元的稳定性,对于处理器采用中等大小的电压,对运行速度较低的IO外围电路采用低电压。解决跨电压域信号传输的方法是使用电平转换器

    (5)动态电压调整DVS
    CPU处理不同的任务有不同的性能要求。对于低性能要求的任务,可以使时钟频率降低到足以按预定时间完成任务的最低值,然后使电压降低到该频率下工作所需要的最小值就可以节省大量的能耗。

    在这里插入图片描述

    (6)降低频率
    动态功耗正比于频率,芯片只应当工作在所要求的频率下,不能比所要求的还要快。由前面小结可以,降低频率还可以采用较低的电源电压,大大降低功耗。

    (7)谐振电路
    谐振电路通过使能量在储能元件如电容或电感之间来回传送而不是将能量泄放到来减小翻转功耗。

    1.2 短路功耗

    短路功耗发生在当输入发生翻转时,上拉和下拉网络同时部分导通的时候。如果输入信号翻转速率比较慢,那这两个网络将同时导通较长的一段时间,短路功耗也会比较大,增大负载电容可以减小短路功耗,原因是负载较大时,输出在输入跳变期间只翻转变化很小的一个量。

    短路电流一般为负载电流的10%。当输入边沿变化速度很快时,短路功耗一般只占翻转功耗的2%-10%。

    2. 静态功耗

    静态功耗主要来源于:
    (1)流过截止晶体管的亚阈值泄漏电流(subthreshold leakage)
    (2)流过栅介质的泄漏电流(gate leakage)
    (3)源漏扩散区的p-n节泄漏电流(junction leakage)
    (4)在有比电路中的竞争电流

    在这里插入图片描述

    2.1 亚阈值泄漏电流

    亚阈值泄漏电流是晶体管应当截止时流过的电流。在90nm节点之前,泄漏功耗主要在休眠模式下才考虑,这是因为它与动态功耗相比可以忽略不计。但是在低阈值电压和薄栅氧的纳米工艺中,泄漏电流占到总工作功耗的1/3。

    亚阈值泄漏电流与多种因素有关。提高源极电压或应用一个负的体电压可以减小泄漏。泄漏电流还与温度有关,限制芯片温度对于控制泄漏至关重要。另外,通过两个或更多个串联晶体管的泄漏电流会应堆叠效应(stack effect)而大大减小。例如两输入与非门,两个NMOS堆叠在一起。

    2.2 栅泄漏电流

    栅极泄漏电流发生在一个电压加到栅上时(例如当门导通时)载流子遂穿通过薄栅介质的情况下。泄漏电流与介质厚度有极强的关系。工艺中通过选择合适厚度的介质将栅泄漏电流限制到一个可接受的水平上。泄漏电流还取决于栅极电压。通过使晶体管堆叠起来并使截止晶体管靠近电源/地线可以使栅泄漏电流减小。

    2.3 结泄漏电流

    结泄漏电流发生在源或漏扩散区处在与衬底不同电位的情况下。结泄漏电流与其他泄漏电流相比时通常都很小。

    2.4 竞争电流

    静态CMOS电路没有任何竞争电流,但其他某些电路甚至在静态时本身就会吸取电流。电流模式逻辑和许多模拟电路也会吸取静态电流。这样的电路应该在休眠模式时通过禁止上拉或电流源工作来关断他们。

    2.5 降低静态功耗办法

    (1)电源门控
    减小静态电流最容易的方法就是关断休眠模块的电源。这一技术称为电源门控。
    (2) 多种阈值电压和栅氧厚度
    有选择的应用多种阈值电压可以使具有低Vt晶体管保持性能而又使具有高Vt晶体管的其他路径减少泄漏。
    大多数纳米工艺的逻辑管采用薄栅氧,IO晶体管采用厚的多的栅氧以使它们能够承受较大的电压。
    (3)可变阈值电压
    通过体效应可以调制阈值电压。在休眠模式下应用一个反向体偏置减小泄漏。在工作模式下利用一个正向体偏置来提高性能。
    (4)输入向量控制
    由前面可知,堆叠效应和输入排序会引起亚阈值泄漏和栅泄漏的变化。因此,一个逻辑模块的泄漏与门的输入有关。输入向量控制是当模块置于休眠模式时,应用一组输入图案使模块的泄漏最小。这些输入向量可以通过寄存器上的置位/复位输入端或通过扫描链加入。

    展开全文
  • 动态功耗计算

    千次阅读 2019-09-23 14:43:45
    CMOS管功耗 = 动态功耗 + 静态功耗 动态功耗有两种表述,两种表述的区别之处在于:把对管子内部电容充放电消耗的功耗归于谁,第一种表述常见于理论分析,第二种表述常见于EDA工具功耗计算。 第一种表示: ...

     

     

    CMOS管功耗 = 动态功耗 + 静态功耗

    动态功耗有两种表述,两种表述的区别之处在于:把对管子内部电容充放电消耗的功耗归于谁,第一种表述常见于理论分析,第二种表述常见于EDA工具功耗计算。

     

    第一种表示:

    • 动态功耗 = 开关功耗 + 短路功耗

    开关功耗:指管子在翻转过程中对『相关电容』进行充放电消耗的功耗,此处『相关电容』包含管子内部结点电容和负载电容。

     

     

    短路功耗:指管子在翻转过程中,PMOS和NMOS同时导通,从电源VDD到地VSS之间短路通路消耗的功耗。

     

     

     

     

     

     

    第二种表示:

     动态功耗 =  负载功耗  +  内部功耗

    负载功耗:指管子在翻转过程中对『负载电容』进行充放电消耗的功耗。

    内部功耗:指管子在翻转过程中,对内部结点电容进行充放电消耗的功耗及短路电流消耗的功耗。

     

     

    EDA工具计算动态功耗时,会分别计算内部功耗和负载功耗。

     

    • 内部功耗:当前方法学将内部功耗模拟成输入transition跟输出负载 (load capacitance) 的函数,foundry会将每个管子的内部功耗定义在library中,常见的是二维表格,index是(input transition, output load cap),偶尔也有三维表格,index是(input transition, output load cap, second output load cap)。

     

     

    在library中会分别定义cell的rise_power 和fall_power。通常,在90nm之后对每个cell 会根据每个输入pin的状态和每条timing arc分别定义内部功耗,即所谓的:path dependencies internal power。库一定的情况下,每个EDA工具的计算公式应该大差不差,此处以Genus的计算公式为例:

     

     

    • TR 指一个arc 或pin上有效的toggle rate. arcij 的有效toggle rate取决于该arc被激活的概率 (probability) 和对应输入pin 的toggle rate

    • Φ 是从library中查表得到的internal power值。 

    • Si 是致输出发生翻转的输入pin的transition。 

    • Cj是输出pin的负载电容。

    例:以2输入的与门为例,上述library片段中定义了A1 pin到Z pin的内部功耗,假设A1的transition是18ps, Z的load是0.336pf, A1的total rate 是0.5, probability是1,因为在library中transition index没有18ps,需要在12和24ps之间做插值,则该与门的内部功耗为:

    toggle_rateA1 × probabilityA1 → Z × ΦA1 → Z(0.0018, 0.336) 

    =0.5 × rise_power(0.0018, 0.336 ) + 0.5 × fall_power(0.0018, 0.336 ) 

    = 0.5 × 0.0061 + 0.5 × 0.0059 

     

    负载功耗:此处的负载包括这个cell 驱动的所有net 和所有sink cell输入pin的电容,其计算公式为:

     

     

     

     

    • CL 是负载电容 = sum(capacitances of the net,  input pins driven by the net). 在genus里可以通过attribute pin_capacitance 和 wire_capacitance 得到对应的值。

    • V 是工作电压。 

    • TR 是toggle rate.

     

     

    3.单元功耗

     

     

    转载于:https://www.cnblogs.com/lelin/p/11410087.html

    展开全文
  • 低功耗技术(一)动态功耗与静态功耗

    一、动态功耗

    ①翻转功耗(Switching Power)

     

    图片

    图片               

     

    翻转功耗是由充放电电容引起的动态功耗,其推导过程很简单,但是这个最终的结果却十分重要。

    1. switching power 和负载电容、电压、0到1变化事件的发生次数、时钟频率有关;

    2. switching power和数据无关,也就是传输的数据不会影响翻转功耗,但是数据的翻转率会影响翻转功耗。

    由这个公式我们很容易得到如果想减少功耗,那么方法就是:

    1. 降低电压;

    2. 降低翻转率;

    3. 减少负载电容;

     

    ②短路功耗(Internal Power)

    短路功耗又可以称为内部功耗,主要原因是直接通路电流引起的功耗,即短路造成的。短路功耗是因为在输入信号进行翻转时,信号的翻转不可能瞬时完成,因此PMOS和NMOS不可能总是一个截止另外一个导通,总有那么一段时间是使PMOS和NMOS同时导通,那么从电源VDD到地VSS之间就有了通路,就形成了短路电流,如下面的反相器电路图所示:

    图片

    图片

     

     

    二、静态功耗

    静态功耗是由于漏电流引起的,在CMOS门中,漏电流主要来自4个源头:

     

    1. 亚阈值漏电流(Sub-threshold Leakage, ISUB): 亚阈值泄漏电流是晶体管应当截止时流过的电流。

    2. 栅极漏电流(Gate Leakage, Igate): 由于栅极氧化物隧穿和热载流子注入,从栅极直接通过氧化物流到衬底的电流。

    3. 栅极感应漏电流(Gate Induced Drain Leakage, IGIDL): 结泄漏电流发生在源或漏扩散区处在与衬底不同电位的情况下。结泄漏电流与其他泄漏电流相比时通常都很小。

    4. 反向偏置结泄漏(Reverse Bias Junction Leakage ,IREV):由少数载流子漂移和在耗尽区产生电子/空穴对引起。

    MOS管的结构图如下:

     

    图片

    漏电流组成如下图所示:

    图片

     

    微信公众号

         建立了一个微信公众号“Andy的ICer之路”,此公众号主要分享数字IC相关的学习经验,文章主要在公众号上发,csdn会尽量同步更新,有兴趣的朋友可以关注一下!

    展开全文
  • CMOS电路功耗主要由动态功耗和静态功耗组成,动态功耗又分为开关功耗、短路功耗两部分 2. 静态功耗 静态功耗也称为待机功耗,包含有电路中晶体管的漏电流所导致的功耗 3. 动态功耗 3.1 开关功耗 动态功耗包括:开关...

    1. 简介

    CMOS电路功耗主要由动态功耗和静态功耗组成,动态功耗又分为开关功耗、短路功耗两部分

    2. 静态功耗

    静态功耗也称为待机功耗,包含有电路中晶体管的漏电流所导致的功耗

    3. 动态功耗

    3.1 开关功耗

    动态功耗包括:开关功耗或称为反转功耗、短路功耗或者称为内部功耗;
    开关功耗:电路在开关过程中对输出节点的负载电容充放电所消耗的功耗。比如对于下面的CMOS非门中:
    image.png

    当Vin=0时,PMOS管导通,NMOS管截止;VDD对负载电容Cl进行充电;
    当Vin=1时,PMOS管截止,NMOS管导通;VDD对负载电容Cl进行放电;

    这样开关的变化,电源的充放电,形成了开关功耗,开关功耗的计算公式如下, 并且通过这个式子我们可以只要有时钟,或者信号跳变,就存在开关功耗,也就是动态功耗
    image.png
    在上式中,VDD为供电电压,Cload为后级电路等效的电容负载大小,Tr为输入信号的翻转率,也有另外一种写法,f为时钟频率,一个周期信号翻转两次,所以这里没有 1/2;
    image.png
    它与电路的工作频率成正比,与负载电容成正比,与电压的平方成正比。

    3.2 短路功耗

    由于输入电压波形并不是理想的阶跃输入信号,有一定的上升时间和下降时间,在输入波形上升下降的过程中,在某个电压输入范围内,NMOS和PMOS管都导通,这时就会出现电源到地的直流导通电流,这就是开关过程中的短路功耗。
    短路功耗产生的条件一样是需要信号产生跳变。
    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-pEqdY5h2-1618457006861)(https://upload-images.jianshu.io/upload_images/9246563-869dc2c80ac8094a.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)]
    ##3. 静态功耗
    在CMOS电路中,静态功耗主要是漏电流引起的功耗

    对于常规cmos电路,在稳态时不存在直流导通电流,理想情况下静态功耗为0,但是由于泄露电流的存在,使得cmos电路的静态功耗并不为0。一般情况下,漏电流主要是指栅极泄漏电流和亚阈值电流, CMOS泄露电流主要包括:

    1. PN结反向电流I1(PN-junction Reverse Current)
    2. 源极和漏极之间的亚阈值漏电流I2(Sub-threshold Current)
    3. 栅极漏电流,包括栅极和漏极之间的感应漏电流I3(Gate Induced Drain Leakage)
    4. 栅极和衬底之间的隧道漏电流I4(Gate Tunneling)
      栅极泄漏功耗:在栅极上加信号后(即栅压),从栅到衬底之间存在电容,因此在栅衬之间就会存在有电流,由此就会存在功耗。
      亚阈值电流:使栅极电压低于导通阈值,仍会产生从FET漏极到源极的泄漏电流。此电流称为亚阈值泄漏电流。要降低亚阈值电流,可以使用高阈值的器件,还可以通过衬底偏置进行增加阈值电压,这些属于低功耗设计。
      静态功耗的计算公式如下,Ipeak为泄漏电流:
      image.png

    4. 低功耗设计

    4.1 RTL级

    1.并行结构:并行结构一定程度可以减低某一区域的频率,从而可能降低功耗。
    2.流水结构:“路径长度缩短为原始路径长度的1 /M。这样,一个时钟周期内充/放电电容变为C/M。如果在加入流水线之后,时钟速度不变,则在一个周期内,只需要对C/M进行充/放电,而不是原来对C进行充/放电。因此,在相同的速度要求下,可以采用较低的电源电压来驱动系统。”
    3.优化编码:通过数据编码来降低开关活动,例如用格雷码取代二进制。
    4.操作数隔离:“操作数隔离的原理就是:如果在某一段时间内,数据通路的输出是无用的,则将它的输入置成个固定值,这样,数据通路部分没有翻转,功耗就会降低。”

    4.2 门级电路

    1.门控时钟技术: 芯片工作时,很大一部分功耗是由于时钟网络的翻转消耗的,控技术基本原理就是通过关闭芯片上暂时用不到的功能和它的时钟,从而实现节省电流消耗的目的,门控时钟对翻转功耗和内部功耗的抑制作用最强,是低功耗设计中的一种最有效的方法。
    2.多电压供电
    3.多阈值电压
    根据多阈值电压单元的特点,为了满足时序的要求,关键路径中使用低阈值电压的单元(low Vt cells),以减少单元门的延迟,改善路径的时序。而为了减少静态功耗,在非关键路径中使用高阈值电压的单元(high Vt cells),以降低静态功耗。因此,使用多阈值电压的工艺库,我们可以设计出低静态功耗和高性能的设计。
    4.动态电压调节
    5.动态频率调节

    5. 相关题目:

    1.以下哪些变化会存在功耗消耗
    A. 只有数据信号翻转
    B. 只有复位信号翻转
    C. 只有时钟信号翻转
    D.所有信号都不翻转
    答案:ABCD,
    解析:D选项仍然存在静态功耗
    芯片的漏电和下列哪些因素有关()
    频率
    电压
    温度
    工艺
    答案:BCD
    PVT

    参考链接:
    https://blog.csdn.net/qq_27745395/article/details/76855661
    https://blog.csdn.net/moon9999/article/details/77900306
    https://www.cnblogs.com/IClearner/p/6923585.html

    展开全文
  • 结构化查询语句动态功耗解析与建模
  • 为了满足FPGA应用在设计过程中的动态功耗仿真需求和预测需求,提出了一种基于ARIMA模型构建的系统级动态功耗预测建模框架。基于现有的FPGA仿真平台:Vivado,利用Tcl语言搭建了具有跨平台、自动化特征的动态功耗采样...
  • 三维集成电路堆叠硅通孔动态功耗优化
  • x86服务器动态功耗分析,谭锟,马骏,在构建绿色数据中心的过程中,为了降低服务器设备的电能消耗,有必要针对单个服务器硬件做出动态功耗分析,本文提出了一种将x86服
  • 设计CPU需要很多技巧和努力。拿到一个CPU设计并降低其50%的动态功耗需要一系列特殊的技巧,这也是CPU设计人员漫长职业生涯的要取得的技能之一。
  • 当以一个恒定速率循环时,动态功耗等于  功耗=周期频率*每个周期额外的功率  动态功耗最常见的两个起因是负载电容和叠加的偏置电流。  图说明了驱动一个电容负载时的情形。在T1时刻电路A闭合,电容充电至...
  • 考虑传输线效应的时钟线网动态功耗模型,李晓春,毛军发,目前集成电路工艺进入了深亚微米阶段,高速的时钟频率使得互连线显示出微波传输线效应。然而传统的动态功耗模型未能考虑这种效应
  • 动态 功耗优化

    2019-09-23 14:43:48
    论及动态功耗的优化,还是需要从动态功耗的组成及对应的计算公式入手,当工作电压和频率一定时,那优化动态功耗首要的目标就是尽量去减少toggle rate,此外对于internal power 还需要尽量减小输入pin 的transition ...
  • 拿到一个CPU设计并降低其50%的动态功耗需要一系列特殊的技巧,这也是CPU设计人员漫长职业生涯的要取得的技能之一。 在成功推出第一款PowerVR Rouge GPU的DOK后,Imagination和Synopsys展开第二个项目合作,旨在...
  • 现在主要的代工厂都在生产FinFET晶体管,这些FinFET以创纪录的速度实现了从设计到现货产品的转变。
  • 工作频率基本上会对整体功耗带来最高限制,因此非常重要的一点是,必须精确计算动态和静态功耗以保证不会超出固态继电器规格所允许的最大功率,最后我们也会提供固态继电器可以在终端应用取得优势的应用
  • 美高森美的低功耗智能混合信号和系统关键系列SoC具有四输入查找表(look up table, LUT)架构,将会集中使用现代化的65nm嵌入式快闪工艺。相比前一代产品,器件密度能够提高一个数量级,性能将提升一倍。新的平台
  • 美高森美的低功耗智能混合信号和系统关键系列SoC具有四输入查找表(look up table, LUT)架构,将会集中使用现代化的65nm嵌入式快闪工艺。相比前一代产品,器件密度能够提高一个数量级,性能将提升一倍。新的平台
  • 功耗

    2021-03-29 20:00:49
    功耗分为静态功耗和动态功耗,静态功耗指的是管子在不翻转时候的功耗,动态功耗指的是管子翻转时产生的功耗
  • 尽管通过该方法降低动态功耗的效果明显, 但设计人员在手动进行优化时往往面临巨大挑战  ●若要真正减少设计中不必要的活动, 只有对设计本身有着深人的了解, 而且通常需要对RT L进行大量修改。  ●目前大多数ASIC...
  • 本文通过分析MSP430系列MCU的动态时钟配置,介绍了通过动态改变MCU系统时钟来达到低功耗设计。在实际应用中,通过软件设置合理地使用时钟源,可以有效实现低功耗设计。
  • 1 FPGA功耗的基本概念(1) 功耗的组成 功耗一般由两部分组成:静态功耗和动态功耗。静态功耗主要是晶体管的漏电流引起,由源极到漏极的漏电流以及栅极到衬底的漏电流组成;动态功耗主要由电容充放电引起,其主要的...
  • 我们的机制通过动态电源控制模块实现了低功耗。提出并仿真了基于动态路径自适应缓存的方案。我们应用了从SPEC2006中选择的几个程序作为基准。实验结果表明,我们的方案可以在包含4个核的CMP上平均降低11.9%的功耗...
  • 功耗蓝牙动态

    2016-11-16 16:11:53
    参考MSDN编写的BLE动态库,可对指定蓝牙服务端口通讯
  • SoC 功耗

    2020-04-24 17:42:07
    两种常见的功耗来源:动态和静态功耗。 动态功率(被认为是功耗的“有功”成分)在设备更改状态时被消耗,包括开关功率和短路功率。... 晶体管密度和时钟频率的增加会在电路中产生更多的动态功耗。 动态...
  • 本文围绕FPGA功率损耗的组成和产生原理,从静态功耗、动态功耗两大方面出发,分析了影响FPGA功率耗散的各种因素,并通过Actel产品中一款低功耗的FPGA进一步进行说明。提出了在FPGA低功耗设计中的一些问题。  引言 ...
  • FPGA架构的功耗

    2021-01-19 22:40:22
    减少FPGA的功耗可带来许多好处,如提高可靠性、降低冷却成本、简化电源和供电方式、延长便携系统的电池寿命等。无损于性能的低功耗设计既需要有高功率效率的FPGA架构,...FPGA的总动态功耗是所有电容性节点充电产生的组
  • 功耗设计

    2020-09-03 12:28:20
    功耗的构成:三个主要的功耗源:浪涌、静态功耗和动态功耗 **浪涌电流:**指器件上电时产生的最大瞬时输入电流,称为启动电流;浪涌电流与设备相关; 浪涌功耗不是我们需要关注的地方,因此这里只是说明这个功耗存在...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 2,046
精华内容 818
关键字:

动态功耗