精华内容
下载资源
问答
  • 点击蓝字进入亚德诺半导体,然后右上角“设为标星”吧~在信号链中运用采样保持放大器(THA),可以从根本上扩展带宽,使其远远超出 ADC 采样带宽,满足苛刻高带宽的应用的需求。本文将证明,针对 RF 市场开发的最新...
    2bc3bfb372653a72fde584cd0b15e2ea.png

    点击蓝字进入亚德诺半导体,然后右上角“设为标星”吧~

    在信号链中运用采样保持放大器(THA),可以从根本上扩展带宽,使其远远超出 ADC 采样带宽,满足苛刻高带宽的应用的需求。本文将证明,针对 RF 市场开发的最新转换器前增加一个 THA,便可实现超过 10 GHz 带宽。 ps.本文定义的宽带是指使用大于数百MHz的信号带宽,其频率范围为 DC 附近至 5 GHz-10 GHz 区域。打好基础

    对于雷达、仪器仪表和通信应用,高GSPS转换器应用得非常广泛,因为它能提供更宽的频谱以扩展系统频率范围。然而,更宽的频谱对ADC本身的内部采样保持器提出了更多挑战,因为它通常未针对超宽带操作进行优化,而且ADC一般带宽有限,在这些更高模拟带宽区域中其高频线性度/SFDR会下降。

    因此,在ADC前面使用单独的THA来拓展模拟带宽成为了一个理想的解决方案,如此便可在某一精确时刻对频率非常高的模拟/RF输入信号进行采样。该过程通过一个低抖动采样器实现信号采样,并在更宽带宽范围内降低了ADC的动态线性度要求,因为采样率RF模数转换过程中保持不变。

    这种方案带来的好处显而易见:模拟输入带宽从根本上得以扩展,高频线性度显著改善,并且与单独的RF ADC性能相比,THA-ADC组件的高频SNR得到改进。

    THA 特性及概述

    ADI 的 THA 系列产品可以在18 GHz带宽范围内提供精密信号采样,在DC至超过10 GHz的输入频率范围内具有9到10位线性度、1.05 mV噪声和<70 fs的随机孔径抖动性能。该器件可以4 GSPS工作,动态范围损失极小,具体型号包括HMC661 和 HMC1061。这些跟踪保持放大器可用于扩展高速模数转换和信号采集系统的带宽和/或高频线性度。

    以单级THA HMC661为例,产生的输出由两段组成。在输出波形(正差分时钟电压)的采样模式间隔中,器件成为一个单位增益放大器,在输入带宽和输出放大器带宽的约束下,它将输入信号复制到输出级。在正时钟到负时钟跃迁时,器件以非常窄的采样时间孔径对输入信号采样,并且在负时钟间隔内,将输出保持在一个相对恒定的代表采样时刻信号的值。配合ADC进行前端采样时,常常优先使用单级器件(ADI 同时法布里了两级THA 的型号HMC1061),原因是多数高速ADC已经在内部集成一个THA,其带宽通常要小得多。因此,在ADC之前增加一个THA便构成一个复合双级组件(或一个三级组件,如果使用的是双级HMC1061),THA在转换器前面。采用同等技术和设计时,单级器件的线性度和噪声性能通常优于双级器件,原因是单级器件的级数更少。所以,单级器件常常是配合高速ADC进行前端采样的最佳选择。

    189f74a8f11efb18abb2f2abb4019ce4.png

    图1. 采样保持拓扑结构:(1a) 单列,(1b) 双列

    延迟映射 THA 和 ADC

    开发采样保持器和ADC信号链的最困难任务之一,是在THA捕获采样事件的时刻与应将其移到ADC上以对该事件重新采样的时刻之间设置适当的时序延迟。设置两个高效采样系统之间的理想时间差的过程被称为延迟映射。

    在电路板上完成该过程可能冗长乏味,因为纸面分析可能不会考虑PCB板上时钟走线传播间隔造成的相应延迟,内部器件组延迟,ADC孔径延迟,以及将时钟分为两个不同段所涉及到的相关电路(一条时钟走线用于THA,另一条时钟走线用于ADC)。设置THA和ADC之间延迟的一种方法是使用可变延迟线。这些器件可以是有源或无源的,目的是正确对准THA采样过程的时间并将其交给ADC进行采样。这保证了ADC对THA输出波形的稳定保持模式部分进行采样,从而准确表示输入信号。

    如图2所示, HMC856 可用来启动该延迟。它是一款5位QFN封装,90 ps的固有延迟,步进为3 ps或25ps ,32位的高速延时器。它的缺点是要设定/遍历每个延迟设置。要使能新的延迟设置,HMC856上的每个位/引脚都需要拉至负电压。因此,通过焊接下拉电阻在32种组合中找到最佳延迟设置会是一项繁琐的任务,为了解决这个问题,ADI使用串行控制的SPST开关和板外微处理器来帮助更快完成延迟设置过程。

    44c40479d5c29a04cc65a72ea812b821.png

    图2. 延迟映射电路。

    为了获得最佳延迟设置,将一个信号施加于THA和ADC组合,该信号应在ADC带宽范围之外。本例中,我们选择一个约10 GHz的信号,并施加-6 dBFS的电平(在FFT显示屏上捕获)。延迟设置现在以二 进制步进方式扫描,信号的电平和频率保持恒定。在扫描过程中显示并捕获FFT,收集每个延迟设置对应的基波功率和无杂散动态范围 (SFDR) 数值。

    结果如图3a所示,基波功率、SFDR和SNR将随所应用的每个设置而变化。如图所示,当把采样位置放在更好的地方(THA将样本送至ADC的过程之中)时,基波功率将处于最高水平,而SFDR应处于最佳性能(即最低)。

    1d2c1ec4da05fa83d4c57ed85c5d2bd0.png

    图3a. 每个延迟设置上信号幅度和SFDR性能的映射结果。

    图3b为延迟映射扫描的放大视图,延迟设定点为671,即延迟应该保持固定于此窗口/位置。请记住,延迟映射程序仅对系统的相关采样频率有效,如果设计需要不同的采样时钟,则需要重新扫描。本例中,采样频率为4 GHz,这是该信号链中使用的THA器件的最高采样频率。

    240c8768365f1df75541e06975bf2230.png

    图3b. 每个延迟设置上信号幅度和SFDR性能的映射结果(放大)。

    针对大量原始模拟带宽的前端设计

    首先,如果应用的关键目标是处理10 GHz的带宽,我们显然应考虑RF方式。请注意,ADC仍然是电压型器件,不会考虑功率。这种情况下,"匹配"这个词应该谨慎使用。我们发现,让一个转换器前端在每个频率都与100 MSPS转换器匹配几乎是不可能的;高频率带宽的RF ADC不会有太大的不同,但挑战依旧。术语"匹配"应表示在前端设计中能产生最佳结果的优化。这是一个无所不包的术语,其中,输入阻抗、交流性能 (SNR/SFDR)、信号驱动强度或输入驱动、带宽以及通带平坦度,这些指标都能产生该特定应用的最佳结果。

    最终,这些参数共同定义了系统应用的匹配性能。开始宽带前端设计时,布局可能是关键,同时应当最大限度地减少器件数量,以降低两个相邻IC之间的损耗。为了达到最佳性能,这两方面均非常重要。将模拟输入网络连接在一起时务必小心。走线长度以及匹配是最重要的,还应尽量减少过孔数量,如图4所示。

    a4192bb3850dcd1d6ea34634b53b5e60.png

    图4. THA和ADC布局。

    信号通过差分模式连接到THA输入(我们同时是也提供单端射频信号输入的参考设计链路),形成单一前端网络。为了最大限度地减少过孔数量和总长度,我们在这里特别小心,让过孔不经过这两条模拟输入路径,并且帮助抵消走线连接中的任何线脚。

    最终的设计相当简单,只需要注意几点,如图5所示。所使用的0.01 F电容是宽带类型,有助于在较宽频率范围内保持阻抗平坦。典型的成品型0.1 F电容无法提供平坦的阻抗响应,通常会在通带平坦度响应中引起较多纹波。THA输出端和ADC输入端的5和10串联电阻,有助于减少THA输出的峰化,并最大限度地降低ADC自身内部采样电容网络的残余电荷注入造成的失真。然而,这些值需要谨慎地选择,否则会增加信号衰减并迫使THA提高驱动强度,或者设计可能无法利用ADC的全部量程。

    31b179719452faa80d578437774ee3eb.png

    图5. THA和ADC前端网络及信号链。

    最后讨论差分分流端接。当将两个或更多转换器连接在一起时,这点至关重要。通常,轻型负载(例如输入端有1 k负载)有助于保持线性并牵制混响频率。分流器的120 分流负载也有此作用,但会产生更多实际负载,本例中为50 ,这正是THA希望看到并进行优化的负载。

    现在看结果!检查图6中的信噪比或SNR,可以看出在15 GHz范围上可以实现8位的ENOB(有效位数)。这是相当不错的,想想对于相同性能的13 GHz示波器,您可能支付了12万美元。当频率向L、S、C和X波段移动时,集成带宽(即噪声)和抖动限制开始变得显著,因此我们看到性能出现滚降。

    14188972d632b8b17f6f7e5513887fab.png

    图6. –6 dBFS时的SNRFS/SFDR性能结果。

    还应注意,为了保持THA和ADC之间的电平恒定,ADC的满量程输入通过SPI寄存器内部更改为1.0 V p-p。这有助于将THA保持在线性区域内,因为其最大输出为1.0 V p-p差分。

    同时显示了线性度结果或SFRD。这里,到8 GHz为止的线性度超过50 dBc,到10 GHz为止的线性度超过40 dBc。为在如此宽的频率范围上达到最佳线性度,此处的设计利用 AD9689模拟输入缓冲电流设置特性进行了优化(通过SPI控制寄存器)。

    图7显示了通带平坦度,证明在RF ADC之前增加一个THA可以实现 10 GHz的带宽,从而充分扩展AD9689的模拟带宽。

    bb822ad9b08539d1411a260e2b2794f1.png

    图7. THA和ADC网络及信号链—带宽结果。

    结语

    对于那些需要在多GHz模拟带宽上实现最佳性能的应用,THA几乎是必不可少的,至少目前是如此!RF ADC正在迅速赶上。很容易明白,在对较宽带宽进行采样以覆盖多个目标频带时,GSPS转换器在理论上具有易用性优势,可以消除前端RF带上的一个或多个向下混频级。但是,实现更高范围的带宽可能会带来设计挑战和维护问题。

    在系统中使用THA时,应确保采样点的位置在THA和ADC之间进行了优化。使用本文所述的延迟映射程序将产生总体上最佳的性能结果。了解程序是乏味的,但是非常重要。最后应记住,匹配前端实际上意味在应用的给定一组性能需求下实现最佳性能。在X波段频率进行采样时,乐高式方法(简单地将50 阻抗模块连接在一起)可能不是最好的方法。

    展开全文
  • 原标题:ADI公司AD7380系列SAR ADC的片内过采样本文引用地址:简介本应用笔记讨论逐次逼近寄存器(SAR)型模数转换器(ADC)中的片内过采样。常见过采样技术有两种:正常平均和滚动平均。这些技术是在AD7380/AD7381及其...

    原标题:ADI公司AD7380系列SAR ADC的片内过采样

    本文引用地址:

    简介

    本应用笔记讨论逐次逼近寄存器(SAR)型模数转换器(ADC)中的片内过采样。常见过采样技术有两种:正常平均和滚动平均。这些技术是在AD7380/AD7381及其高吞吐速率SAR ADC系列中执行的,因此平均转换数据可以直接获得,数字控制器的负担得以减轻,这在数据采集系统中是一个优势。

    在精密数据采集系统中,信噪比(SNR)和有效位数(ENOB)越高,系统在有宽带噪声的情况下测量信号的性能就越好。

    噪声会降低系统性能。降低噪声的方法包括:用分辨率更高的ADC(例如Σ-Δ ADC或SAR ADC)替换该系统,或者进行过采样并使用数字滤波技术。

    过采样技术在Σ-Δ ADC架构设计中有很长的历史。Σ-Δ ADC由Σ调制器和随后的数字信号算法模块(或数字滤波器)构成。Σ调制器可以小至一位量化器,用以采集成千上万的样本,然后对这些样本进行抽取以实现高分辨率转换结果。参与平均的样本越多,可获得的分辨率越高,因而转换结果越接近于采样值。常见的Σ-Δ应用有温度监视和电子秤测量系统。

    Σ-Δ ADC架构依赖于以比目标带宽高得多的速率对较小电荷进行采样。它采集的样本更多,但每次获取的电荷更小。典型Σ-Δ ADC的过采样范围介于目标信号的32倍至1000倍之间。过采样与噪声整形(调制方案)相结合的结果将带内噪声移到目标带宽之外。移至更高带宽的噪声随后通过数字滤波滤除。结果是目标带宽中的噪声更低且分辨率更高。Σ-Δ ADC的每次转换结果都是较小但更频繁的采样事件所产生的。

    SAR ADC利用逐次逼近来确定结果。SAR ADC通过逐步方法来确定数字表示的每个比特在单个采样瞬间是什么。SAR采样电荷再分配电容和数模转换器(DAC)阵列。采样数据与每个二进制加权电容阵列进行比较。二进制加权电容的总数决定了SAR ADC的位数或分辨率。转换过程由高速内部时钟和容性DAC阵列控制,能够快速转换变化的信号。SAR ADC用于需要宽带宽的数据采集系统。

    SAR ADC通常转换单个时刻,以提供与特定时刻有关的数字答案。过采样的使用随着更快速SAR转换器的出现而增加,目的是提高关键目标带宽的分辨率。在当今使用过采样技术的SAR ADC中,该技术常常是通过微控制器或现场可编程门阵列(FPGA)上的后处理执行的。ADI公司则在其SAR ADC系列中内置了过采样特性。这种过采样特性能够提高噪声性能,简化接口要求,并允许用户直接使用,而无需对FPGA或微控制器进行设计并执行需要消耗大量资源的均值计算。过采样特性还能在可管理的数据速率下尽可能提高数据处理性能。

    表1 ADI公司双通道、同步采样SAR ADC系列

    过采样

    在模数转换期间,模拟信号由ADC数字化。与非过采样解决方案相比,过采样通过对模拟信号进行采样,并以远高于所需速率的方式对该信号进行数字转换来提高数字化信号的有效分辨率。过采样允许用户在更宽的带宽内对转换器噪声进行平均,从而消除噪声。对于不相关、宽带(白)和零(0)均值的噪声,当平均和/或滤波到特定带宽时,每2倍过采样,噪声就会降低√2倍或3 dB。其他频谱内容(例如相关噪声或谐波)不会因平均而降低。图1显示了一个ADC的噪声水平(深灰色),噪声来源有多个,包括量化噪声、热噪声和外部噪声(例如驱动器、时钟和基准电压源),分布在奈奎斯特带宽上。

    根据奈奎斯特理论(fSAMPLING ≥ (2 × fIN)),为了准确重构信号,必须以至少两倍于目标最大频率的速率对输入信号进行采样。为使过采样发生,也要遵循同样的标准。过采样会降低信号的噪声,导致系统SNR增加,从而分辨率得以提高(假设没有明显的失真成分)。

    过采样是一种数字信号处理技术,采集样本后取其平均值。数据样本平均类似低通滤波器。

    ADI公司的AD7380系列是同步采样SAR ADC系列,能够进行片内过采样。该SAR ADC系列可以执行两种过采样技术:正常平均和滚动平均。

    正常平均过采样

    在正常平均过采样中,平均算法实现为简单平均:将M个样本加在一起,然后将所得的和除以M。在这种方法中,对每个平均结果都会采集一个新的M样本集。

    表2给出了算法工作原理的一般表示。在此示例中,数据有12个样本。当M = 2时,参与平均的样本数为2,每两个样本产生一个新的输出,因此速率为有效采样速率的一半。结果为样本1和样本2、样本3和样本4的平均值,依此类推。

    表2 正常平均示例

    样本数

    采样结果

    平均结果

    M = 2

    M = 4

    1

    0.200

    0.2500

    0.2400

    2

    0.300

    3

    0.230

    0.2350

    4

    0.240

    5

    0.260

    0.2300

    0.2500

    6

    0.200

    7

    0.240

    0.2700

    8

    0.300

    9

    0.270

    0.2600

    0.2450

    10

    0.240

    11

    0.250

    0.2300

    12

    0.210

    类似地,应用平均系数M = 4时,对第一组四个样本进行平均,然后对下一组四个样本(样本5至样本8)进行平均。简化的正常平均公式为:

    其中:

    滚动平均过采样

    滚动平均过采样技术使用缓冲区来存储样本以执行平均过程。滚动平均算法选择缓冲区中存储的最新M个样本,然后将所得之和除以M。在数字设计中,缓冲区需要额外的空间来创建额外的存储区。在滚动平均过采样技术中,小型ADC的缓冲存储容量有限,采用先进先出(FIFO)算法。当缓冲区已满且有新的样本可用时,缓冲区中最早的数据会被丢弃,如图3所示。使用前面的示例采样数据,前八个采样结果填充FIFO缓冲区(S1至S8)。当出现新的样本数据(S9)时,S1从缓冲区中移出,S9插入缓冲区中。此过程随着新样本存储在缓冲区中而重复执行。

    如前所述,滚动平均过采样技术将最新的M个样本相加,并将总和除以M来计算平均值。在图3所示的例子中,M = 4,该算法将FIFO缓冲区中的四个样本B1至B4(这是最新的四个样本)相加,然后除以4。在下一次平均期间,相同的FIFO缓冲位置参与平均,但这些缓冲区中的内容会改变。在M = 8的情况下,FIFO缓冲区中的所有样本都包含在求和运算中,然后除以8。

    要使能AD7380系列中的滚动平均过采样,须将OS_MODE位设置为逻辑1,并且CONFIGURATION1寄存器的OSR位须为一个有效的非零值,以在FIFO缓冲区中存储最多8个样本。转换发生后,FIFO缓冲区将立即更新。使能滚动平均过采样后,其算法会从FIFO缓冲区中收集最新的M个样本,再除以M,其中M为OSR。然后,平均结果通过AD7380的SDOx引脚输出。

    图4显示,只要缓冲区中有所需数量的样本(此例中M = 8),随后的转换周期就会提供过采样结果。因此,输出数据速率(ODR)会更快,哪怕M(样本数)增加。滚动平均过采样技术在需要高ODR和高性能的应用中很有用。这项技术可实现的性能提升受可用缓冲存储空间的限制。简化的滚动平均公式为:

    其中:

    过采样的优势

    改善噪声

    利用过采样,ADC可以实现更高的动态范围。过采样的工作原理是假设噪声源不相关且均值为零,这是因为样本将白噪声视为频谱中均匀分布的噪声,或者将以相邻代码为中心的高斯噪声分布视为可通过平均来降低的信号。

    图5是使用AD7380所生成的快速傅立叶变换(FFT)曲线示例,分两种情况:无过采样和应用滚动平均过采样,OSR = 8。

    可以看到,本底噪声有显著改善,这与SNR的增加是一致的(参见图6)。在此例中,在使能正常平均过采样和滚动平均过采样的情况下,SNR分别提高到96 dB和95 dB。

    要评估应用过采样技术所获得的SNR改善情况,请使用以下公式:

    其中:

    N为ADC分辨率。

    fs为采样频率。

    BW为目标带宽。

    10log(fS/(2 × BW))为过程增益。

    fS/(2 × BW)为采样比或奈奎斯特比率。

    请注意,其中包括了处理增益,以考虑在2 × BW之外采样的额外过采样过程。在下式中,将采样频率提高k倍(其中k是参与平均的样本数或过采样率),会导致SNR提高。

    过采样 = k × (fS/(2 × BW))

    理想情况下,k的值加倍会使SNR提高3 dB。

    表3和表4详细说明了在不同的过采样率下,典型的正常和滚动平均过采样对SNR的影响。随着过采样率的增加,SNR也会提高。

    表3 AD7380正常平均过采样的典型SNR性能

    过采样率

    SNR (dB)

    输出数据速率(kSPS)

    基准电压

    (VREF) = V

    VREF = 3.3 V

    禁用

    16×

    32×

    90.8

    92.6

    94.3

    95.8

    96.3

    96.5

    9

    94

    95.4

    96.3

    96.8

    97

    4000

    1500

    750

    375

    187.5

    93.75

    表4 AD7380滚动平均过采样的典型SNR性能

    过采

    样率

    SNR

    (dB)

    输出数据速率

    (kSPS)

    禁用

    90.3

    91.7

    93.37

    94.66

    4000

    4000

    4000

    4000

    两种平均技术在AD7380系列产品中均可使用。每种技术有其适合的一系列应用。不过,每种技术有其自己的特点,具体应用必须考虑这些特点。正常平均过采样技术有如下特点:

    ●   性能更优,因为此技术对额外数据进行采样以求平均。

    ●   ODR较慢,因为样本数或OSR增加,使得应用可以使用较低的SCLK频率,从而降低总成本。

    ●   信号带宽明显小于转换速率(参见图7)。请注意,带宽限制类似于一个有效低通滤波器。

    滚动平均过采样技术有如下特点:

    ●   采样速率可以变化,由应用通过引脚进行控制。

    ●   最高4 MSPS的快速采样速率。

    ●   由于缓冲区限制,参与平均的样本数以8为限。

    ●   信号带宽更宽(参见图7)。

    分辨率更高(N)

    如前所述,两种过采样技术均能显著改善性能。使用以下公式,SNR受限于ADC的N分辨率。

    使用下式计算N:

    给定理想16位ADC,计算SNR,可获得的最大SNR为98dB。

    提升分辨率

    即使有限制,AD7380系列也可以通过过采样有效提高分辨率,从而扩展可实现的SNR。要使能片内提升分辨率特性,须写入CONFIGRATION1寄存器的RES位(位2)。

    要了解过采样如何提高SNR,请使用前面的公式计算17位ADC的SNR。结果是SNR为104.1 dB。

    将此值代入SNR公式可得出将分辨率提高1位所需的过采样系数k。

    为了将分辨率提高1位,ADC过采样率必须至少为4。下式为提高分辨率所需的过采样系数计算公式:

    过采样 = 4x × (fS/(2 × BW))

    其中x为额外分辨率。表5总结了不同过采样率下的分辨率提高情况。

    表5 不同过采样率下的分辨率提高情况

    过采

    样率

    位数

    增加

    0.5

    1

    1.5

    16×

    2

    32×

    图8显示了使能分辨率提升特性时AD7380的SNR性能。实现的SNR性能超过100 dB。额外的2位分辨率提升改善了量化噪声,导致SNR提高。分辨率提升是一种提高系统动态范围而无需增加2位分辨率的成本的方法。此特性的缺点在于,串行端口接口(SPI) SCLK需要提供额外的2个时钟周期来输出平均转换结果。

    应用示例

    电机控制应用利用光学编码器来准确测量位置。例如,编码器的正弦和余弦输出进行插值,并且必须同时捕获。对于此类应用,建议使用同步采样SAR ADC,例如高吞吐速率AD7380。角位置θ由捕获的正弦和余弦信号的反正切值获得。当这些信号是理想信号时,结果是准确的。在实际应用中,这些信号会受到噪声的影响,导致读数错误。这些偏差会导致编码器的角位置出现误差。

    需要高编码器精度的一个例子是当电机以较低速度运行时,即电机开始减速,然后到达目标位置的情况。使用AD7380的片内过采样技术可对正弦和余弦信号进行数字滤波,从而实现高动态范围。增强的正弦和余弦转换导致角位置精度更高,这在很多应用中是必需的,例如将微型元器件安装到印刷电路板(PCB)的取放机器,或工业机械中用于运输和移动载荷到特定位置的机械臂。

    结论

    过采样是一种数据处理技术,可使ADC提供准确转换结果。SAR ADC过去在通过微控制器、DSP或FPGA进行的后处理中使用了这种技术。ADI公司的高速SAR ADC系列,例如AD7380,已将此功能集成到两种片内过采样技术中,即正常平均和滚动平均。通过SDOx引脚可以直接而快速地获得平均转换结果,成效显著,并立即体现在ADC参数中,例如SNR和全动态范围。

    正常平均过采样技术适合于要求更高性能且能接受较低时钟速度和输出数据速率的应用。滚动平均过采样技术适合于需要速度和性能的应用。

    增加分辨率可进一步提高过采样性能。请注意,结合所讨论的两种过采样技术,利用AD7380系列的分辨率提升特性可以直接添加额外的2位分辨率。AD7380系列是高速SAR ADC,可减轻微控制器上SPI的负担,使其可进行额外的数据处理。AD7380系列器件高度可靠,可提高ADC转换精度。

    展开全文
  • 1 、著名的Nyquist采样定理尽管大家都知道,但还是提一提。大牛奥本海姆的《信号与系统》中是这样描述的:Let x(t) be a band-limited signal with X(jw) = 0 for |w|> wM. Then x(t) is uniquely determined by ...

    1 、著名的Nyquist采样定理

    尽管大家都知道,但还是提一提。大牛奥本海姆的《信号与系统》中是这样描述的:

    Let x(t) be a band-limited signal with X(jw) = 0 for |w|> wM. Then x(t) is uniquely determined by its samples x(nT),n=1,±1,±2,...,ifws> 2wMwhere ws= 2 pi/T.

    Given these samples, we can reconstruct x(t) by generating a periodic impluse train in which successive impluse have amplitudes that are successive sample values. This impluse train is then processed through an ideal lowpass filter with gain T and cutoff frequency greater than wMand less than ws-wM. The resulting output signal will exactly equal x(t).

    来捋一捋,几个点:

    带宽有限(band-limited) 采样频率大于2倍信号最高频率后可以无失真的恢复出原始信号。

    实际中,信号往往是无线带宽的,如何保证带宽有限?所以,我们在模拟信号输入端要加一个低通滤波器,使信号变成带宽有限,再使用2.5~3倍的最高信号频率进行采样。关于此我们下面将模拟数字转换过程将会看到。

    虽说是不能小于等于2倍,但选2倍是不是很好呢,理论上,选择的采样频率越高,越能无失真的恢复原信号,但采样频率越高,对后端数字系统的处理速度和存储要求也就越高,因此要选择一个折中的值。

    如果后端数字信号处理中的窗口选择过窄,采样率太高,在一个窗口内很难容纳甚至信号的一个周期,这从某方面使得信号无法辨识。

    比如,数字信号处 理的窗口大小为1024个点,采样率为50KHz,则窗口最多容纳1024*(1/50KHz)=20.48ms的信号长度,若信号的一个周期为 30ms>20.48ms,这就使得数字信号的处理窗口没法容纳一个周期信号,解决的办法就是在满足要求的前提下使用减小采样率或增加窗口长度。

    2、 模数转换

    记得有一次参加中科院计算所的实习笔试,里面就有这么一道题:模拟信号转换到数字信号要经历哪两个步骤?还好,早有准备,立刻填上了采样和量化。我们下面就来详细分析下这两个过程,但在分析之前,我们先给出一张整个过程的流图,您可以先想想为什么需要各模块。

    7077e3e2bd9357eabf59211c06fbdc18.png

    程控放大器

    我们实际中的模拟信号都是通过传感器采集进来的,做过单片机的人应该熟知DS18B20温度传感器,不好意思,那是数字传感器,也就是说人家做传感器的时候把AD转换也放到传感器里面了。

    但这并不是普遍的情况,因为温度量是模拟信号中最容易测量的量了,而大多数的传感器并没有集成AD转换过 程,如大多数的加速度传感器、震动传感器、声音传感器、电子罗盘,甚至有的GPS(别懵了,GPS也算是一种传感器哦)等,都是模拟输出的。

    而且由于物理 制作的原因,传感器返回的电信号非常微小,一般在几mV(如果是电流,也一般在几mA),这么微弱的信号,如果经过导线或电缆传输很容易就湮灭在噪声中。因此,我们常常见到模拟传感器的输出线都会使用套上一层塑胶的线,叫屏蔽线(如图)。

    0d38660d9685dc39a9825b0868694c48.png

    屏蔽线只能保证在信号传输到系统之前受到的干扰最小,但信号仍要经过处理才能为数字系统使用。在模拟信号(尤其是高频信号)的输入端首先要使用 低噪声放大器对信号进行放大,这个放大器有特殊的要求,一定是低噪声,我们已经知道,模拟信号信号已经非常微弱。

    如果放大器还存在一定的噪声,在噪声叠加 之后放大出来的信号可能已经不再是原信号了。既然说到低噪声,那么低噪声是如何衡量的呢?这可以通过放大器噪声系数(NF)来定。

    7162f47edb1ea18e1c901ad56aef36a4.png

    噪声系数定义为放大器输入信号与输出信号的信噪比。其物理含义是:信号通过放大器之后,由于放大器产生噪声,使信噪比变坏;信噪比下降的倍数就是噪声系数。噪声系数通常用dB表示。

    3fa10bedb7af3f1323b3e3720e1a21d1.png

    实际中除了考虑低噪声系数外,还要考虑放大器的带宽和频率范围以及最重要的放大增益。由于输入信号的强度可能时变,采用程序可控(程控)的放大增益保证信号能达到满度而又不会出现饱和(实际中要做到这一点还是很难的)。

    低通滤波器

    在Nyquist采样定理中已经提过,要满足采样定理必须要求信号带宽有限,使用大于2倍的最高信号频率采样才能保证信号的不混叠。低通滤波器的一个考虑就是使信号带宽有限,以便于后期的信号采样,这个低通滤波器是硬件实现的。

    另一方面,实际情况中我们也只会对某个频频段的信号感兴趣,低通滤波器的另一个考虑就是滤波得到感兴趣的信号。比如,测量汽车声音信号,其频率大部分在5KHz以下,我们则可以设置低通滤波器的截止频率在7KHz左右。

    程控的实现方法就是使用模拟通道选择芯片(如74VHC4051等)。

    NOTES:

    在采样之前的所有电路实现方案叫信号调理电路。这样,我们就可以根据这个词到处Google/Baidu文献了。

    采样及采样保持

    采样貌似有一套完整的理论,就是《数字信号处理》书中的一堆公式推导,我们这里当然不会那么去说。其实采样最核心的问题就是采样率选择的问题。

    根据实际,选择频率分辨率df 选择做DFT得点数N,因为DFT时域点数和变换后频域点数相同,则采样率可确定,Fs=N*df Fs是否满足Nyquist的采样定理?是,OK,否则增加点数N,重新计算2。

    我们希望df越小越好,但实际上,df越小,N越大,计算量和存储量随之增大。一般取N为为2的整数次幂,不足则在尾端补0。

    这里给出我的一个选择Fs的方案流程图,仅供参考。

    889db5396d5079f63c938c9ed25d39d0.png

    采样后还有一个重要的操作是采样保持(S/H)操作,采样脉冲采样后无法立刻量化,这个过程要等待很短的一个时间,硬件上一般0.几个us,等待量化器的量化。

    注意,在量化之前,所有的信号都是模拟信号,模拟信号就有很多干扰的问题需要考虑,这里只是从总体上给出我对整个过程的理解。更多细化的方案还需要根据实际信号进行研究。

    量化

    我们可以先直观的看一下量化的过程:

    6527045666493f116fe9b843264b0b59.gif

    量化有个关键的参数,叫量化位数,在所有的AD转换芯片(如AD7606)上都能看到这个关键的参数,常见的有8bit,10bit,12bits,16bit和24bit。

    5c9a8de7159d6bcf9b2d8f890f443737.png

    如上图,以AD7606为例,AD7606是16bit的AD芯片,量化位数指用16bit来表示连续信号的幅值。因此,考虑AD的测量范围(AD7606有两种:±5V和±10V),则AD分辨率是

    ±5V: (5V-(-5V)) / (2^16) = 152 uV

    ±10V: (10V-(-10V)) / (2^16) = 305 uV

    量化位数越高,AD分辨率越高,习惯上,AD分辨率用常用LSB标示。

    因此,AD7606中对于某个输入模拟电压值,因为存在正负电压,若以0V为中间电压值,范围为±5V时AD转换电压可计算为

    bf581a8da6cb2999d374124f3f4acbd4.png

    AD7606若使用内部参考电压,Vref=2.5V。哦对了,这又出现个参考电压。参考电压与AD量化的实现方式有关,从速度上分串行和并行,串行包括逐次逼近型,并行方式包括并行比较式,如下图(左:串行,右:并行)。AD7606是使用逐次逼近型的方式。

    678260315d07482005dd48776011d2f9.png

    afe69baf629b40631b082c409a29bc88.png

    AD转换芯片另外两个重要参数是转换时间(转换速率)。并行AD的转换速率比串行的要高。但并行比较的方式中电阻的精度对量化有影响。

    接着,我们还将介绍一个重要的概念:量化噪声。量化噪声对应量化信噪比。

    SNRq= (6.02N + 4.77) dB其中N为量化位数,且不去管这个公式是怎么得到的(详细推导可参考文献[2]),对于

    N=12, SNRq≈ 70dB

    N=16, SNRq≈ 94dB

    从中可以看出:每增加1bit量化位数,SNRq将提高6.02dB,在设计过程中,如果对方有信噪比的要求,则在ADC选型时就要选择合适位数的ADC芯片。

    明显的,并不是量化位数越高越好,量化位数的提高将对成本、转换速度、存储空间与数据吞吐量等众多方面提出更高的要求。同时,我们尽量提高量化噪声的前提是信号的SNR已经比较低了,如果信号的SNR比量化噪声还高,努力提高量化噪声将是舍本求末的做法。

    免责声明:本文系网络转载,版权归原作者所有。如有问题,请联系我们,谢谢!

    展开全文
  • AD采样不准解决措施

    千次阅读 2019-02-14 22:13:13
    3:一般最好用到满量程,此时AD精度不浪费.  4:如果有偏置,需要进行自校.  5:请注意在使用DEMO板调试时,会由调试口导入PC噪声,由信号连接线导入外部噪声,因此建议使用屏蔽电缆传输信号.  6:板上注意模拟电源和数字...

    1:参考电压需要足够精确,推荐使用外部高精准参考电压. 
    2:如果PGA可调,增益系数一般是越小噪声越低. 
    3:一般最好用到满量程,此时AD精度不浪费. 
    4:如果有偏置,需要进行自校. 
    5:请注意在使用DEMO板调试时,会由调试口导入PC噪声,由信号连接线导入外部噪声,因此建议使用屏蔽电缆传输信号. 
    6:板上注意模拟电源和数字电源,以及模拟地和数字地要分开,减少耦合噪声路径. 
    7:使用差分输入可以减少共模噪声,但是差模噪声会增大. 
    8:如果是片内集成AD的MCU,支持高速时钟,如果不影响性能,内部工作时钟越低,对您的AD采样引起的干扰越小,如果是板上就需要注意走线和分区. 
    9:信号输入前级接滤波电路,一般一阶RC电路较多,注意Fc=1/1000~1/100 采样频率,电阻和电容的参数注意选取.信号接入后级接滤波电路最好采用sinc滤波方式.注意输入偏置电流会限制您外部的滤波电阻阻值的大小. 
    R x Ib < 1LSB. 
    有的片内AD还有集成输入Buffer,有助与抑制您的噪声,一般是分两当,看输入信号范围和满量程之间的关系. 
    AD分为很多中,SAR,FLASH,并行比较型,逐次逼近型,Delta sigma型,一般是速度越高,精度越高越贵,所以ADI之类的公司一直那么富裕,赚黑钱...... 
    我个人认为:还得注意是您的Layout. 很重要的.

    做到以上几点,您的分辨率会提高好几位.

     

    在运用AD芯片时,必须考虑很多问题,但我认为最重要的事如下N点:
    1. AD芯片的转换速率,一般以KSPS或MSPS为单位.
    2. 满量程电压,现在一般常用的有1V,5V满量程的芯片,还有一些其它规格的,也有部分器件是可变满量程的,通常根据参考电压变化.几十毫伏的时没有的,要想达到满意的分辨率(由于AD芯片积分误差和微分误差以及 偏置误差的影响,最好信号峰值放大到满量程90%以上再送入AD)必须放大信号.
    3. 放大器的上升速率要满足信号带宽要求.
    4. 电源滤波一定要好.模拟信号电源必须和数字信号电源分开(方式很多, 主要将高频分量隔离就行了),地线同样.
    5. 注意模拟信号馈入方式,一般有单端和差分两种,通常差分馈入要在SNR上 优化少许.不过电路复杂一些.
    6. 参考电压要比较干净,稳定,准确.可以减少AD转换的误差.
    7. 有些高速AD功耗比较大,注意电源能力的考虑

    展开全文
  • 这些技术是在AD7380/AD7381及其高吞吐速率SARADC系列中执行的,因此平均转换数据可以直接获得,数字控制器的负担得以减轻,这在数据采集系统中是一个优势。在精密数据采集系统中,信噪比(SNR)和有效位数(ENOB)越高,...
  • 单片机AD采样的几种算法

    千次阅读 2019-10-31 15:46:00
    根据经验判断,确定两次采样允许的最大偏差值(设为A) 每次检测到新值时判断: 如果本次值与上次值之差<=A,则本次值有效 如果本次值与上次值之差>A,则本次值无效,放弃本次值,用上次值代替本次值 B、优点...
  • 测试方法2.1.1 开发板原始工程测试2.1.2 在开发板直接生成调制信号,测试TX2.1.3 开发板自发自收测试,测试TRX环路2.2 AD9361射频参数配置方法2.2.1 收发频率以及接收增益设置2.2.2 由Evaluation生成的脚本转换成...
  • 对于特定的硬件环境以及转换位数来说,转换时间是确定的,也就是说在确定的主频、分频系数以及转换分辨率下,硬件的转换时间是固定的,这个时间的具体值可以通过查阅AD转换芯片的数据手册获得。 总的...
  • 转载:FPGA进行AD采样的噪声问题

    千次阅读 2019-11-28 17:25:34
    采样时钟频率是和采样带宽有关系。信噪比和输入信号频率、采样时钟抖动成反比。”   “为什么和输入信号频率有关系呢?”   “因为输入模拟信号频率越高,变化率越大,在采样时钟同样抖动大小的情况下...
  • 本片文章主要针对高精度测量类的AD:1:参考电压需要足够精确,推荐使用外部高精准参考电压.2:如果PGA可调,增益系数一般是越小噪声越低.3:一般最好用到满量程,此时AD精度不浪费.4:如果有偏置,需要进行自校.5:请注意在...
  • 如今大多数ADC芯片里都集成了采样保持功能,以便更好地处理交流信号,这种类型的ADC我们叫做采样ADC,可是早些时候的ADC并非采样类型,而只是一个简单的编码器。非采样ADC的一个缺点是,如果在A-to-D的转换期间内,...
  • 前沿:带宽采样率、存储深度是DSO的三大关键指标一、采样率1、概念的提出计算机只能处理离散的数字信号。模拟电压信号进入示波器后面临的首要问题就是连续信号的数字化(AD转化)问题。采样(Sampling)就是从连续...
  • 在数字信息爆炸时代,通信、医疗、工业自动化等行业领域产生的数据呈现倍速增长,而数据是从哪里来,怎样采集与转换?模数转换器(ADC)是所有电子系统中不可缺少的,将模拟信号...话不多说,直接进入正题↓↓↓AD...
  • ADRV9009接收链路数字滤波器解读(100MHz带宽)​ADRV9009接收链路组成按照信号流向依次为:模拟正交混频(调制与解调)、TIA(跨导放大器)、ADC、第一级抽取、第二级抽取、可编程FIR滤波器(可抽取)、正交校正、...
  • 模拟信号采样AD转换

    千次阅读 2017-08-02 15:14:40
    1 著名的Nyquist采样定理 尽管大家都知道,但还是提一提。大牛奥本海姆的《信号与系统》中是这样描述的: Let x(t) be a band-limited signal with X(jw) = 0 for |w|> wM. Then x(t) is uniquely determined by ...
  • 引言对毫米波雷达回波信号的处理一般可以分为数字采样和信号处理两部分,其中数字采样的精度和性能将直接影响到信号处理得输出结果,因此,越来越多的雷达系统需要高带宽、高量化精度的A/D转换,毫米波雷达也不例外...
  • 也就是说示波器设计配套的AD采样率要保证全通道工作时每一路通道带宽均可以达到标识的硬件带宽 在实际示波器选购中 需要按信号频率的十倍以上来考虑带宽的选型 这点主要是考虑到谐波对信号波形的影响 因为实际波形...
  • AD7768/AD7768-4分别为每通道集成Σ-Δ型调制器和数字滤波器的8通道和4通道、同步采样Σ-Δ型模数转换器(ADC),支持交流和直流信号的同步采样。 AD7768/AD7768-4在110.8kHz 输入带宽下实现108dB动态范围,具备±...
  • AD8351是ADI公司推出的一款低功耗、大带宽差分放大器。它采用10引脚的MSOP封装,在宽泛范围内能具有良好的低噪声和失真特性。因此,AD8351是设计12位和14位采样系统的最佳选择。此外,AD8351还可实现信号的单端变差...
  • 引言 对毫米波雷达回波信号的处理一般可以分为数字采样和信号处理两部分,其中数字采样的精度和性能将直接影响到信号处理得输出结果,因此,越来越多的雷达系统需要高带宽、高量化精度的A/D转换,毫米波雷达也不...
  • 摘要模拟带宽的重要性高于其他一切在越来越多的应用中得到...在信号链中运用采样保持放大器 (THA),可以从根本上扩展带宽,使其远远超出ADC采样带宽,满足苛刻高带宽的应用的需求。本文将证明,针对RF市场开发的最新...
  • 问题:为什么很多现代ADC的信号带宽要远远大于其最大采样频率?根据采样理论,信号频率不是应该限制为采样频率的一半吗?还有,输入级带宽较小不是可以降低功耗吗? 回答:在过去十年间,这点确实已经成为采样ADC的...
  • AD中的采样率与量化位数

    万次阅读 2013-11-27 19:23:07
    AD芯片的两个最重要参数是采样率和量化位数。 我们知道,ADC转换过程包括两个过程:采样和量化。采样率决定了采样过程的时间及精度,量化位数直接决定量化过程的精度。 采样过程中有两部分时间,一是采样时间,一是...
  • 示波器的阻抗、采样率、带宽

    千次阅读 2019-07-28 10:09:39
    一般来说超过一定带宽的示波器都会有两个阻抗的选择,50Ω或者是1M。 阻抗匹配一种是想达到最好的功率输出,另一种是想得到无失真的波形。 低频一般不需要阻抗匹配,如果需要达到最高的功率输出,则需要将输出电阻...
  • 如果是100M的信号,那么采样率至少为200M,但是分成25M的4个通道后,采样率执行要50M就行。为何? 2. 基本通信传输概念 900MHz频段0.1ppm就是90Hz。1ppm是10的-6次方 【带宽W】3. 带宽,又...
  • 你说的两个AD是常见的正交采样,采得IQ两路正交信号,两路采样的相位是不一样的,可以保证在降低采样速率的前提下可以保留信号复包络的幅度、相位等信息不丢失。你可以查一下正交采样,或正交双通道,或是I,Q两路...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 2,095
精华内容 838
关键字:

ad采样带宽