• ## CMOS

2020-01-31 04:41:14
今天开始刷CMOS题目 1.What is latch up?
今天开始刷CMOS的题目 1.What is latch up? The creation of parasitic thyristor in CMOS, this lead to a low-impedance path from chip power supply to ground.
body effect w  Why is NAND gate preferred over NOR gate for fabrication? (NAND 22 22; NOR 44 11) 1.the logic effort of NAND is smaller than that of NOR gate, so NAND gate is faster 2.NOR gate occupies more area  What is Noise Margin? Explain the procedure to determine Noise Margin the maximum amount of noise that a circuit could withstand without affecting the output. NMl(noise margin low) = voltage input low-voltage output low NMh(noise margin high) = NML(noise margin low) = voltage input low-voltage output high - voltage input high  Explain sizing of the inverter? increasing the size of inverter could drive more load capacitance and get better performance  body contact P substrate has impedance, in order to make P substrate connected to ground, we need a heavily doped p body contact, because it has good conductivity  What is metastability? When/why it will occur?Different ways to avoid this? an unpredictable state between the 2 logic known states. setup time violation: add Flipflops to divide the combinational circuit to avoid violation  All of us know how an inverter works. What happens when the PMOS and NMOS are interchanged with one another in an inverter? buffer  Why PMOS and NMOS are sized equally in a Transmission Gates in CMOS, we try to size PMOS NMOS proportional to their mobility to make them compete. in transmission gate, they aid each other. if same size, PMOS takes longer time to charge, larger PMOS has more carriers to charge the node  Why is the substrate in NMOS connected to Ground and in PMOS to VDD? we keep the substrate, drain and source reverse biased, because if not do so, there will be a diode created, and current will enter the substrate.  For CMOS logic, give the various techniques you know to minimize power consumption? Power dissipation=CV2f ,from this minimize the load capacitance, dc voltage and the operating frequency. 
展开全文
• 题目给了一个选项同样具有上述效果： 6、 版图效应：LOD,WPE,OSE,PSE PSE:poly spacing effect；OSE:oxide spacing effect 即边缘器件和中间器件会有差别，解决方案就是加dummy。 WPE:阱临近效应，...
1、分析高通差动对

直观的分析，低频时I0和I1两个电流源输出点开路，则I0和I1各自为一个无穷大的电阻，源级负反馈之后gm为0，放大倍数也为0，所以低频放大倍数为0.
频率升高之后，C0阻抗逐渐减小，I0和I1逐渐短路，此时NM0和NM1的S端近似为虚地，电路变成一个正常的差动对。
2、分析闪烁噪声和什么相关
闪烁噪声产生于栅氧界面，因此等效为栅极的一个电压源：v^2=k/(Cox*W*L*f)，所以只和面积有关。
注意这和MOS管的热噪声是不同的，热噪声等效为DS串联的电流：I^2=4kTλ*gm，假设负载电阻为ro，则等效到栅极的输入电压为：I^2*ro*ro/(gm*ro*gm*ro)=4kTλ/gm。
3、关于阻尼因子
阻尼因子的大概表达式为：Hs=A/(s^2+2*k*w0*s+w0^2)，即将闭环系统的传递函数写成这个形式，k即阻尼因子。
阻尼因子分别为0.5,1,2时（欠阻尼、临界阻尼和过阻尼），阶跃响应如图：

插入一段代码，有助于分析阶跃响应：
%bode and nyquist plot
syms s;
beta=1;%反馈系数
fs0=1000/(1+s/1000)^2/(1+s/10000);%开环传递函数
fs0_2=fs0/(1+fs0*beta);%闭环传递函数
fs0=expand(fs0);
fs0_2=expand(fs0_2);
[N1,D1]=numden(fs0);
[N2,D2]=numden(fs0_2);
res1=double(fliplr(coeffs(N1,s)));
res2=double(fliplr(coeffs(D1,s)));%提取开环传递函数的系数

ses1=double(fliplr(coeffs(N2,s)));
ses2=double(fliplr(coeffs(D2,s)));%提取闭环传递函数系数

hs0=tf(res1,res2);
hs0_2=tf(ses1,ses2);
figure;
%bode(hs0);
margin(hs0_2);
figure;
step(hs0_2,39e-4);
%margin(hs0);
%nyquist(hs0);
对于一个两级运放来说，假设增益为1000,w1=50k,w2=100M,这个运放w2~=2GBW。
则开环传递函数为：
Hs=1000/[(1+s/50e3)*(1+s/100e6)]，
反馈系数为1时，闭环传递函数为：
H2s=Hs/(1+Hs)=1000*50e3*100e6/(s^2+(50e3+100e6)+1001*50e3*100e6));
其阶跃响应为：

4、共源放大器中源级负反馈电阻的作用？
1中看到，源级负反馈电阻会减小gm，另外，电阻产生热噪声，增加了整个系统的噪声。
好处就是，能够使得增益表达式受gm的影响小一点，但是这种电路的具体应用在哪呢？
5、单端运放的开环增益仿真方法
开环增益的常规仿真用STB，不过加ac=0，DC=∞的电阻和一个ac=∞，dc=0的电阻，环路更清晰。
题目给了一个选项同样具有上述效果：

6、 版图效应：LOD,WPE,OSE,PSE
PSE:poly spacing effect；OSE:oxide spacing effect
即边缘器件和中间器件会有差别，解决方案就是加dummy。
WPE:阱临近效应，产生原因是对阱进行离子注入时，边缘由于散射导致更大的载流子密度，这样导致阱不同位置的MOS管性能不同。Sca、scb、scc参数即来源于此。
LOD效应：length of diffusion。深亚微米下不再采用会产生“鸟嘴”的隔离技术LOCOS，而是换成STI：shallow trench isolation。这种技术会通过侧壁对阱内部产生压力，对于一个MOS管来说，其受到的应力和其距离阱两侧的STI岛的距离有关，即sa和sb参数。

注：部分参考网页：http://rt2innocence.net/integrated-circuit/wpe-and-lod-effect/
d(fin)/dt *k=Acos(wt)*w*k(由于jitter是随机的，所以这个表达式代表一个随机信号而不是余弦信号)，
则信号和jitter噪声的SNR为：
-20lg(k*w)，也就是说输入频率增加一倍，jitter噪声相比输入信号增加6dB；具体SNDR降低了多少还需要结合热噪声和量化噪声来评估。
8、单端运放的CMRR仿真

根据此电路图求CMRR：
Vip=2/3,
(1-Vin)/R=(Vin-Vo)/2R,
参考了这篇网页：
http://rt2innocence.net/integrated-circuit/testbench-for-cmrr-psrr-simulation/的仿真方法：

之前仿真CMRR都是差分输入短接到一个ac小信号上来仿真开环的Acm，而这两种仿真方法都接成了环路，能够获得合理的直流工作点。其中，图1的输出直流点还受到V0和反馈电阻的影响，图2的直流工作点完全由反馈来得到，更适合OTA。 
展开全文
• Phoenix(Award已经被Phoenix收购) 3、一般在下面情况下需要进行CMOS参数设置。 (1)、______________________。 (2)、______________________。 (3)、______________________。 (4)、______________________。 (5)、...

一、选择题
1、描述BIOS系统软件功能的是( )
A、检测硬件
B、初始化硬件，设置状态，使其可用
C、读取硬盘MBR分区表，加载操作系统
D、提供系统级的中断服务务
E、以上答案都对
答案：E
2、描述进入BIOS系统方法的是( )
A、Press DEL to enter SETUP
B、Press F1 to Continue
D、Bootup NumLock State
答案：A
3、实现载入出厂设置功能的文字的是( )
A、Save Changes & Reset
D、Bootup NumLocd State
答案：C
4、下面( )设置能调整硬盘工作模式。
A、SATA Configuration -->SATA Mode -->AHCI
B、SATA Configuration -->S.M.A.R.T.Status Check -->Enabled
C、USB Configuration -->Legacy USB Support -->Enabled
D、以上都不能
答案：A
5、以下( )能实现“保存修改后重启”。
B、Save Changes & Reset
答案：B
二、填空题
1、BIOS系统软件位于__________与___________之间接口。
答案：操作系统；硬件
2、目前出品的BIOS厂商主要有___________、______________和____________。
答案：Award; AMI; Phoenix(Award已经被Phoenix收购)
3、一般在下面情况下需要进行CMOS参数设置。
(1)、______________________。
(2)、______________________。
(3)、______________________。
(4)、______________________。
(5)、______________________。
答案：新购计算机；新增硬件；CMOS参数意外丢失；禁止陌生用户使用计算机；系统优化；
4、当用户输入密码，才能进入BIOS系统界面时，该密码称为_________________。
答案：系统管理员密码
5、主板CMOS参数在断电后由_____________供电方能保存。
答案：电池
三、操作题
1、为了杜绝U盘带来的病毒，需要将计算机的USB接口屏蔽，请在BIOS里进行设置。
解答：在Legacy BIOS中，主菜单中单击“Integrated Peripherals”(集成外转设备特性)选项，将“USB 2.0 Controller”项设置为“Disabled”,并将“USB 1.0 Controller”设置为“Disabled”。
如果是在UEFI BIOS程序中设置，参考”设置USB存储器工作模式“步骤；也就是将”USB 3.0 Controller“项设置为“Disabled”。
2、现在需要从光盘安装操作系统，请在BIOS设置。
解答：在Ligacy BIOS中，主菜单中单击“Advanced BIOS Features(高级BIOS功能设定)”选项，将“First Boot Device(第一开机设备)”项设置为“CD-ROM”。
在UEFI BIOS中程序中的设置，单击“BOOT”选项卡，将CD-ROM调到第一项。

举报/反馈

展开全文
• 模拟cmos复习题
• ## CMOS模拟设置软件

千次阅读 2015-04-05 08:57:30
批阅，统计答错的题目的个数。   注:CHECK.EXE 、CMOS.STD、***.LOG必须在同一目录下。     上海高银科技开发公司 制作  电话：55612882 本软件自开发成功的2000年以来，已被上海...


CMOS模拟设置软件

1. 开发目的

2. 为谁开发

3. 开发经过

4.使用说明
(一)软件功能:
本软件是CMOS设置环境的模拟，可供学生进行CMOS设置的训练，同时可供教师批阅学生的练习。所选内容是针对<计算机应用教程>(中级)涉及到的项目。

(二)软件包含的文件:
CMOS.EXE (CMOS模拟设置程序)
CHECK.EXE (批阅程序)

(三)软件运行环境:
MS-DOS的各种版本，但必须是真正的MS-DOS，而不能是WIN95/98“开始/程序”菜单下的“MS-DOS方式”。如果您正处在Win95/98下，请选择“开始/关闭系统”，再在对话框中选择“重新启动系统并切换到MS-DOS方式”。或者，您也可以一开始就用本软盘启动。

(四)软件安装：
在硬盘上创建一个新的文件夹，将软盘CMOSTEST文件夹下的CMOS.EXE、CHECK.EXE两个文件复制到新建文件夹中。

(五)软件使用方法:
运行前，请将本软盘插入A驱动器。

A.学生使用方法:
1.在DOS状态下，进入CMOS.EXE所在目录，执行CMOS.EXE；
2.当提示输入“Student Number”时，输入自己的号码，进入CMOS模拟环境；
3.进行CMOS各种参数的设置；
4.保存设置，退出； 自动产生一个***.LOG文件(***为学生的号码)

B.教师使用方法：
*制作试题标准答案文件(CMOS.STD)
1.在DOS状态下，进入CMOS.EXE所在目录，执行CMOS.EXE；
2.当提示输入“Student Number”时，输入“CMOS”，进入CMOS模拟环境；
3.根据试题要求，准确无误地执行一遍设置，并在保存设置后，退出；此时，在CMOS.EXE
所在目录中，产生了一个CMOS.LOG文件；
4.将CMOS.LOG重命名为CMOS.STD，这就是标准答案，它是一文本文件。
在CMOS.STD中，第1、2列为题号；第3列为标准答案代码；第4列为标准答案。

*批阅程序CHECK.EXE的用法
1.将学生的答案文件***.LOG拷贝到CMOS.STD所在目录中；
2.执行CHECK；在StNumber中，输入学生的号码，回车；即可对该生的测试答案进行
批阅，统计答错的题目的个数。
注:CHECK.EXE、CMOS.STD、***.LOG必须在同一目录下。

上海高银科技开发公司 制作  电话：55612882

本软件自开发成功的2000年以来，已被上海电视大学、上海市劳动局，以及其他许多许多单位免费使用。估计使用过它的考生已有百万。 下面是它的一个画面：

寻找复旦大学 1970 年代油印的
.
计算机原理（上册）讲义

a

好消息：讲义我已找到一本，其他不要了!

我在上世纪70年代为复旦大学计算机系编写了计算机原理上册（下册由另一教师完成），后油印成讲义，并至少供两届学生使用过（记得复旦复华的创始人陈苏阳是用过此书的第二届学生），其内容为介绍计算机电源设备（稳压电源），上册之后还有上册续。我现在想将它们扫描一下上载到网上供人阅读，我已把上册续上载完成，但上册因借给别人而此人已移民美国而无法得到它来上载。现在我在网上寻找此讲义，凡提供者我将以１００元来回收，但只需一本就行了。另外，扫描后讲义仍可归还。
有此讲义者请在此博客下面告诉我一下，我们再确定联系方式。

要找的讲义的封面如下，只是没有‘续’字:


展开全文
• 这个pdf格式的文件中，主要是拉扎维本人自己的手写答案，每道题的步骤写得很详细，不过题目的顺序好像有些是乱的，不过大部分都能对得上！希望大家都好好利用！
• 模拟CMOS集成电路设计 拉扎维 王志华注释 课后习题答案，手写版，章节题目都是对应的，绝对的宝典，高度推荐
• 题目：按照主程序与子程序的结构，输入并编写读出CMOS RAM端口程序，以“年/月/日 时:分:秒”的格式，显示当前时间。 源程序： assume cs:code,ds:data data segment db 9,8,7,4,2,0 ;储存各时间位置 db "yy/mm/dd...
• 拉扎维的模拟CMOS集成电路设计是模拟IC者必备的经典教材，这是教材中练习题的全部答案，很不错的辅导资料
• CMOS反相器电路结构和工作原理1.1 CMOS反相器电压传输特性和电流传输特性1.2 输入端噪声容限1.3 CMOS反相器静态输入特性和输出特性2.其他类型的CMOS门电路2.1 各种逻辑功能的CMOS门电路2.2 漏级开路输出门电路(OD门...
• 电阻负载反向器设计 电阻负载反相器示意图 ...# d_cmos_ex_5.1.py import math print(""" 题目： 设计一个电阻负载反相器，参数如下 RL = 2kΩ，VOL = 0.05V，VDD = 1.1V VTN = 0.52V，gamma = ...
• 在阅览一些校招题目的过程中，惊觉自己平时做项目都是哪里不会查哪里，对于一些非常基础的知识点反而疏忽了。虽然个人觉得很多非常基础的知识点可能在目前的项目中不会用到，例如hold up time和set up time之类的，...
• ## FPGA 题目

千次阅读 2011-01-15 14:09:00
68、一个状态机的题目用verilog实现（不过这个状态机画的实在比较差，很容易误解 的）。（威盛VIA 2003.11.06 上海笔试试题） 69、描述一个交通信号灯的设计。（仕兰微电子） 70、画状态机，接受1，2，5分钱的卖报机...
• 目录1.TTL门电路输入端2.CMOS门电路输入端3.三态输出门电路4.漏极开路输出门电路（OD）5.集电极开路输出门电路（OC）6.CMOS和TTL对比 1.TTL门电路输入端 1.输入悬空=输入高电平 因为这时可以看作是输入端接了一个...
• ## 笔试题目汇总

千次阅读 2009-10-28 09:41:00
第一篇 笔试题目 Intel今年笔试题 ●第一道是一个编译器优化的题目。条件大致说在ZF为0或者不为0的情况下，分别有两条移位指令可以移进去。然后出了两个小题，要你优化。 ●第二道是N个人围成一圈报数，报到某一个数...
• （大疆2020数字IC） 如下图，一个高速接口的端口电路示意图，要求D端发送数字0/1, DQ端收到相同的数字0/1. VREF电压为比较器数字输出0/1的判决电压。 （1）S1断开时，DQ端VREF电压需设置为? （2）S1连通时，DQ端VREF...
• 设计(27) 《CMOS设置模拟软件》设计（为计算机应用能力中级上机动手考试用，由一新助手帮助完成）
• 1、题目 2、个人代码 assume cs:code data segment ;数据段中设置标号不加冒号 time db '00/00/00 00:00:00','\$' list db 9,8,7,4,2,0 data ends code segment start: mov ax,data mov ds,ax mov di,offset ...
• 计算机硬件，是由许多...1，用逻辑们和cmos电路实现ab+cd2. 用一个二选一mux和一个inv实现异或3. 给了reg的setup,hold时间，求中间组合逻辑的delay范围。Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间...
• ) TTL电路： VOH≈3.4V VOL≈0V VTH 不同型号不同，题中会给） 注：有些题目会给出，依照题目为准 2.电容特性： 保持两端电压不变，不能瞬时突变，这样解释了为啥电容通交流阻直，当接入交流时，电容两端电压近似...
• A 0.086-mm2^22 12.7-pJ/SOP 64k-Synapse 256-Neuron Online-Learning Digital Spiking Neuromorphic Processor in 28-nm CMOS[J]. IEEE Transactions on Biomedical Circuits and Systems, 2019, 13(1):145-158. ...
• ## 后端题目--陈涛

千次阅读 2019-08-19 21:25:20
@@1、下面是第一个真正的问题：Why power stripes routed in the top metal layers? 为什么电源走线选用最上面的金属层？难度：1 1.高层更适合global routing.低层使用率比较高，用来做power的话会占用一些有用的...
• ## 数字电路笔试题目

千次阅读 2015-10-06 09:35:24
24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-  well process.Plot its transfer curve (Vout-Vin) And also explain the  operation region of PMOS and NMOS for each...
• CMOS的制造技术和一般计算机芯片没什么差别，主要是利用硅和锗这两种元素所做成的半导体，使其在CMOS上共存着带N（带–电） 和 P（带+电）级的半导体，这两个互补效应所产生的电流即可被处理芯片纪录和解读成影像。...
• 题目 编程，以“年/月/日 时:分:秒”的格式，显示当前的日期、时间。 源代码 assume cs:code data segment db 'yy/MM/dd HH:mm:ss',0 data ends index segment db 9,8,7,4,2,0 index...
• 后面，打算整理下数字ic笔试面试题目，希望以此为出发点，补充知识点！ 声明：个人觉得，学习期间，基本上都是知识的搬运，所以本博客所有内容都可以被大家引用！为了大家方便引用，博客内的图片都没有加博客的水印...
• 第一篇 笔试题目 Intel今年笔试题 ●第一道是一个编译器优化的题目。条件大致说在ZF为0或者不为0的情况下，分别有两条移位指令可以移进去。然后出了两个小题，要你优化。 ●第二道是N个人围成一圈报数，报到某一个数...
• ## 诺基亚面试题目

千次阅读 2007-01-20 16:46:00
全都是几本模电数电信号单片机题目 1.用与非门等设计全加法器 2.给出两个门电路让你分析异同 3.名词:sram,ssram,sdram 4.信号与系统:在时域与频域关系 5.信号与系统:和4题差不多 6.晶体振荡器,好像是给出振荡...

...