精华内容
下载资源
问答
  • 当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。
  • 上拉电阻下拉电压&推挽输出&开漏(OD)和开集(OC) 一、上拉 二、下拉 三、开集 四、开漏 ...

                                                   GPIO口有关上拉电阻和下拉电阻&推挽输出&开漏(OD)和开集(OC)

    嵌入式软件开发中,操作GPIO口是最常见的事情,可以通过软件配置GPIO口的模式,比如输入或输出,上拉或下拉,推挽或开漏等等,为了理解这些概念需要查看芯片内部GPIO口电路图。

    1、推挽输出:推状态时,电流会从GPIO口流出,挽状态时电流会流入(吸收电流)GPIO口。推状态GPIO口为高电平挽状态GPIO为低电平

    2、开漏输出:控制寄存器设置GPIO为“0”时,此时GPIO口输出为低电平,控制寄存器设置GPIO为“1”时,此时GPIO口的状态由外部电路决定(对于开漏电路,外部会接一个上拉电阻),一般情况也为高电平

    3、高组态(H-Z):高阻状态,既不是高电平也不是低电平,状态由外部电路决定。高组态不是断路,只是内阻很大GPIO口设置为输入时,此时可以认为为高组态GPIO设置为开漏输出时,而且寄存器设置为为“1”时,此时也可以认为为高阻态

    一、上拉电阻

     

                                            

                                                                                               图1

     

    二、下拉电阻

                              

                                                                                          图2

     

     

                                

                                                                                        图3

    补充内容:GPIO的驱动能力,其实就是允许的最大电流能力

     

    三、开集

                                            

                                                                                                  图4

     

                                          

                                                                                                   图5

    图5所述的三极管为NPN型,晶体管工作时,发射结正偏集电结反偏基极流入电流,而且此时电流会从集电极流入发射极。(自由电子方向和电流方向刚好相反

    发射结正偏:PN结加正向电压,即基极电压高于发射极电压;

    集电结反偏:PN结加反向电压,即基极电压低于集电极电压;

     

                                           

                                                                                                 图6

    图6所述的三极管为PNP型,晶体管工作时,发射极正偏集电极反偏基极流出电流,而且此时电流会从发射极流入集电极。(自由电子方向与电流方向刚好相反

    四、开漏

                                           

                                                                                               图7

    图7所示,该电路为OC(open collecter)开集电路,并且此时三极管当做开关器件;若三极管当做开关器件,那么只能工作在截止区和饱和区,不能工作在放大区。

    放大区:集电极电流Ic为基极电流Ib的m倍,即集电极电流跟基极电流成线性关系。(三极管是电流放大器件,流控型器件)

    饱和区:当基极电流持续加大,加大到集电极电流跟基极电流不再是线性关系,且不会再随着基极电流增大而增大时,那么可以认为此时三极管进入了饱和区,当继续加大基极电流,三极管讲进入深度饱和区。在饱和区时,Uce此时电压很小,即内阻很小,那么可以认为C和E两端是闭合状态。

     

                                           

                                                                                                    图8

    图8所示:器件为MOS管,假设该MOS管为N沟道管,且源极S接地,   那么

    1. 当栅极为高电平时,UGS > 0,此时MOS管导通,
    2. 当栅极为低电平时,UGS = 0,此时MOS管不导通。

     

                                          

                                                                                                  图9

    图9主要内容:对于OC、OD电路特性,由于MOS管输入输出电流较小,不会损坏MOS管,而三极管不同,所以目前常用的为OD电路

     

                                          

                                                                                               图10

    图10所示:呈现的是三极管的导通和截止电路,末端是OC电路。

     

                                            

                                                                                                 图11

                                                

                                                                                    图12

    图12讲解了OC和OD控制LED亮和灭电路

    开漏电路特点

    • 用外部驱动能力,减少IC内部驱动,或驱动比芯片电源电压高的负载;
    • 多个OD pin连接在一起,形成线与逻辑,I2C、SMBus判断总线占用状态原理;
    • 可以利用低电压控制输出高电压;
    • 开漏pin外部不接上拉电阻,则只能输出低电平;
    • 标准开漏pin一般只有输出能力,添加其他判断电路,才具备双向输入、输出的能力;
    • 正常的CMOS输出是上下两个管子,把上面管子去掉就是OD电路,OD电路的主要目的是为了“线与”
    •  总线上的pin都是用OD方式,这样可以防止短路情况,烧坏管子。(当总线上有高有低时,此时高电平会经过外部上拉电阻再流入总线上的低电平,起到短路作用。而推挽输出就会出现短路情况

    五、推挽输出

                                             

                                                                                           图12

     

                                          

                                                                                                 图13

    图12是一个典型的双三极管push-pull电路。Q1为NPN型,Q2为PNP型,Q1和Q2共发射极。Q1充当PUSH电路,Q2充当PULL电路,push电路提供电流,pull电路吸收电流

     

                                                        

                                                                                                          图14

    图14所示:该电路为两个MOS组成的push-pull电路,上面为PMOS,下面为NMOS,两者共用漏极D。VIN输入后会经过一个反相器,然后连接到栅极G。工作原理如下:

    1. VIN为高电平时,经过反相器后,栅极G电平为低电平,此时上面PMOS管导通(Vsg > 0),下面NMOS管截止(Vgs = 0),此时VOUT为PMOS管S极电压,即高电平
    2. 当VIN为低电平时,经过反相器后,栅极G电平为高电平,此时上面PMOS管截止(Vsg = 0),下面NMOS管导通(Vgs > 0),此时VOUT为NMOS管S极电压,即低电平。

     

     

    展开全文
  • 上拉下拉电阻STUDY提问Qustions&解答AnswersQ什么是上拉/下拉电阻?有什么作用?又该怎么用?_上拉电阻:将一个不确定的信号通过电阻连接到高电平(VCC),使该信号初始电平为高电平。下拉电阻:将一个不确定的...

    上拉、下拉电阻

    STUDY

    提问

    Qustions

    &

    解答

    Answers

    Q

    什么是上拉/下拉电阻?有什么作用?又该怎么用?

    _

    上拉电阻:

    将一个不确定的信号通过电阻连接到高电平(VCC),使该信号初始电平为高电平。

    下拉电阻:

    将一个不确定的信号通过电阻连接到低电平(GND),使该信号的初始电平为低电平。

    A

    _

    上拉下拉电阻如何接线?

    _

    上拉电阻示例2020-study

    _ 577d6278bd5b9dbb027b4abb7cd33022.png

    电阻R12将KEY1网络标识上拉到高电平,在按键S2没有按下的情况下KEY1将被钳制在高电平,从而避免了引脚悬空而引起的误动作。

    _

    下拉电阻示例2020-study

    _ ccc326b1cdd403fd48719f8ee263408a.png

    电阻R29将DIR网络标识下拉到低电平,在光耦没有导通的情况下DIR将被钳制在低电平,从而避免了引脚悬空而引起的误动作。

    上拉下拉电阻的作用?

    划重点

    01

    提高电路稳定性,避免引起误动作

    上拉电阻示例中的按键如果不通过电阻上拉到高电平,那么在上电的瞬间可能就发生误动作,因为在上电瞬间FPGA芯片的引脚电平是不确定的,上拉电阻R12的存在就保证了其引脚处于高电平状态,而不会发生误动作。

    划重点

    02

    提高输出管脚的带载能力

    受其他外围电路的影响FPGA在输出高电平时能力不足,达不到VCC状态,这会影响整个系统的正常工作,上拉电阻的存在就可以使管脚的驱动能力增强。

    带有I2C资源的FPGA中,其SCL和SDA引脚是开漏引脚,如果当作普通的GPIO来用的话,你会发现该引脚输出高电平不稳定甚至因为负载的关系都无法正常输出高电平,这时候就需要在这两个引脚上加上上拉电阻。

    开漏/推挽输出

    STUDY

    三极管的工作原理

    748220b01ca6e52853b809cdbad4d1ab.png

    三极管有三个端口,分别是基极(Base)、集电极(Collector)、发射极(Emitter)。

    这种三极管是电流控制型元器件,只要基极B有输入(输出)电流就可以对三极管进行控制。

    9371ae8122a20a183985395130bd32cd.png

    NPN型三极管:当控制端(基极B)有电流输入的时候,就会有电流从输入端(集电极C)进入并从输出端(发射极E)输出

    5d0ac82a8939fc90e18560e68f85711f.png

    PNP型三极管:当控制端(基极B)有电流输出的时候,就会有电流从输入端(发射极E)进入并从输出端(集电极C)输出

    开集电路

    讲解开漏电路之前,我们先了解开集电路:

    b0e4d34ce81a6849315c16bedbf1eb7f.png

    开集电路的意思就是集电极C一端什么都不接,直接作为输出端口。

    如果要用这种电路带一个负载,比如一个LED,必须接一个上拉电阻,如下图:

    758c0d0c47022ee1e4a2af7e594cfd0b.png

    当Vin没有电流,Q5断开时,LED亮;

    当Vin流入电流,Q5导通时,LED灭。

    开漏电路

    开漏电路就是将上图中的三极管换成场效应管(MOSFET)。这样集电极C就变成了漏极,OC就变成了OD,原理时一样的。如下图(N型场效应管):

    9e245d1f6d2325f2c4eaecf2f6dbe37a.png

    场效应管是电压控制型元器件,只要对栅极G施加电压,DS就会导通。

    结型场效应管有一个特性就是它的输入阻抗非常大,这意味着:没有电流从控制电路流出,也没有电流进入控制电路。没有电流流入或流出,就不会烧坏控制电路。而双极型晶体管不同,是电流控制性元器件,如果使用开集电路,可能会烧坏控制电路。这就是我们经常用到或听到开漏电路,而不是开集电路的原因!

    b72af12d8fb75224463fa05e967f4415.gif

    典型的集电极开路电路:

    ff8c18c0ef6ebfea671edb0ca6d10516.png

    右边的三极管集电极什么都不接,所以叫做集电极开路(左边的三极管为反相作用,使输入为”0“时,输出也为”0“)。

    ● 分析一

    _

    对于图1,当左端的输入为“0”时,前面的三极管截止(即集电极C跟发射极E之间相当于断开),所以5V电源通过1K电阻加到右边的三极管上,右边的三极管导通(即相当于一个开关闭合),此时输出端与地相接,电压为“0”;当左端的输入为“1”时,前面的三极管导通,此时后面的三极管输入端电压被接地,电压拉低,三极管截止了(相当于开关断开)。

    分析二

    _

    我们将图1简化成图2的样子。图2中的开关受软件控制,“1”时断开,“0”时闭合。很明显可以看出,当开关闭合时,输出直接接地,所以输出电平为0。而当开关断开时,则输出端悬空了,即高阻态。这时电平状态未知,如果后面接一个电阻负载(即使很轻的负载)到地,那么输出端的电平就被这个负载拉到低电平了,所以这个电路是不能输出高电平的。

    b45566635b37f1f206ae92a4f9a4a36a.gif

    开漏电路就是指以MOSFET的漏极为输出的电路。一般的用法是会在漏极外部的电路添加上拉电阻。完整的开漏电路应该由开漏器件和开漏上拉电阻组成

    7e6834a3fdcfd10df4ff8f21801f6886.png be9d032d8b20821b22c242ccf20df953.png

    如上图所示组成开漏形式的电路有以下几个特点:

    1

    利用外部电路的驱动能力,减少IC内部的驱动(或驱动比芯片电源电压高的负载)。当IC内部MOSFET导通时,驱动电流是从外部的VCC流经R pull-up ,MOSFET到GND。IC内部仅需很下的栅极驱动电流。

    2

     可以将多个开漏输出的Pin,连接到一条线上。形成 “与逻辑” 关系。当PIN_A、PIN_B、PIN_C任意一个变低后,开漏线上的逻辑就为0了。这也是I2C,SMBus等总线判断总线占用状态的原理。如果作为输出必须接上拉电阻。接容性负载时,下降延是芯片内的晶体管,是有源驱动,速度较快;上升延是无源的外接电阻,速度慢。如果要求速度高电阻选择要小,功耗会大。所以负载电阻的选择要兼顾功耗和速度。

    3

    可以利用改变上拉电源的电压,改变传输电平。IC的逻辑电平由电源Vcc1决定,而输出高电平则由Vcc2(上拉电阻的电源电压)决定。这样我们就可以用低电平逻辑控制输出高电平逻辑了(这样你就可以进行任意电平的转换,例如加上上拉电阻就可以提供TTL/CMOS电平输出等)。

    4

    开漏Pin不连接外部的上拉电阻,则只能输出低电平(因此对于经典的51单片机的P0口而言,要想做输入输出功能必须加外部上拉电阻,否则无法输出高电平逻辑)。一般来说,开漏是用来连接不同电平的器件,匹配电平用的。

    5

     标准的开漏脚一般只有输出的能力。添加其它的判断电路,才能具备双向输入、输出的能力。

    6

    正常的CMOS输出级是上、下两个管子,把上面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个:电平转换、线与。

    7

     线与功能主要用于有多个电路对同一信号进行拉低操作的场合,如果本电路不想拉低,就输出高电平,因为OPEN-DRAIN上面的管子被拿掉,高电平是靠外接的上拉电阻实现的。(而正常的CMOS输出级,如果出现一个输出为高另外一个为低时,等于电源短路)。

    8

    OPEN-DRAIN提供了灵活的输出方式,但是也有其弱点,就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电,所以当电阻选择小时延时就小,但功耗大;反之延时大功耗小。所以如果对延时有要求,则建议用下降沿输出。

    _

    应用中需注意:

    13d69ec4cf1ecc85fff4435211dbb2f6.gif

    1) 开漏和开集的原理类似,在许多应用中我们利用开集电路代替开漏电路。例如,某输入Pin要求由开漏电路驱动。则我们常见的驱动方式是利用一个三极管组成开集电路来驱动它,即方便又节省成本。

    2) 上拉电阻R pull-up的阻值决定了逻辑电平转换的沿的速度。阻值越大,速度越低功耗越小。反之亦然。

    9582a3363bbcc100d4d49ddd40ced195.png

    推挽输出电路

    如下图所示,一个典型的推挽输出电路:

    e355fbf6345ce06bf43b031054db1777.png

    推挽输出电路

    13d69ec4cf1ecc85fff4435211dbb2f6.gif

    如上图所示,上面的三极管是N型三极管,下面的三极管是P型三极管,请留意控制端、输入端和输出端。

    当Vin电压为V+时,上面的N型三极管控制端有电流输入,Q3导通,于是电流从上往下通过,提供电流给负载。

    6f8b40498bcd8eb27b94689350dea0fb.png

    推挽输出电路-推电流

    13d69ec4cf1ecc85fff4435211dbb2f6.gif

    经过上面的N型三极管提供电流给负载(Rload),这就叫「推」。

    当Vin电压为V-时,下面的三极管有电流流出,Q4导通,有电流从上往下流过。

    e9325887bbf95d0609a9431efb6d7189.png

    推挽输出电路-挽电流

    13d69ec4cf1ecc85fff4435211dbb2f6.gif

    经过下面的P型三极管提供电流给负载(Rload),这就叫「挽」。

    _

    2020-study

    ___

    推挽输出能够输出高或者低,而开漏输出只能输出低,或者关闭输出,因此开漏输出总是要配一个上拉电阻使用。

    __

    开漏输出的上拉电阻不能太小,太小的话,当开漏输出的下管导通时,电源到地的电压在电阻上会造成很大的功耗,因此这个电阻阻值通常在10k以上,这样开漏输出在从输出低电平切换到高电平时,速度是很慢的。

    __

    推挽输出任意时刻的输出要么是高,要么是低,所以不能将多个输出短接,而开漏输出可以将多个输出短接,共用一个上拉,此时这些开漏输出的驱动其实是与非的关系。

    __

    推挽输出输出高时,其电压等于推挽电路的电源,通常为一个定值,而开漏输出的高取决于上拉电阻接的电压,不取决于前级电压,所以经常用来做电平转换,用低电压逻辑驱动高电压逻辑,比如3.3v带5v。

    加入微信群

    1、仅限FPGA技术交流

    2、先加群主验证后邀请加入

    3、需注明单位+研究方向

    5eb5632020af7f00259ef4efe181ce50.png

    FPGA技术联盟

    业界最专业的FPGA以及数字设计公众号,为该领域最大的技术交流和信息分享平台。微信群包括有众多FPGA相关公司研发总监和FPGA领域专家。覆盖有中国航天、中航工业、中电集团、中船重工、华为、中兴以及国内外知名大学等业界翘楚。集结全球FPGA技术领域精英。

    a998f4627494d501293c0825f54fe8b9.png_
    展开全文
  • 上拉下拉电阻的原理和作用

    万次阅读 多人点赞 2019-04-21 00:48:55
    概述: 上拉电阻:将一个不确定的信号...一般说法是上拉增大电流,下拉电阻是用来吸收电流。 1、当 TTL 电路驱动 CMOS 电路时,如果电路输出的高电平低于 CMOS 电路的最低高电平 (一般为 3.5V), 这时就需要在 TTL...

    概述:

    上拉电阻:将一个不确定的信号(高或低电平),通过一个电阻与电源VCC相连,固定在高电平。

    下拉电阻:将一个不确定的信号(高或低电平),通过一个电阻与地GND相连,固定在低电平。

    上、下拉电阻的作用:

    一般说法是上拉增大电流,下拉电阻是用来吸收电流。

    1、当 TTL 电路驱动 CMOS 电路时,如果电路输出的高电平低于 CMOS 电路的最低高电平 (一般为 3.5V), 这时就需要在 TTL 的输出端接上拉电阻,以提高输出高电平的值。
    2、OC 门电路必须使用上拉电阻,以提高输出的高电平值。
    3、为增强输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
    4、在 CMOS 芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻以降低输入阻抗, 提供泄荷通路。
    5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限,增强抗干 扰能力。
    6、提高总线的抗电磁干扰能力,管脚悬空就比较容易接受外界的电磁干扰。
    7、长线传输中电阻不匹配容易引起反射波干扰,加上、下拉电阻是电阻匹配,有效的抑制 反射波干扰。

    上拉电阻阻值的选择原则:

    1、从节约功耗及芯片的灌电流能力考虑应当足够大;电阻大,电流小。
    2、从确保足够的驱动电流考虑应当足够小;电阻小,电流大。
    3、对于高速电路,过大的上拉电阻可能边沿变平缓。
    综合考虑以上三点,通常在 1K 到 10K 之间选取。对下拉电阻也是类似道理。

    具体使用情况详述

    1、如果拉电阻用于输入信号引脚,通常的作用是将信号线强制箝位至某个电平,以防止信号线因悬空而出现不确定的状态,继而导致系统出现不期望的状态,如下图所示:
    在这里插入图片描述
    在实际应用中,10K欧姆的电阻是使用数量最多的拉电阻。需要使用上拉电阻还是下拉电阻,主要取决于电路系统本身的需要,比如,对于高有效的使能控制信号(EN),我们希望电路系统在上电后应处于无效状态,则会使用下拉电阻。

    假设这个使能信号是用来控制电机的,如果悬空的话,此信号线可能在上电后(或在运行中)受到其它噪声干扰而误触发为高电平,从而导致电机出现不期望的转动,这肯定不是我们想要的,此时可以增加一个下拉电阻。

    而相应的,对于低有效的复位控制信号(RST#),我们希望上电复位后处于无效状态,则应使用上拉电阻。

    2、大多数具备逻辑控制功能的芯片(如单片机、FPGA等)都会集成上拉或下拉电阻,用户可根据需要选择是否打开,STM32单片机GPIO模式即包含上拉或下拉,如下图所示(来自ST数据手册):在这里插入图片描述
    3、根据拉电阻的阻值大小,我们还可以分为强拉或弱拉(weak pull-up/down),芯片内部集成的拉电阻通常都是弱拉(电阻比较大),拉电阻越小则表示电平能力越强(强拉),可以抵抗外部噪声的能力也越强(也就是说,不期望出现的干扰噪声如果要更改强拉的信号电平,则需要的能量也必须相应加强),但是拉电阻越小则相应的功耗也越大,因为正常信号要改变信号线的状态也需要更多的能量,在能量消耗这一方面,拉电阻是绝不会有所偏颇的,如下图所示:在这里插入图片描述
    对于上拉电阻R1而言,控制信号每次拉低L都会产生VCC/R1的电流消耗(没有上拉电阻则电流为0),相应的,对于下拉电阻R2而言,控制信号每次拉高H也会产生VCC/R2R 电流消耗(本文假设高电平即为VCC)

    4、强拉与弱拉之间没有严格说多少欧姆是强弱的分界,一般我们使用的拉电阻都是弱拉,这样我们仍然可以使用外部控制信号将已经上/下拉的信号线根据需要进行电平的更改。
    强拉电阻的极端就是零欧姆电阻,亦即将信号线直接与电源或地相连接,比如,对于EEPROM存储芯片24C02应用电路,如下图所示:在这里插入图片描述
    其中,E0,E1,E2(地址配置位)在应用中通常都是直接强上拉到电源VCC,或强下拉到GND,因为存储芯片的地址在系统运行过程中是不会再发生变化的,同样,芯片的写控制引脚WC(Write Control)也被强下拉到GND。

    5、拉电阻作为输出(或输入输出)时牵涉到的知识点会更多一些,但本质的功能也是将电平箝位,最常见的输出上拉电阻出现在开集(Open Collector,OC)或开漏(Open Drain,OD)结构的引脚。

    我们有很多芯片的输出引脚是推挽输出结构(Output Push-Pull),如下图所示(还有一种反相输出的结构,本质也是一样的):在这里插入图片描述

    推挽输出结构引脚的特点是:无论引脚输出高电平“H”还是低电平“L”,都有比较强的驱动能力(输入或输出电流能力)!

    当推挽输出结构的控制信号为低电平“L”时,Q1截止Q2导通,电流I1由电源VCC经负载RL与三极管Q2流向公共地,我们称此电流为灌电流(Sink Current),也就是外部电流灌入芯片内部,如下图所示:
    相应的,当推挽输出结构的控在这里插入图片描述制信号为高电平“H”时,Q1导通Q2截止,电流I1由电源VCC经三极管Q1与负载RL流向公共地,我们称此电流为拉电流(Source Current),也就是芯片内部可以向外提供的电流(所以称之为“源电源”),从另一个角度讲,也就是外电路可以从芯片中拉走多少电流,如下图所示:在这里插入图片描述
    6、灌电流能力与拉电流能力也称为芯片引脚的驱动能力。对于任何给定的芯片,引脚的驱动能力都是有限的,如下图所示为STM32单片机的IO引脚电流驱动能力(来自ST数据手册):在这里插入图片描述
    由上表可知,STM32的IO引脚的驱动能力为25mA,负号“-”表示电流的方向,灌与拉的电流方向是相反的(表中SUNK为SINK的过去分词)

    由于芯片引脚的驱动能力都是有限的,如果引脚驱动的负载比较重,将可能导致输出电平不正确(无法输出预定的电平),如下图所示:在这里插入图片描述
    假定芯片的供电电压为3.3V(忽略晶体管饱和压降),则输出最大电流25mA时,负载RL的值约为132欧姆(3.3V/25mA),如果负载值小于132欧姆,则相应输出电流会更大(超过25mA),但是芯片引脚只能提供最大25mA的电流,因此,输出电平将会下降(老板你只给我2500月薪,我就只能干2500的活,你要我干更多的活得开更多的工资,一个道理)

    一般情况下,这种驱动重负载(小电阻)的电路连接是不会烧毁内部晶体管的,因为内部也是有限流电阻的,换句话讲,就算输出引脚对地短路,输出电流也不会超过最大的驱动能力(除非是不正规的芯片),当然,在实际应用过程中尽量不要超出引脚的驱动能力。

    7、OC(OD)的引脚输出结构有所不同(OC结构存在于三极管,而OD结构存在于场效管,下面以OC输出结构为例,OD输出结构的原理是一致的),如下图所示:在这里插入图片描述
    当三极管Q1的驱动控制信号为高电平“H”时,Q1饱和导通,将对应输出引脚拉为低电平“L”,如下图所示:在这里插入图片描述
    但是当控制驱动信号为低电平“L”时,三极管Q1截止,如果没有外部上拉电阻的话,该引脚相当于悬空(高阻态),无法输出高电平,也就是说,OC/OD结构输出的引脚没有拉电流(向外部电路提供电流)能力。因此,我们通常都会将OC/OD引脚通过外接电阻上拉到电源电压VCC,这样引脚输出高电平时的拉电流就直接由电源VCC提供,如下图所示:在这里插入图片描述
    大多数比较器芯片的输出都是OD/OC输出结构,如下图所示(来自TI比较器LM393数据手册):在这里插入图片描述
    很多芯片或模块向外反馈系统状态的信号引脚也是这种结构,这样用户就可以根据电路系统实际需要将电平上拉到对应的电源电压VCC,就可以省略电平转换了,如下图所示(来自东芝步进电机控制芯片TB6560数据手册):在这里插入图片描述
    I2C(Inter Integrated Circuit,内部集成电路)总线也是典型的OD输出结构的应用,如下图所示:在这里插入图片描述
    其中,SCL与SDA都是OD输出结构输出,这样的好处是可以作为双向数据总线(也称“线或Wire-OR”功能)。

    8、如果芯片引脚使用之前描述的推挽结构,则两个或多个芯片的引脚连接时将如下图所示:在这里插入图片描述
    假设如上图所示芯片的输出分别为0与1,则两者直接相互连接后,会有非常大的电流自电源VCC经Q1与Q4到公共地,虽然大多数情况下不至于烧芯片,但也会引起很大的功率消耗,同时也会导致数据冲突(芯片1总会试图将数据线拉高,而芯片2则会试图将数据线拉低,我们称之为数据冲突或总线冲突,表示双方都在抢占总线)

    如果使用OC/OD输出结构,则相应的电路如下图所示:在这里插入图片描述
    此时,无论两个芯片的引脚输出什么状态,都不会引起数据冲突,配合各自芯片内部的数据识别电路及仲裁系统,双方都可以主动给另一方发送信息,也就是说,任何一方都可以将信号线拉高或拉低,而不会影响起数据冲突。

    我们所熟悉的51单片机P0口也是OD结构,如下图所示(来自ATMEL单片机AT89C51数据手册):在这里插入图片描述
    这样我们可以使用同一个P0口,再配合多个片选信号即可访问多个外挂的存储芯片。

    前面所述上拉电阻的阻值对输入引脚引起的功耗同样适用于输出拉电阻,因此拉电阻不宜太小,但在输出信号速度比较快的电路下,拉电阻也不宜太大,如下图所示为I2C总线上拉电阻的参考最大值(来自ST存储芯片 AT24C02数据手册)。在这里插入图片描述
    在总线上总会有些杂散电容CBUS,这些电容与上拉电阻RL形成了一个RC充放电电路,上拉电阻越大则充放电常数越大,这样会把原先比较陡峭的数据边沿变得平缓,如下图所示:在这里插入图片描述
    严重的情况下将导致数据无法正常识别,这样我们只能进一步优化电路参路,或降低通讯的速率。

    以上是拉电阻的一些具体使用介绍,本文参考并转载于:
    https://www.cnblogs.com/sunshine-jackie/p/8413901.html

    展开全文
  • 如果没有上拉/下拉电阻,在没有外界输入的情况下输入端是悬空的,它的电平是未知的。 强弱(强上拉、弱上拉、强下拉、弱下拉)只是上拉电阻的阻值不同,没有什么严格区分。 以下两图引自...

    ——

    分节整理自网络。

    上拉输入和下拉输入

    上拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用。下拉同理,也是将不确定的信号通过一个电阻钳位在低电平。如果没有上拉/下拉电阻,在没有外界输入的情况下输入端是悬空的,它的电平是未知的。
    强弱(强上拉、弱上拉、强下拉、弱下拉)只是上拉电阻的阻值不同,没有什么严格区分。

    以下两图引自https://www.dgzj.com/dianzi/96971.html

    上拉电阻加到VCC。
    在这里插入图片描述
    下拉电阻加到GND。
    在这里插入图片描述

    上拉电阻寄存器

    一般的单片机都会有配上拉电阻寄存器,不过它们配置的不是单片机IO口的外部上拉电阻,而是内部的上拉电阻。

    那么为什么一些单片机IO口明明内部配有上拉电阻,还要外接上拉电阻呢?
    这是因为内部上拉电阻比较大,驱动能力小,在io口再上拉一次可以增加驱动能力,当然功耗也会更高。当然也有可能该IO口内部没有上拉电阻。

    拉电流和灌电流

    转自https://blog.csdn.net/zhangfan406/article/details/81909436 灌电流和拉电流简介

    拉电流和灌电流是衡量电路输出驱动能力的参数。
    灌电流(sink current),对一个端口而言,如果电流方向是向其内部流动的则是“灌电流。
    拉电流(sourcing current),对一个端口而言,如果电流方向是向其外部流动的则是“拉电流”。

    由于数字电路的输出只有高、低(0,1)两种电平值,高电平输出时,一般是输出端对负载提供电流,其提供电流的数值叫“拉电流”;低电平输出时,一般是输出端要吸收负载的电流,其吸收电流的数值叫“灌(入)电流”。

    推挽输出

    推挽输出(Push–pull output)是一种使用一对选择性地从相连负载灌电流或者拉电流的器件的电路。推挽输出的最大特点是可以真正的输出高电平和低电平,在两种电平下都具有驱动能力。

    推挽电路使用两个参数相同的三极管或MOSFET,以推挽方式(图腾柱方式)存在于电路中。电路工作时,两只对称的开关管每次只有一个导通,所以导通损耗小、效率高。输出既可以向负载灌电流,也可以从负载抽取电流。推拉式输出级既提高电路的负载能力,又提高开关速度。
    在这里插入图片描述
    当内部输出1电平时,上边的MOS管导通同时下边的MOS管截止,IO口输出高电平。
    当内部输出0电平时,上边的MOS管截至同时下边的MOS管导通,IO口输出低电平。

    由于推挽输出模式可以不需要外部辅助电路就可以直接输出高低电平,所以可以用于直接控制数字电路。
    缺点:推挽输出的电平是CPU的逻辑电平,所以电压值是固定的。

    开漏输出

    对于开漏输出和推挽输出的区别最普遍的说法就是开漏输出无法真正输出高电平,即高电平时没有驱动能力,需要借助外部上拉电阻完成对外驱动。
    在这里插入图片描述
    开漏输出模式下,通过外部电源实现高低电平,这个外部电源不需要跟CPU的电平完全一致,对于一些外围器件,如果其电平与CPU不同,只需要上拉对应的电平电源即可,一般应用在I2C、SMBUS通讯等需要“线与”功能的总线电路中。

    部分内容引用自https://blog.csdn.net/u012351051/article/details/104409272 理解CPU的 推免、开漏输出以及应用场景

    展开全文
  • 单片机上拉电阻和下拉电阻

    千次阅读 2019-08-11 22:42:27
    上拉电阻和下拉电阻有什么用? 1、提高驱动能力: 例如,用单片机输出高电平,但由于后续电路的影响,输出的高电平不高,就是达不到VCC,影响电路工作。所以要接上拉电阻。下拉电阻情况相反,让单片机引脚输出低...
  • 上拉电阻和下拉电阻有什么用? 1、提高驱动能力: 例如,用单片机输出高电平,但由于后续电路的影响,输出的高电平不高,就是达不到VCC,影响电路工作。所以要接上拉电阻。下拉电阻情况相反,让单片机引脚输出低...
  • 上拉电阻和下拉电阻

    2019-09-10 17:01:56
    上拉(Pull Up )或下拉(Pull Down)电阻(两者统称为“拉电阻”)最基本的作用是:将状态不确定的信号线通过一个电阻将其箝位至高电平(上拉)或低电平(下拉),无论它的具体用法如何,这个基本的作用都是相同的...
  • 上拉电阻:将一个不确定的信号...一般说法是上拉增大电流,下拉电阻是用来吸收电流。 1、当 TTL 电路驱动 CMOS 电路时,如果电路输出的高电平低于 CMOS 电路的最低高电平 (一般为 3.5V), 这时就需要在 TTL 的输出...
  • 【电子基础复习】-上拉下拉电阻、I/O输出(开漏、推挽等) 第一部分:上拉电阻&下拉电阻 文章摘自:http://www.360doc.com/content/16/0315/06/29864439_542282998.shtml是不是经常听别人讲,加...
  • 作者:BakerZhang ... 感谢! ————————————————————————————————————...第一部分:上拉电阻&下拉电阻 文章摘自:http://www.360doc.com/content/16/0315/06/29864439_...
  • 上拉(Pull Up )或下拉(Pull Down)电阻(两者统称为“拉电阻”)最基本的作用是:将状态不确定的信号线通过一个电阻将其箝位至高电平(上拉)或低电平(下拉),无论它的具体用法如何,这个基本的作用都是相同的...
  • 上拉(Pull Up )或下拉(Pull Down)电阻(两者统称为“拉电阻”)最基本的作用是:将状态不确定的信号线通过一个电阻将其箝位至高电平(上拉)或低电平(下拉),无论它的具体用法如何,这个基本的作用都是相同的...
  • 对于图1,当左端的输入为“0”时,前面的三极管截止(即集电极c跟发射极e之间相当于断开),所以5v电源通过1k电阻加到右边的三极管,右边的三极管导通(即相当于一个开关闭合);当左端的输入为“1”时,前面的...
  • 从图中可以看到典型的推挽输出电路与上下拉电阻,当N-MOS被激活时就变成了典型的开漏输出模式,当N-MOS和P-MOS同时被激活时就变成了典型的推挽输出模式,通过上拉电阻和下拉电阻的开关控制可以使端口处于上拉或者...
  • STM32的GPIO上拉下拉及开漏推挽

    千次阅读 2019-04-02 15:03:11
    1、上拉电阻:将一个不确定的信号,通过一个电阻与电源VCC相连,固定在高电平。在IO口为输入模式且为上拉电阻时,IO口的常态为高电平。 2、下拉电阻:将一个不确定的信号,通过一个电阻与地GND相连,固定在低电平...
  • 1、上、下拉电阻的作用简单来说,电源到器件引脚上的电阻叫上拉电阻,作用是平时使用该引脚为高电平;地到器件引脚的电阻叫下拉电阻,作用是平时使该引脚为低电平。对于非集电极(或漏极)开路输出型电路(如普通门...
  • IO口工作方式:上拉输入 下拉输入 推挽输出 开漏输出  1、上拉电阻:将一个不确定的信号,通过一个电阻与电源VCC相连,固定在高电平。在IO口为输入模式且为上拉电阻时,IO口的常态为高电平。  2、下拉电阻:将一个...
  • 1、上拉电阻:将一个不确定的信号,通过一个电阻与电源VCC相连,固定在高电平。在IO口为输入模式且为上拉电阻时,IO口的常态为高电平。 2、下拉电阻:将一个不确定的信号,通过一个电阻与地GND相连,固定在低电平。...
  • l数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻或下拉电阻的方式使处于稳定状态,具体视设计要求而定!  l一般说的是i/o端口,有的可以设置,有的不可以...
  • 对于图 1,当左端的输入为“0”时,前面的三极管截止(即集电极c跟发射极e之间相当于断开),所以5v电源通过1k电阻加到右边的三极管,右边的三极管导通(即相当于一个开关闭合);当左端的输入为“1”时,前面的...
  • 上拉电阻

    千次阅读 2019-08-22 17:32:29
    关于上拉下拉电阻: 大部分单片机都需要自己加上拉电阻,在一块单片机上,加4.7K上拉电阻,输出高电平为5.27V,另一块单片机加4.3K上拉电阻,输出为4.2V。输出高电平的值与上拉电阻的阻值有关吗?另,上拉电阻...
  • 从图中可以看到典型的推挽输出电路与上下拉电阻,当N-MOS被激活时就变成了典型的开漏输出模式,当N-MOS和P-MOS同时被激活时就变成了典型的推挽输出模式,通过上拉电阻和下拉电阻的开关控制可以使端口处于上拉或者...
  • 关于上拉下拉电阻

    千次阅读 2017-04-28 20:53:38
    1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。  2、OC门电路必须加上拉电阻,才能使用。  3、为...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 2,005
精华内容 802
关键字:

上拉电阻下拉电阻推挽