精华内容
下载资源
问答
  • CPU 接口类型,主频,针脚式维修CPU 接口类型,主频,针脚式维修CPU 接口类型,主频,针脚式维修
  • 接口类型

    千次阅读 2006-05-04 14:40:00
    我们知道,CPU需要通过某个接口与主板连接的...CPU接口类型不同,在插孔数、体积、形状都变化,所以不能互相接插。Socket 478 最初的Socket 478接口是早期Pentium 4系列处理器所采用的接口类型,针脚数为478针。Soc
    我们知道,CPU需要通过某个接口与主板连接的才能进行工作。CPU经过这么多年的发展,采用的接口方式有引脚式、卡式、触点式、针脚式等。而目前CPU的接口都是针脚式接口,对应到主板上就有相应的插槽类型。CPU接口类型不同,在插孔数、体积、形状都有变化,所以不能互相接插。 
    

    Socket 478
      最初的Socket 478接口是早期Pentium 4系列处理器所采用的接口类型,针脚数为478针。Socket 478的Pentium 4处理器面积很小,其针脚排列极为紧密。英特尔公司的Pentium 4系列和P4 赛扬系列都采用此接口,目前这种CPU已经逐步退出市场。
        但是,Intel于2006年初推出了一种全新的Socket 478接口,这种接口是目前Intel公司采用Core架构的处理器Core Duo和Core Solo的专用接口,与早期桌面版Pentium 4系列的Socket 478接口相比,虽然针脚数同为478根,但是其针脚定义以及电压等重要参数完全不相同,所以二者之间并不能互相兼容。随着Intel公司的处理器全面向Core架构转移,今后采用新Socket 478接口的处理器将会越来越多,例如即将推出的Core架构的Celeron M也会采用此接口。

    Socket 775
      Socket 775又称为Socket T,是目前应用于Intel LGA775封装的CPU所对应的接口,目前采用此种接口的有LGA775封装的单核心的Pentium 4、Pentium 4 EE、Celeron D以及双核心的Pentium D和Pentium EE等CPU。与以前的Socket 478接口CPU不同,Socket 775接口CPU的底部没有传统的针脚,而代之以775个触点,即并非针脚式而是触点式,通过与对应的Socket 775插槽内的775根触针接触来传输信号。Socket 775接口不仅能够有效提升处理器的信号强度、提升处理器频率,同时也可以提高处理器生产的良品率、降低生产成本。随着Socket 478的逐渐淡出,Socket 775已经成为Intel桌面CPU的标准接口。

    Socket 754
      Socket 754是2003年9月AMD64位桌面平台最初发布时的CPU接口,具有754根CPU针脚,只支持单通道DDR内存。目前采用此接口的有面向桌面平台的Athlon 64的低端型号和Sempron的高端型号,以及面向移动平台的Mobile Sempron、Mobile Athlon 64以及Turion 64。随着AMD从2006年开始全面转向支持DDR2内存,桌面平台的Socket 754将逐渐被Socket AM2所取代从而使AMD的桌面处理器接口走向统一,而与此同时移动平台的Socket 754也将逐渐被具有638根CPU针脚、支持双通道DDR2内存的Socket S1所取代。Socket 754在2007年底完成自己的历史使命从而被淘汰,其寿命反而要比一度号称要取代自己的Socket 939要长得多。

    Socket 939
      Socket 939是AMD公司2004年6月才推出的64位桌面平台接口标准,具有939根CPU针脚,支持双通道DDR内存。目前采用此接口的有面向入门级服务器/工作站市场的Opteron 1XX系列以及面向桌面市场的Athlon 64以及Athlon 64 FX和Athlon 64 X2,除此之外部分专供OEM厂商的Sempron也采用了Socket 939接口。Socket 939处理器和与过去的Socket 940插槽是不能混插的,但是Socket 939仍然使用了相同的CPU风扇系统模式。随着AMD从2006年开始全面转向支持DDR2内存,Socket 939被Socket AM2所取代,在2007年初完成自己的历史使命从而被淘汰,从推出到被淘汰其寿命还不到3年。

    Socket 940
      Socket 940是最早发布的AMD64位CPU的接口标准,具有940根CPU针脚,支持双通道ECC DDR内存。目前采用此接口的有服务器/工作站所使用的Opteron以及最初的Athlon 64 FX。随着新出的Athlon 64 FX以及部分Opteron 1XX系列改用Socket 939接口,所以Socket 940已经成为了Opteron 2XX全系列和Opteron 8XX全系列以及部分Opteron 1XX系列的专用接口。随着AMD从2006年开始全面转向支持DDR2内存,Socket 940也会逐渐被Socket F所取代,完成自己的历史使命从而被淘汰。

    Socket 603
      Socket 603的用途比较专业,应用于Intel方面高端的服务器/工作站平台,采用此接口的CPU是Xeon MP和早期的Xeon,具有603根CPU针脚。Socket 603接口的CPU可以兼容于Socket 604插槽。

    Socket 604
      与Socket 603相仿,Socket 604仍然是应用于Intel方面高端的服务器/工作站平台,采用此接口的CPU是533MHz和800MHz FSB的Xeon。Socket 604接口的CPU不能兼容于Socket 603插槽。

    Socket A
            Socket A接口,也叫Socket 462,是目前AMD公司Athlon XP和Duron处理器的插座接口。Socket A接口具有462插空,可以支持133MHz外频。

    Socket 423
      Socket 423插槽是最初Pentium 4处理器的标准接口,Socket 423的外形和前几种Socket类的插槽类似,对应的CPU针脚数为423。随着DDR内存的流行,英特尔开发了支持SDRAM及DDR内存的i845芯片组,CPU插槽也改成了Socket 478,Socket 423接口也就销声匿迹了。

    Socket 370
      Socket 370架构是英特尔开发出来代替SLOT架构,外观上与Socket 7非常像,也采用零插拔力插槽,对应的CPU是370针脚。英特尔公司著名的“铜矿”和”图拉丁”系列CPU就是采用此接口。

    SLOT 1
      SLOT 1是英特尔公司为取代Socket 7而开发的CPU接口,并申请的专利。这样其它厂商就无法生产SLOT 1接口的产品。SLOT1接口的CPU不再是大家熟悉的方方正正的样子,而是变成了扁平的长方体,而且接口也变成了金手指,不再是插针形式。SLOT 1是英特尔公司为Pentium Ⅱ系列CPU设计的插槽,其将Pentium Ⅱ CPU及其相关控制电路、二级缓存都做在一块子卡上,目前此种接口已经被淘汰。

    SLOT 2
      SLOT 2用途比较专业,都采用于高端服务器及图形工作站的系统。所用的CPU也是很昂贵的Xeon(至强)系列。Slot 2插槽比SLOT 1更长,有了Slot 2设计后,可以在一台服务器中同时采用 8个处理器。而且采用Slot 2接口的Pentium Ⅱ CPU都采用了当时最先进的0.25微米制造工艺。支持SLOT 2接口的主板芯片组有440GX和450NX。

    SLOT A
      SLOT A接口类似于英特尔公司的SLOT 1接口,供AMD公司的K7 Athlon使用的。在技术和性能上,SLOT A主板可完全兼容原有的各种外设扩展卡设备。它使用的并不是Intel的P6 GTL+ 总线协议,而是Digital公司的Alpha总线协议EV6。EV6架构是种较先进的架构,它采用多线程处理的点到点拓扑结构,支持200MHz的总线频率。

    展开全文
  • CPU接口信号说明

    千次阅读 2008-03-29 17:15:00
    一、CPU接口信号说明1. A[31:3]# I/O Address(地址总线) n 这组地址信号定义了CPU的最大内存寻址空间为4GB。在地址周期的第一个子周期中,这些Pin传输的是交易的地址,在地址周期的第二个子周期中,这些Pin...
    一、CPU接口信号说明
    
    1.     A[31:3]#            I/O            Address(地址总线)
     n       这组地址信号定义了CPU的最大内存寻址空间为4GB。在地址周期的第一个子周期中,这些Pin传输的是交易的地址,在地址周期的第二个子周期中,这些Pin传输的是这个交易的信息类型。
    2.     A20M#             I               Adress-20 Mask(地址位20屏蔽)
           n 此信号由ICH(南桥)输出至CPU的信号。它是让CPU在Real Mode(真实模式)时仿真8086只有1M Byte(1兆字节)地址空间,当超过1 Mbyte位空间时A20M#为Low,A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上。
    3.     ADS#              I/O             Address Strobe(地址选通)
           n 当这个信号被宣称时说明在地址信号上的数据是有效的。在一个新的交易中,所有Bus上的信号都在监控ADS#是否有效,一但ADS#有效,它们将会作一些相应的动作,如:奇偶检查、协义检查、地址译码等操作。
    4.     ADSTB[1:0]#       I/O             Address Strobes
           n 这两个信号主要用于锁定A[31:3]#和REQ[4:0]#在它们的上升沿和下降沿。相应的ADSTB0#负责REQ[4:0]#和A[16:3]#,ADSTB1#负责A[31:17]#。
    5.     AP[1:0]#            I/O            Address Parity(地址奇偶校验)
           n 这两个信号主要用对地址总线的数据进行奇偶校验。
    6.     BCLK[1:0]           I              Bus Clock(总线时钟)
            这两个Clock主要用于供应在Host Bus上进行交易所需的Clock。n
    7.     BNR#               I/O             Block Next Request(下一块请求)
           n 这个信号主要用于宣称一个总线的延迟通过任一个总线代理,在这个期间,当前总线的拥有者不能做任何一个新的交易。
    8.     BPRI#               I               Bus Priority Request(总线优先权请求)
           n 这个信号主要用于对系统总线使用权的仲裁,它必须被连接到系统总线的适当Pin 。当BPRI#有效时,所有其它的设备都要停止发出新的请求,除非这个请求正在被锁定。总线所有者要始终保持BPRI#为有效,直到所有的请求都完成才释放总线的控制权。
    9.     BSEL[1:0]           I/O       Bus Select(总线选择)
           n 这两组信号主要用于选择CPU所需的频率,下表定义了所选的频率:
    10.   D[63:0]#             I/O          Data(数据总线)
           n 这些信号线是数据总线主要负责传输数据。它们提供了CPU与NB(北桥)之间64 Bit的通道。只有当DRDY#为Low时,总在线的数据才为有效,否则视为无效数据。
    11.   DBI[3:0]#            I/O          Data Bus Inversion(数据总线倒置)
           n 这些信号主要用于指示数据总线的极性,当数据总在线的数据反向时,这些信号应为Low。这四个信号每个各负责16个数据总线,见下表:
    12.   DBSY#                I/O          Data Bus Busy(数据总线忙)
           n 当总线拥有者在使用总线时,会驱动DBSY#为Low表示总线在忙。当DBSY#为High时,数据总线被释放。
    13.   DP[3:0]#              I/O          Data Parity(数据奇偶校验)
           n 这四个信号主要用于对数据总在线的数据进行奇偶校验。
    14.   DRDY#                I/O          Data Ready(数据准备)
           n 当DRDY#为Low时,指示当前数据总在线的数据是有效的,若为High时,则总在线的数据为无效。
    15.   DSTBN[3:0]#             I/O        Data Strobe
            Data strobe used to latch in D[63:0]#n :
    16.   DSTBP[3:0]#             I/O         Data Strobe
            Data strobe used to latch inn D[63:0]# :
    17.   FERR#               O          Floating Point Error(浮点错误)
           n 这个信号为一CPU输出至ICH(南桥)的信号。当CPU内部浮点运算器发生一个不可遮蔽的浮点运算错误时,FERR#被CPU驱动为Low。
    18.   GTLREF             I           GTL Reference(GTL参考电压)
            这个信号用于设定GTLn Bus的参考电压,这个信号一般被设为Vcc电压的三分之二。
    19.   IGNNE#              I           Ignore Numeric Error(忽略数值错误)
           n 这个信号为一ICH输出至CPU的信号。当CPU出现浮点运算错误时需要此信号响应CPU。IGNNE#为Low时,CPU会忽略任何已发生但尚未处理的不可遮蔽的浮点运算错误。但若IGNNE#为High时,又有错误存在时,若下一个浮点指令是FINIT、FCLEX、FSAVE等浮点指令中之一时,CPU会继续执行这个浮点指令但若指令不是上述指令时CPU会停止执行而等待外部中断来处理这个错误。
    20.   INIT#               I              Initialization(初始化)
           n 这个信号为一由ICH输出至CPU的信号,与Reset功能上非常类似,但与Reset不同的是CPU内部L1 Cache和浮点运算操作状态并没被无效化。但TLB(地址转换参考缓存器)与BTB(分歧地址缓存器)内数据则被无效化了。INIT#另一点与Reset不同的是CPU必须等到在指令与指令之间的空档才会被确认,而使CPU进入启始状态。
    21.   INTR               I               Processor Interrupt(可遮蔽式中断)
           n 这个信号为一由ICH输出对CPU提出中断要求的信号,外围设备需要处理数据时,对中断控制器提出中断要求,当CPU侦测到INTR为High时,CPU先完成正在执行的总线周期,然后才开始处理INTR中断要求。
    22.   PROCHOT#            I/O          Processor Hot(CPU过温指示)
           n 当CPU的温度传感器侦测到CPU的温度超过它设定的最高度温度时,这个信号将会变Low,相应的CPU的温度控制电路就会动作。
    23.   PWRGOOD             I             Power Good(电源OK)
           n 这个信号通常由ICH(南桥)发给CPU,来告诉CPU电源已OK,若这个信号没有供到CPU,CPU将不能动作。
    24.   REQ[4:0]#                I/O         Command Request(命令请求)
           n 这些信号由CPU接到NB(北桥),当总线拥有者开始一个新的交易时,由它来定义交易的命令。
    25.   RESET#               I                 Reset(重置信号)
           n 当Reset为High时CPU内部被重置到一个已知的状态并且开始从地址0FFFFFFF0H读取重置后的第一个指令。CPU内部的TLB(地址转换参考缓存器)、BTB(分歧地址缓存器)以及SDC(区段地址转换高速缓存)当重置发生时内部数据全部都变成无效。
    26.   RS[2:0]#               I                Response Status(响应状态)
           n 这些信号由响应方来驱动,具体含义请看下表:
    27.   STKOCC#               O             Socket Occupied(CPU插入)
           n 这个信号一般由CPU拉到地,在主机板上的作用主要是来告诉主机板CPU是不是第一次插入。若是第一次插入它会让你进CMOS对CPU进行重新设定。
    28.   SMI#             I     System Management Interrupt(系统管理中断)
           n 此信号为一由ICH输出至CPU的信号,当CPU侦测到SMI#为Low时,即进入SMM模式(系统管理模式)并到SMRAM(System Management RAM)中读取SMI#处理程序,当CPU在SMM模式时NMI、INTR及SMI#中断信号都被遮蔽掉,必需等到CPU执行RSM(Resume)指令后SMI#、NMI及INTR中断信号才会被CPU认可。
    29.   STPCLK#                 I              Stop Clock(停止时钟)
         n   当CPU进入省电模式时,ICH(南桥)将发出这个信号给CPU,让它把它的Clock停止。
    28.   TRDY#                     I/O          Target Ready(目标准备)
           n 当TRDY#为Low时,表示目标已经准备好,可以接收数据。当为High时,Target没有准备好。
    29.   VID[4:0]                    O             Voltage ID(电压识别)
           n 这些讯号主要用于设定CPU的工作电压,在主机板中这些信号必须被提升到最高3V。
    二、VGA接口信号说明
    1.     HSYNC    O      CRT Horizontal Synchronization(水平同步信号)
           n 这个信号主要提供CRT水平扫描的信号。
    2.     VSYNC    O       CRT Vertical Synchronization(垂直同步信号)
            这个信号主要提供CRT垂直扫描的信号。n
    3.     RED         O       RED analog video output(红色模拟信号输出)
           n 这个信号主要为CRT提供红基色模拟视频信号。
    4.    GREEN       O      Green analog video output(绿色模拟信号输出)
            这个信号主要为CRT提供绿基色模拟视频信号。n
    5.     BLUE           O      Blue analog video output(蓝色模拟信号输出)
           n 这个信号主要为CRT提供蓝基色模拟视频信号。
    6.     REFSET       I       Resistor Set(电阻设置)
           n 这个信号将会连接一颗电阻到地,主要用于内部颜色调色板DAC。这颗电阻的阻值一般为169奥姆,精度为1%。
    7.     DDCA_CLK         I/O      Analog DDC Clock
           n 这个信号连接NB(北桥)与显示器,这个Clock属于I²C接口,它与DDCA_DATA组合使用,用于读取显示器的数据。
    8.     DDCA_DATA       I/O     Analog DDC Clock
           n 这个信号连接NB(北桥)与显示器,这个Data与Clock 一样也属于I²C接口,它与DDCA_CLK组合使用,用于读取显示器的数据。
    三、AGP接口信号说明
    1.    GPIPE#              I/O         Pipelined Read(流水线读)
           n 这个信号由当前的Master来执行,它可以使用在AGP 2.0模式,但不能在AGP 3.0的规范使用。在AGP 3.0的规范中这个信号由DBI_HI(Dynamic Bus Inversion HI)代替。
    2.    GSBA[7:0]          I             Sideband Address(边带地址)
            这组信号提供了一个附加的总线去传输地址和命令从AGPn Master(显示卡)到GMCH(北桥)。
    3.    GRBF#              I            Read Buffer Full(读缓存区满)
            这个信号说明Master是否可以接受先前以低优先权请求的要读取的   n 数据。当RBF#为Low时,中裁器将停止以低优先权去读取数据到Master。
    4.    GWBF#             I            Write Buffer Full(写缓存区满)
           n 这个信号说明Master是否可以准备接受从核心控制器的快写数据。当WBF#为Low时,中裁器将停止这个快写数据的交易。
    5.    ST[2:0]              O          Status Bus(总线状态)
           n 这组信号有三BIT,可以组成八组,每组分别表示当前总线的状态。
    6.    ADSTB0             I/O       AD Bus Strobe 0(地址数据总线选通)
            这个信号可以提供2X的时序为AGP,它负责总线AD[15:0]。n
    7.    ADSTB0#           I/O       AD Bus Strobe 0(地址数据总线选通)
           n 这个信号可以提供4X的时序为AGP,它负责总线AD[15:0]。
    8.    ADSTB1             I/O       AD Bus Strobe 1(地址数据总线选通)
            这个信号可以提供2X的时序为AGP,它负责总线AD[31:16]。n
    9.     ADSTB1#           I/O       AD Bus Strobe 1(地址数据总线选通)
           n 这个信号可以提供4X的时序为AGP,它负责线总AD[31:16]。
    10.   SB_STB              I             SideBand  Strobe(SideBand选通)
            这个信号主要为SBA[7:0]提供时序,它总是由AGPn Master驱动。
    11.   SB_STB#            I              SideBand Strobe(SideBand选通)
            这个信号为SBA[7:n0]提供时序只在AGP 4X 模式,它总是由AGP Master驱动。          
    12.   CLK                    O              CLOCK(频率)
         n   为AGP和PCI控制信号提供参考时序。
    13.   PME#                     Power Management Event(电源管理事件)
            这个信号在AGPn 协议中不使用,但是它用在PCI协议中由操作系统来管理。关于PME#的详细定义请参加PCI协议规范。
    14.   TYPEDET#            Type Detect(类型检查)
           n 从AGP发展来看,有1X、2X、4X和8X四种模式,每种模式所使用的电压也不尽相同,那AGP控制器怎么知到你插的是什么样的显卡呢?就是通过这个信号来告诉AGP Control的。用这个信号来设定当前显卡所需的电压。
    15.   FRAME#               I/O        Frame(周期框架)
            在AGP管道传输时这个信号不使用,这个信号只用在AGP的快写方式。n
    16.   IRDY#                   I/O        Initiator Ready(起始者备妥)
            这个信号说明AGPn Master已经准备好当前交易所需的数据,它只用在写操作,AGP Master不允许插入等待状态。
    17.   TRDY#                  I/O       Target Ready(目标备妥)
            这个信号说明AGPn Target已经准备好整个交易所需要读的数据,这个Target可以插入等待状态。
    18.   STOP#                I/O             Stop(停止)
           n 这个信号在AGP交易时不使用。对于快写方式,当STOP#为Low时,停止当前交易。
    19.   DEVSEL#           I/O              Device Select(设备选择)
           n 在AGP交易时不使用。在快写方式,当在一个交易不能完成时,它就会被使用。
    20.   REQ#                  I                 Request(请求)
            这个信号用于向中裁器请求当前总线使用权为开始一个PCI orn AGP交易。
    21.   GNT#                  O             Grant(保证)
           n 当中裁器收到Initiator发出请求后,若当前总线为空闲,中裁器就会通过GNT#把总线控制权交给Initiator。
    22.   AD[31:0]              I/O         Address Data Bus(数据地址总线)
           n 这些信号用来传输地址和数据。
    23.   C/BE[3:0]#         I/O     Command/Byte Enable(命令/位致能)
            当一个交易开始时,提供命令信息。在AGPn Master做写交易时,提供有效的位信息。
    四、Memory 接口信号说明
    1.     SCMDCLK[5:0]             O     Differential DDR Clock(时钟输出)
           n SCMDCLK与SCMDCLK#是差分时钟输出对,地址和控制信号都在这个两个Clock正负边沿的交叉点采样。每个DIMM共有三对。
    2.     SCMDCLK[5:0]#          O      Differential DDR Clock(时钟输出)
           n 这个Clock信号的意义同上。
    3.     SCS[3:0]#                    O      Chip Select(芯片选择)
            当这些信号有效时,表示一个Chip已被选择了,每个信号对应于SDRAM的一行。n
    4.     SMA[12:0]              O           Memory Address(内存地址)
           n 这些信号主要用于提供多元的行列地址给内存。
    5.     SBA[1:0]                 O           Bank Address(Bank选择)
           n 这个些信号定义了在每个内存行中哪个Bank被选择。Bank选择信号和内存地址信号联合使用可寻址到内存的任何单元。
    6.     SRAS#                   O           Row Address(行地址)
           n 行地址,它和SCAS#、SWE#一起使用,用来定义内存的命令。     
    7.     SCAS#                  O             Column Address(列地址)
           n 列地址,它和SRAS#、SWE#一起使用,用来定义内存的命令。
    8.     SWE#                    O             Write Enable(写允许)
            写允许信号,它与SRAS#、SCAS#一起使用,用来定义内存的命令。n
    9.     SDQ[63:0]              I/O          Data Lines(数据线)
           n 这些信号线用于传输数据。
    10.   SDM[7:0]              O             Data Mask(数据屏蔽)
            当在写周期有效时,在内存中传输的数据被屏蔽。在这八个信号中每个信号负责八根数据线。n
    11.   SDQS[7:0]            I/O           Data Strobe(数据选通)
           n 这些信号主要用于捕获数据。这八个信号每个信号负责八根数据线。
    12.   SCKE[3:0]             O            Clock Enable(时钟允许)
            这个信号在上电时对内存进行初始化,它们也可以用于关闭不使用的内存数据行。          n         
    五、HUB 接口信号说明
    1.     HL[10:0]              I/O     Packet Data(数据包)
            这些信号主要用于Hub Interface读写操作时传输数据。n
    2.     HISTRS              I/O    Packet Strobe(数据选通)
    3.     HISTRF              I/O    Packet Strobe Complement
            这个信号与HISTRS一起在HUBn inteface上传输与接收数据。
    六、LAN LINK接口信号说明
    1.     LAN_CLK             I           Lan I/F Clock(网络时钟)
            这个信号由Lann Chipset驱动输出,它的频率范围在5~50Mhz。
    2.     LAN_RXD[2:0]     I           Received Data(接收数据)
            这些信号是由Lan Chipset驱动输出到南桥。n
    3.     LAN_TXD[2:0]     O         Transmit Data(传输数据)
            这些信号是南桥驱动输出到Lan Chipset。n
    4.     LAN_RSTSYNC   O        Lan Reset(Lan Chip 复位信号)
    七、EEPROM 接口信号说明
    1.     EE_SHCLK        O        EEPROM Shift Clock(EEPROM时钟)
     n       这个信号由南桥驱动输出到EEPROM。
    2.     EE_DIN               I          EEPROM Data In(EEPROM数据输入)
            这个信号是由EEPROM传数据到南桥。n
    3.     EE_DOUT           O       EEPROM Data Out(EEPROM数据输出)
           n 这个信号是由南桥传数据到EEPROM。
    4.     EE_CS                O         EEPROM Chip Select(片选信号)
            当这个信号有效时EEPROM被选择。n
    八、PCI接口信号说明
    1.     AD[31:0]               I/O          Address Data Bus(地址数据总线)
           n 是用来传送起始地址。在内存或组态的交易期间,此地址的分辨率是一个双字组(Double Word)(即地址可被四整除),在读取或写入的交易期间,它是一个字节特定地址。
    2.     PAR                     I/O          Parity Signal(同位信号)
           n 在地址阶段完成后一个频率,或是所有写入交易的数据阶段期间,在IDRY#被驱动到僭态后一个频率,由Initiator驱动。所有读取交易的数据阶段期间,在TRDY#被驱动到僭态后一个频率,它也会被目前所寻址的Target驱动。在地址阶段完成后的一个频率,Initiator将PAR驱动到高或低态,以保证地址总线AD[0:31]与四条指令/位组致能线 C/BE#[0:3]是偶同位(Even Parity)。
    3.     C/BE[3:0]#       I/O   Command/Byte Enable(指令或字节致能)
            由Initiator驱动,在AD Bus上传输地址时,用来表示当前要动作的指令。在ADn Bus上传输数据时,用来表示在目前被寻址之Dword 内将要被传输的字节,以及用来传输数据的数据路径。
    4.     RST#               O      PCI Reset(复位信号)
            当重置信号被驱动成低态时,它会强迫所有PCI组态缓存器n Master及Target状态机器与输出驱动器回到初始化状态。RST#可在不同步于PCI CLK边缘的状况下,被驱动或反驱动。RST#的设定也将其它的装置特定功能初始化,但是这主题超出PCI规格的笵围。所有PCI输出信号必须被驱动成最初的状态。通常,这表示它们必须是三态的。
    5.     FRAME#            I/O       Cycle Frame(周期框架)
           n 是由目前的Initiator驱动,它表示交易的开始(当它开始被驱动到低态时)与期间(在它被驱动支低态期间)。为了碓定是否已经取得总线拥有权,Master必须在同一个PCI CLK信号的上边缘,取样到FRAME#与IRDY#都被反驱动到高态,且GNT#被驱动到低态。交易可以是由在目前的Initiator与目前所寻址的Target间一到多次数据传输组成。当Initiator准备完成最后一次数据阶段时,FRAME#就会被反驱动到高态。
    6.     IRDY#                I/O       Initiator Ready(备妥)
            Initiatorn 备妥被目前的Bus Master(交易的Initiator)驱动。在写入期间,IRDY#被驱动表示Initiator准备接收从目前所寻址的Target传来的资料。为了确定Master已经取得总线拥有权,它必须在同一个PCI CLK信号的上升边缘,取样到FRAME#与IRDY#都被反驱动到高态,且GNT#被驱动到低态。
    7.     TRDY#              I/O        Target Ready(目标备妥)
           n Target备妥被目前所寻址的Target驱动。当Target准备完成目前的数据阶段(数据传输)时,它就会被驱动到低态。如果在同一个PCI CLK信号的上升边缘,Target 驱动TRDY#到低态且Initiator驱动IDRY#到低态的话,则此数据阶段便告完成。在读取期间,TRDY#被驱动表示Target正在驱动有效的数据到数据总线上。在写入期间,TRDY#被驱动表示Target准备接收来自Master的资料。等待状态会被插入到目前的资料阶段里,直到取样到TRDY#与IRDY#都被驱动到低态为止。
    8.     STOP#             I/O         Stop(停止)
           n Target驱动STOP#到低态,表示希望Initiator停止目前正在进行的交易。
    9.     DEVSEL#         I/O       Device Select(设备选择信号)
           n 该信号有效时,表示驱动它的设备已成为当前防问的目标设备。换言之,该信号的有效说明总在线某处的某一设备已被选中。如果一个主设备启动一个交易并且在6个CLK周期内设有检测到DEVSEL#有效,它必须假定目标设备没能 反应或者地址不存在,从而实施主设备缺省。
    10.   IDSEL           I         Initialization Device Select(初始化设备选择)
            IDSEL是PCI装置的一个输入端,并且在存取某个装置的组态缓存器期间,它用来选择芯片。n
    11.   LOCK#             I/O         Lock(锁定)
           n 这是在一个单元(Atomic)交易序列期间(列如:在读取/修改/写入操作期间),Initiator用来锁定(Lock)目前所寻址的Target的。
    12.   REQ#               I             Request(请求)
           n 表示管理者要求使用总线,此为一对一之信号,每一管理者都有与其相对应之REQ#信号。
    13.   GNT#              O            Grant(保证)
           n 表示管理者对总线使用之要求已被同意,此为一对一之信号,每一管理者都有与其相对应之GNT#信号。
    九、Serial ATA接口信号说明
    1.     SATA0TXP      O      Serial ATA 0 Transmit(串行ATA0 传送)
    2.     SATA0TXN      O      Serial ATA 0 Transmit(串行ATA0 传送)
            这个信号与SATA0TXP组成差分信号对,用于传输数据。n
    3.     SATA0RXP      I        Serial ATA 0 Receive(串行ATA0 接收)
    4.     SATA0RXN      I        Serial ATA 0 Receive(串行ATA0 接收)
           n 这个信号与SATA0RXP组成差分信号对,用于接收数据。
    5.    SATARBIAS     I      Serial ATA Resistor Bias(串行ATA电阻偏置)
    6.    SATARBIAS#   I      Serial ATA Resistor Bias(串行ATA电阻偏置)
            这个信号与SATARBIAS一样外接一颗与GND相接的电阻,为SATA提供一个电压偏置。 n   
    7.    SATALED#    OD   SATA Drive Activity Indicator(SATA 读写指示)
           n 当这个信号为Low时,表示当前的SATA硬盘正在读写数据。
    十、IDE 接口信号说明
    1.     DCS1#            O        Device Chip Select(设备芯片选择)
     n       这个信号为设备选择信号For Rang 100 。
    2.     DCS3#            O        Device Chip Select(设备芯片选择)
            这个信号为设备选择信号 For Rang 300。n
    3.     DA[2:0]            O        Device Address(设备地址)
            这些信号用于传输地址信号。n
    4.     DD[15:0]            I/O      Device Data(设备数据)
           n 这些信号用于传输数据信号。
    5.     DREQ                I          Device Request(设备请求)
            当IDE Device要做一个DMA读写动作时,就会驱动这个信号向南桥发DMnA请求。
    6.     DACK#             O      Device DMA Acknowledge(设备DMA确认)
            当IDEn Device已做了一个DMA请求后,若当前总线空闲,南桥就会驱动个信号,把控制权受权给IDE Device。
    7.     DIOR#         O            Disk I/O Read(磁盘I/O读)
           n 这个信号由南桥来驱动,当它有效时,表示要对磁盘进行一个读操作。
    8.     DIOW#        O             Disk I/O Write(磁盘I/O写)
            这个信号由南桥来驱动,当它有效时,表示要对磁盘进行一个写操作。n
    9.     IORDY         I               I/O Channel Ready(I/O通道备妥)
            这个信号由IDEn Device来驱动,当它有效时,表示IDE Device已经准备OK。
    十一、LPC接口信号说明
    1.     LAD[3:0]           I/O     LPC Command、Address、Data
            这四信号线用来传输LPCn Bus的命令、地址和数据。
    2.     LFRAME#         I/O    LPC Frame(LPC框架)
           n 当这个信号有效时,指示开始或结束一个LPC周期。
    3.     LDRQ#              I        DMA Request(DMA请求)
            当Super I/O上的Device需要用DMA Channel时,就会驱动这个信号向南桥发出请求。 n   
    十二、USB 接口信号说明
    1.     USBP+        I/O        USB Signal(USB 信号)
    2.     USBP-         I/O        USB Signal(USB 信号)
           n 这个信号与USBP+组成差分信号对,组成一个USB Port,用来传输地址、数据和命令。
    3.     OC#             I            Over Current(过电流保护)
            当有USBn Device过电流时,这个信号会拉Low,告知南桥有过电流发生。
    十三、SMBus接口信号说明
    1.    SMBDATA         I/O      SMBus Data(数据线)
    2.    SMBCLK            I/O      SMBus Clock(时钟线)
           n 上面两个信号线为系统管理总线,以南桥为控制中心,对主机板的一些Device进行读写操作,如倍频IC、SPD等等。这两个信号在外部必须通过电阻进行Pull High。
    十四、AC-Link接口信号说明
    1.     RST#         O          Reset(复位信号)
            这个讯信号由南桥驱动,对Audion Chip进行初始化。
    2.     SYNC        O          Sync(同步信号)
    3.     BIT_CLK       I          Bit Clock(时钟输入)
           n 这是一个由Codec产生一个12.288Mhz串行数据时钟给南桥。
    4.     SDOUT         O        Serial Data Out(串行数据输出)
            由南桥发出数据到Codec。n
    5.     SDIN             I          Serial Data In(串行数据输入)
           n 由Codec发出数据到南桥。
    十五、FDC接口信号说明
    1.     DRVDEN0     OD   Drive Density Select Bit(驱动器密度选择位)
           n 驱动器密度选择信号。
    2.     INDEX#           I          INDEX(索引)
           n 此Pin为施密特触发器输入,当这个为Low(有效时),通过索引孔把磁头定位起始磁道。
    3.     MOA#             OD      Motor A On(马达A打开)
            当此信号为Low时,马达A起动。n
    4.     DSA#          OD         Drive Select A(驱动A选择)
            当此信号为Low时,驱动器A被选择。n
    5.     DIR#           OD         DIR(列目录)
           n 磁头步进马达移动方向,为High时,向外移动,为Low时向内移动。
    6.     STEP#        OD        Step(步进)
            步进输出脉冲,当此信号为Low时,将产生一个脉冲移动磁头到另一个磁道。n
    7.     WD#           OD          Write Data(写数据)
           n 写数据,当此信号为Low时,写数据到被选择的驱动器。
    8.     WE#           OD          Write Enable(写允许)
            写允许,当为Low表示允许写入盘片。n
    9.     TRACK0#    I             Track 0(0磁道)
            0磁道,当此信号为Low时,磁头将被定位到最外的一个磁道(0磁道)。n
    10.   WP#           I             Write Protected(写保护)
           n 写保护,当此信号为Low时,磁盘片被写保护,只能读出数据不能写入。
    11.   RDATA#    I              Read Data(读数据)
            当为Low时从软盘读数据。n
    12.   HEAD#     OD           Head(磁头)
            磁头选择,当为High时选择0面的磁头,当为Low时选择1面的磁头。n
    13.   DSKCHG#   I          Diskette Change(更换磁盘)
           n 盘片更换,当此信号为Low时,在上电状态可随时取出盘片。
    十六、Parallel Port 接口信号说明
    1.     SLCT        I        Printer Select Status(打印机状态选择)
           n 这个Pin主要用于选择打印机模式,为High时,表示打印机被选择。打印有两种模式可以被设定ECP和EEP。
    2.     PE            I         Page End(页面结束)
            当这个信号为High时,表示打印机已检测到页面结束。n
    3.     BUSY       I        Busy(打印机忙)
           n 当这个信号为High时,表示打印机很忙没有准备去接收数据。
    4.     ACK#          I           Acknowledge(确认)
            当这个信号为Low时,表示打印机已接收数据,并准备接受更多的数据。n
    5.     ERR#         I            Error(错误)
           n 当这个信号为Low时,表示打印机在打印时出错。
    6.     SLIN#        O          Printer Select(打印机选择)
            这个信号为打印机输出线检查。n
    7.     INIT#             O         Initialization(初始化)
            当这个信号为Low时,表示对打印机进行初始化。n
    8.     AFD#            O          Auto Line Feed(自动走线)
           n 当打印机打印针出问题时,这个信号会被拉Low,打印机会自动再打一遍。
    9.     STB#            O          Strobe(锁定)
            当这个信号为Low时,表示要把并行数据锁定到打印机里。n
    10.   PD[7:0]         I/O        Printer Data(打印机数据)
           n 这些信号用于传输打印机数据。
    十七、Serial Port 接口数据说明
    1.     CTS#          I            Clear To Send(清楚发送)
           n 这个信号用于Modem控制输入,这个功能可以通过读握手状态寄存器Bit 4来测试。
    2.     DSR#         I            Data Set Ready(数据准备)
            这个信号为Low时,表示Modem或数据放置已准备可以传输数据。n
    3.     RTS#         I/O        Request To Send(请求发送)
           n 这个信号为Low时,表示Modem或调制解调器可准备去发送数据。
    4.     DTR#           I/O         Data Terminal Ready(数据终端准备)
            这个信号为Low时,表示数据终端已准备可以进行通信。n
    5.            SIN               I            Serial Data In(串行数据输入)
           n 这个信号用于去接收数据。
    6.     SOUT          O            Serial Data Out(串行数据输出)
            这个信号用于去发送数据。n 本文引用自www.45it.com电脑软硬件应用网 
    展开全文
  • 常见接口类型

    千次阅读 2016-08-15 11:27:04
    在电子产品中硬件接口和软件接口之分:电脑等信息机器硬件组件间的接口叫硬件接口;电脑等信息机器软件组件间的接口叫软件接口

    小编想周末来点实在的干货分享吧,作为工程师应该经常与接口打交道,所以请教了一下度娘,接口的完整定义是:实体把提供给外界的一种抽象化物,用以由内部操作分离出外部沟通方法,使其能被修改内部而不影响外界其他实体与其交互的方式,就如面向对象程序设计提供的多重抽象化。

    好复杂的赶脚,其实,接口就是一种间接手段,所以相比起直接沟通,会引致些额外负担。在电子产品中有硬件接口和软件接口之分:电脑等信息机器硬件组件间的接口叫硬件接口;电脑等信息机器软件组件间的接口叫软件接口。下面小编来介绍一下这硬件类接口:


    硬件接口主要有:

    IDE

    IDE的英文全称为“Integrated Drive Electronics”,即“电子集成驱动器”,它的本意是指把“硬盘控制器”与“盘体”集成在一起的硬盘驱动器。把盘体与控制器集成在一起的做法减少了硬盘接口的电缆数目与长度,数据传输的可靠性得到了增强,硬盘制造起来变得更容易,因为硬盘生产厂商不需要再担心自己的硬盘是否与其它厂商生产的控制器兼容。对用户而言,硬盘安装起来也更为方便。IDE这一接口技术从诞生至今就一直在不断发展,性能也不断的提高,其拥有的价格低廉、兼容性强的特点,为其造就了其它类型硬盘无法替代的地位。

    IDE代表着硬盘的一种类型,但在实际的应用中,人们也习惯用IDE来称呼最早出现IDE类型硬盘ATA-1,这种类型的接口随着接口技术的发展已经被淘汰了,而其后发展分支出更多类型的硬盘接口,比如ATA、Ultra ATA、DMA、Ultra DMA等接口都属于IDE硬盘。


    SCSI

    SCSI的英文全称为“Small Computer System Interface”(小型计算机系统接口),是同IDE(ATA)完全不同的接口,IDE接口是普通PC的标准接口,而SCSI并不是专门为硬盘设计的接口,是一种广泛应用于小型机上的高速数据传输技术。SCSI接口具有应用范围广、多任务、带宽大、CPU占用率低,以及热插拔等优点,但较高的价格使得它很难如IDE硬盘般普及,因此SCSI硬盘主要应用于中、高端服务器和高档工作站中。


    光纤通道

    光纤通道的英文拼写是Fibre Channel,和SCSI接口一样光纤通道最初也不是为硬盘设计开发的接口技术,是专门为网络系统设计的,但随着存储系统对速度的需求,才逐渐应用到硬盘系统中。光纤通道硬盘是为提高多硬盘存储系统的速度和灵活性才开发的,它的出现大大提高了多硬盘系统的通信速度。光纤通道的主要特性有:热插拔性、高速带宽、远程连接、连接设备数量大等。

    光纤通道是为在像服务器这样的多硬盘系统环境而设计,能满足高端工作站、服务器、海量存储子网络、外设间通过集线器、交换机和点对点连接进行双向、串行数据通讯等系统对高数据传输率的要求。


    SATA

    使用SATA(Serial ATA)口的硬盘又叫串口硬盘,是未来PC机硬盘的趋势。2001年,由Intel、APT、Dell、IBM、希捷、迈拓这几大厂商组成的Serial ATA委员会正式确立了Serial ATA 1.0规范,2002年,虽然串行ATA的相关设备还未正式上市,但Serial ATA委员会已抢先确立了Serial ATA 2.0规范。Serial ATA采用串行连接方式,串行ATA总线使用嵌入式时钟信号,具备了更强的纠错能力,与以往相比其最大的区别在于能对传输指令(不仅仅是数据)进行检查,如果发现错误会自动矫正,这在很大程度上提高了数据传输的可靠性。串行接口还具有结构简单、支持热插拔的优点。串口硬盘是一种完全不同于并行ATA的新型硬盘接口类型,由于采用串行方式传输数据而知名。相对于并行ATA来说,就具有非常多的优势。首先,Serial ATA以连续串行的方式传送数据,一次只会传送1位数据。这样能减少SATA接口的针脚数目,使连接电缆数目变少,效率也会更高。


    RAID卡

    是指RAID卡支持的硬盘接口,主要有三种:IDE接口、SCSI接口和SATA接口。

    RAID技术问世时是基于SCSI接口,因其成本高,因此主要面向服务器等高端应用。普通用户根本无缘拥有RAID。随着计算机的大众化,由此带动PC计算机的空前繁荣。相应的,在市场的带动下,用于PC计算机的IDE接口设备价格大幅降低,同时性能大幅提高。鉴于此,RAID技术开始移植到IDE接口上,推出了基于IDE接口的RAID应用,称为IDE RAID。而基于SCSI接口的RAID应用则相应称为SCSI RAID。与SCSI RAID相比,IDE RAID具有极低的价格,和一点也不逊色的性能表现,相应的,IDE RAID 解决方案就具有SCSI RAID无法比拟的高性价比。因此 IDE RAID自推出后,受到普通PC用户和普通商业应用的普遍欢迎。当然IDE RAID也有其缺点,比如在CPU占用率和连接设备数量等方面就无法与SCSI RAID相比,同时,IDE RAID目前为止还只支持RAID0、RAID1和RAID0+1,并且性能上也比SCSI RAID略逊一筹,因此高性能计算机应用方面还是以SCSI RAID为主。SATA RAID是刚刚诞生的RAID方式,它与IDE RAID类似,最大的优点是低成本,其他方面也和IDE RAID接近。


    MD设备

    MD设备接口(港台称之为埠)指的是MD(Mini Disc)产品具有哪些输入输出的接口。首先作为MD产品,耳机的输出接口自然是必须有的。除了基本的耳机输出接口之外,录放型产品还应该具有线路输入的接口,这样才能够把MD和其它播放设备相连接,把播放的音频输入MD并且将其录制到MD片上。NetMD产品还应具有USB接口,这样才能够和电脑相连接,从而能够进行文件的传输。有的产品还具有麦克风的接口,可以把外部的声音通过MD录制下来。


    USB接口

    是为在PC与数码设备间传输数据而开发的技术。标准USB、Mini USB(典型应用:MP3)、Micro USB(典型应用:安卓智能手机)成为目前最常见的USB接口。被广泛地应用于个人电脑和移动设备等信息通讯产品,并扩展至摄影器材、数字电视(机顶盒)、游戏机等其它相关领域。USB从USB 1.0发展到最新的USB 3.1。USB 3.1:传输速度为10Gbit/s,三段式电压5V/12V/20V,最大供电100W ,新型Type-C插型不再分正反。


    USB Type-C接口

    Type-C双面可插接口最大的特点是支持USB接口双面插入,正式解决了“USB永远插不准”的世界性难题,正反面随便插。同时与它配套使用的USB数据线也必须更细和更轻便,做Type-C PD芯片厂家:Microchip、Cypress、NXP、ROHM、技领半导体、Power Integrations等。


    下面是常用接口:

    红外线接口:是一种廉价、近距离、无连线、低功耗和保密性较强的通讯方案,在 PC 机中主要应用在无线数据传输方面,但目前已经逐渐开始在无线网络接入和近距离遥控家电方面得到应用。 鉴于红外线通讯的诸多好处,现在的主板几乎全部提供了红外线接口,以便用户利用它进行与带红外线接口的设备通讯,如笔记本电脑、打印机、Modem、掌上电脑、移动电话等等。但计算机主板上仅仅提供了红外线接口,并未提供完整的发射接收装置,所以用户在想使用红外线通讯时,仍然需要购买红外线连接器。


    DB接口:D型数据接口,用于连接电子设备(比如:计算机与外设)的接口标准。因形状类似于英文字母D,故得名D型接口。


    PCI接口:它是目前个人电脑中使用最为广泛的接口,几乎所有的主板产品上都带有这种插槽。PCI插槽也是主板带有最多数量的插槽类型,在目前流行的台式机主板上,ATX结构的主板一般带有5~6个PCI插槽,而小一点的MATX主板也都带有2~3个PCI插槽,可见其应用的广泛性。


    串行接口:串行接口(Serial port)又称“串口”,也称串行通信接口(通常指COM接口),是采用串行通信方式的扩展接口。常见的有一般电脑应用的RS-232(使用 25 针或 9 针连接器)和工业电脑应用的半双工RS-485与全双工RS-422。


    RS-232是现在主流的串行通信接口之一。而RS-422接口,标准全称是“平衡电压数字接口电路的电气特性”,它定义了接口电路的特性。典型的RS-422是四线接口。实际上还有一根信号地线,共5根线。其DB9连接器引脚定义。RS-485接口是从RS-422基础上发展而来的,所以RS-485许多电气规定与RS-422相仿。


    PS/2接口:PS/2接口是一种6针的圆型接口,有2根针是闲置的。PS/2是在较早电脑上常见的接口之一,用于鼠标、键盘等设备。一般情况下,PS/2接口的鼠标为绿色,键盘为紫色。PS/2接口是输入装置接口,而不是传输接口。所以PS2口根本没有传输速率的概念,只有扫描速率。


    Dock接口(典型应用:苹果系列产品):Dock接口有9pin的和30pin的。苹果从10年前的iPod开始使用30pin专用Dock接口,几乎所有的数据同步和外设都要依赖该接口。自从苹果在iPhone5发布时推出了9 Pin Lightning Dock接口,新接口标准的发布,同时也意味着苹果使用了长达9年的30针Dock接口将被正式取代。


    RJ11接口(典型应用:电话):一般的网络电话会提供两个RJ-11接口。1个RJ-11接口用于连接和HomePNA交换机相连接的电话线,另1个RJ-11接口与电话机连接。


    RJ45接口(典型应用:网线):RJ45接口通常用于数据传输,最常见的应用为网卡接口。


    射频接口(TV接口):TV接口又称RF射频输入接口,天线和模拟闭路连接电视机就是采用射频(RF)接口。作为最常见的视频连接方式,它可同时传输模拟视频以及音频信号。RF接口传输的是视频和音频混合编码后的信号,显示设备的电路将混合编码信号进行一系列分离、解码在输出成像。由于需要进行视频、音频混合编码,信号会互相干扰,所以它的画质输出质量是所有接口中最差的。有线电视和卫星电视接收设备也常用RF连接,但这种情况下,它们传输的是数字信号。


    AV接口AV接口把视频和音频进行了分离传输,从而避免了音频和视频的互相干扰。但是由于在视频传输上还需要把亮度和色度进行解码显示,所以视频传输还是存在损失的,所以目前的高清视频播放基本都放弃了AV接口。


    DIN接口:S端子在一些投影机厂家的称呼只中又被称为mini-DIN接口,包含4芯(不带音效输出)、5芯、6芯、7芯、8芯、9芯(能提供6个声道的讯号输出)等不同的产品都在投影机上被使用。


    VGA接口笔记本电脑上的VGA端子V(其他的名称包括RGB端子,D-sub 15,或mini D15),是一种3排共15针的DE-15。VGA端子通常在电脑的显示卡、显示器及其他设备。是用作传送模拟讯号。


    DVI接口Digital Video Interface,即数字视频接口。由1998年9月,在Intel开发者论坛上成立的数字显示工作小组(Digital Display Working Group简称DDWG)发明的一种高速传输数字信号的技术,有DVI-A、DVI-D和DVI-I三种不同的接口形式。DVI-D只有数字接口,DVI-I有数字和模拟接口,目前应用主要以DVI-i(24+5)为主。


    HDMI接口高清晰度多媒体接口是一种数字化视频/音频接口技术,是适合影像传输的专用型数字化接口,其可同时传送音频和影像信号,最高数据传输速度为2.25GB/s。


    BNC接口:BNC,全称是Bayonet Nut Connector(刺刀螺母连接器,这个名称形象地描述了这种接头外形),又称为British Naval Connector(英国海军连接器,可能是英国海军最早使用这种接头)或Bayonet Neill Conselman(Neill Conselman刺刀,这种接头是一个名叫Neill Conselman的人发明的)。


    RCA模拟音频RCA接头就是常说的莲花头,利用RCA线缆传输模拟信号是目前最普遍的音频连接方式。每一根RCA线缆负责传输一个声道的音频信号,所以立体声信号,需要使用一对线缆。对于多声道系统,就要根据实际的声道数量配以相同数量的线缆。立体声RCA音频接口,一般将右声道用红色标注,左声道则用蓝色或者白色标注。


    S/PDIF接口:S/PDIF的全称是Sony/Philips Digital Interconnect Format,是索尼与飞利浦公司合作开发的一种民用数字音频接口协议。由于被广泛采用,它成为事实上的民用数字音频格式标准,大量的消费类音频数字产品如民用CD机、DAT、MD机、计算机声卡数字口等都支持S/PDIF,在不少专业设备上也有该标准的接口。


    XLR接口:XLR俗称卡侬头,有三针插头和锁定装置组成。由于采用了锁定装置,XLR连接相当牢靠。大三芯接口则采用直径为6.35毫米的插头,其优点是耐磨损,适合反复插拔。平衡模拟音频连接主要出现在高级模拟音响器材或专业音频设备上。


    SM卡接口:SM卡全称Smart Media,由Toshiba东芝公司在1995年推出,SM卡本身没有控制电路所以体积更小,很多老款相机都是使用SM存储卡,由于其控制电路设计在数 码设备中,所以兼容问题凸显。逐渐被淘汰。


    MMC卡接口MMC卡全称MultiMedia Card,由SanDisk和Siemens公司于1997年推出,在各类便携设备中都能见到其身影。继后的升级版RS-MMC(Reduced Size MMC)、MMC Micro卡(三星标准,10PIN针脚,自己使用)等。据说还有High-Speed MMC、MMCplus和MMCMobile。


    SD卡接口:D卡全称Secure Digital Memory Card,由日本Toshiba东芝、Panasonic松下公司和美国SanDisk公司于1999年推出。具有高容量、高数据传输率及可写保护。针脚 9PIN。SD卡规范由MMC发展而来,大小和MMC差不多,SD卡与MMC卡保持着向上兼容,SD卡保留MMC的7针引脚,另扩展2针数据线。SD卡也有低速和高速两种。高速SD卡又叫SDHC,目前4G的SD卡基本都是SDHC。


    XD卡接口:D卡全称为XD-Picture Card,XD还是Extreme Digital简称,由富士和奥林巴斯联合推出,专为数码相机使用,单面18PIN引脚,XD卡的理论最大容量可达8GB,具有很大的扩展空间。目前市场 上见到的XD卡有16/32/64/128/256MB等不同的容量规格,下图是奥林巴斯1G XD卡,中间有明显的XD标识。


    展开全文
  • 了解常见的各种接口类型

    千次阅读 2019-08-28 00:06:19
    IDE:Integrated Device Electronics 集成设备电路 (IDE),一磁盘驱动器接口类型,控制器电路就驻留在驱动器中,不再需要单独的适配器卡。IDE 接口许多优点,例如提前高速缓存以提高整体性能。 SCIS:小型计算机...

    ****# *关于ISCSI你了解多少?

    欢迎来到Mint原薄

    今天就给大家介绍一下
    <字体我还是喜欢用粗体>

    以及各种常见的接口

    IDE:Integrated Device Electronics 集成设备电路 (IDE),一种磁盘驱动器接口类型,控制器电路就驻留在驱动器中,不再需要单独的适配器卡。IDE 接口有许多优点,例如提前高速缓存以提高整体性能。

    SCIS:小型计算机系统接口(Small Computer System Interface; 简写:SCSI),一种用于计算机和智能设备之间(硬盘、软驱、光驱、打印机、扫描仪等)系统级接口的独立处理器标准。是一种智能的通用接口标准,它具备与多种类型的外设进行通信。SCSI采用ASPI(高级SCSI编程接口)的标准软件接口使驱动器和计算机内部安装的SCSI适配器进行通信。SCSI接口广泛应用于小型机上的高速数据传输技术。SCSI接口具有应用范围广、多任务、带宽大、CPU占用率低,以及热插拔等优点。

    SATA:Serial ATA即串行ATA。它是一种电脑总线,主要功能是用作主板和大量存储设备(如硬盘及光盘驱动器)之间的数据传输之用。这是一种完全不同于串行PATA的新型硬盘接口类型,由于采用串行方式传输数据而得名。SATA总线使用嵌入式时钟信号,具备了更强的纠错能力,与以往相比其最大的区别在于能对传输指令(不仅仅是数据)进行检查,如果发现错误会自动矫正,这在很大程度上提高了数据传输的可靠性。串行接口还具有结构简单、支持热插拔的优点。
    2000年11月由"Serial ATA Working Group"团体所制定,SATA已经完全取代旧式

    PATA(Parallel ATA或旧称IDE)接口的旧式硬盘,因采用串行方式传输数据而得名。在数据传输上这一方面,SATA的速度比以往更加快捷,并支持热插拔,使电脑运作时可以插上或拔除硬件。另一方面,SATA总线使用了嵌入式时钟频率信号,具备了比以往更强的纠错能力,能对传输指令(不仅是数据)进行检查,如果发现错误会自动矫正,提高了数据传输的可靠性。不过,SATA和以往最明显的分别,是用上了较细的排线,有利机箱内部的空气流通,某程度上增加了整个平台的稳定性。
    现时,SATA分别有SATA 1.5Gbit/s、SATA 3Gbit/s和SATA 6Gbit/s三种规格。未来将有更快速的SATA Express规格。

    PCIe:PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准,它原来的名称为"3GIO",是由英特尔在2001年提出的,旨在替代旧的PCI,PCI-X和AGP总线标准。PCIe属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量(QOS)等功能。PCIe交由PCI-SIG(PCI特殊兴趣组织)认证发布后才改名为"PCI-Express",简称"PCI-e"。它的主要优势就是数据传输速率高,而且还有相当大的发展潜力。PCI Express也有多种规格,从PCI Express x1到PCI Express x32,能满足将来一定时间内出现的低速设备和高速设备的需求。PCI-Express最新的接口是PCIe 3.0接口,其比特率为8Gbps,约为上一代产品带宽的两倍,并且包含发射器和接收器均衡、PLL改善以及时钟数据恢复等一系列重要的新功能,用以改善数据传输和数据保护性能。PCIe闪存卡的供应商包括:INTEL、IBM、LSI、OCZ、三星(计划中)、SanDisk、STEC、SuperTalent和东芝(计划中)等,而针对海量的数据增长使得用户对规模更大、可扩展性更强的系统所应用,PCIe 3.0技术的加入最新的LSI MegaRAID控制器及HBA产品的出色性能,就可以实现更大的系统设计灵活性。截止2019年1月份,当前主流主板均支持pcie 3.0

    展开全文
  • 一、屏的接口类型大致: 1.SPI:SPI/采用较少,连线为CS/,SLK,SDI,SDO四根线,连线少但是软件控制比较复杂。一般用于低速黑白小尺寸屏; 2.I2C:I2C一般用于低速黑白小尺寸屏; 3.CPU:在功能机上用的多; 4....
  • LCD的接口类型详解

    万次阅读 2017-04-27 16:18:14
    LCD的接口类型详解  LCD的接口多种,分类很细。主要看LCD的驱动方式和控制方式,目前手机上的彩色LCD的连接方式一般这么几:MCU模式,RGB模式,SPI模式,VSYNC模式,MDDI模式,DSI模式。MCU模式(也写成MPU...
  • ATA(Advanced Technology Attachment, 高级技术附加装置)起源于 IBM,是一个单纯的磁盘驱动器接口,不支持其他的接口设备,适配的是 IDE(Integrated Drive Electronics,电子集成驱动器)磁盘驱动器。IDE 接口,...
  • SATA、mSATA、M.2、M.2(NVMe)、PCIE固态硬盘接口详解

    万次阅读 多人点赞 2019-08-03 13:38:56
    固态硬盘 概念 固态驱动器(Solid State...固态硬盘在接口的规范和定义、功能及使用方法上与普通硬盘的完全相同,在产品外形和尺寸上也完全与普通硬盘一致。被广泛应用于军事、车载、工控、视频监控、网络监控、网...
  • 硬盘结构及接口类型

    千次阅读 2016-03-26 11:26:02
    硬盘按数据接口不同,大致分为ATA(IDE)和SATA以及SCSI和SAS。
  • 动态获取不同Android手机cpu的架构,如:ARM,X86,mips等多种架构类型CPU型号,适配不同的动态库。
  • 一、CPU的封装 封装是CPU生产过程中的最后一道工序。封装是用特定的材料将CPU芯片或CPU模块固化以防损坏的保护措施,在封装...此外,良好的封装设计能助于CPU芯片散热,并很好地让CPU与主板连接。因此封装技术本...
  • MxNet了亚马逊站台之后,声势大涨,加之接口多样化,又支持R语言所以一定要学一下。而且作为R语言的fans,为啥咱们R语言就不能上深度学习嘞~一、MxNet对R的API接口MxNet提供给了R一个API接口,但是这个API接口也...
  • 电路中7个常用接口类型之要点说明

    千次阅读 2013-12-28 22:44:18
    我们知道,在电路系统的各个子模块进行数据交换时可能会存在一些问题导致... 下面就电路设计中7个常用的接口类型的关键点进行说明一下:(1)TTL电平接口:这个接口类型基本是老生常谈的吧,从上大学学习模拟电路、数字
  • 当您定义Pod的时候可以选择为每个容器指定需要的 CPU 和内存(RAM)大小。 Pod 中的每个容器都可以指定以下的一个或者多个值: spec.containers[].resources.limits.cpu spec.containers[].resources.limits....
  • MAC MINI的CPU类型

    千次阅读 2010-05-12 15:31:00
    想买一台Mac Mini,看好了最新的MC238ch型号,又很关心其CPU是否支持Intel® Virtualization Technology (VT-x)虚拟化技术,为什么关心其是否支持VT-x,是想在Snow ...给出的CPU基本参数都是2.26 Intel Core 2 Duo高
  • CPU上帧率低和卡顿是...首先低帧率和卡顿是两完全不同的瓶颈类型,虽然归根到底都是某个函数执行的过慢引起的,但是定位和解决方法并不一样。低帧率瓶颈是需要统计一段时间内CPU把更多的时钟耗费在了哪些函数上...
  • 早期的Android系统几乎只支持ARMv5的CPU架构,后面发展到支持七不同的CPU架构:ARMv5,ARMv7 (从2010年起),x86 (从2011年起),MIPS (从2012年起),ARMv8,MIPS64和x86_64 (从2014年起),每一都关联着一个相应的...
  • 版权声明:本文为博主原创文章,未经博主允许不得...ABI:指应用基于哪指令集来进行编译,ABI总共,分别是armeabi、armeabi-v7a、mips、x86,它们都是表示cpu类型。 armeabi 默认选项, 支持基于 ARM* v5
  • 接口是介于CPU和外设之间的一缓冲电路 在CPU和外设之间起到速度匹配、信号转换等作用 2CPU与外设交换的信息 主机与I/O设备之间的信息可分为数据信息、状态信息和控制信息。 1)数据信息:它是CPU与外设之间传送...
  • android CPU主流架构和对应的ABI类型

    千次阅读 2019-09-10 23:36:04
    CPU 与指令集的每组合都专属的应用二进制接口,即ABI。ABI 可以非常精确地定义应用的机器代码在运行时如何与系统交互。但必须为app要使用的每个CPU 架构指定ABI。 典型的ABI 包含以下信息: 机器代码应使用的...
  • 2.CPU有最大和最小两工作模式,两模式均由硬件设定。 如图所示:当引脚33处MN/MX端接高电平+5V时,构成最小模式,用于单机系统,控制信号由8086CPU直接提供。 当引脚33处MN/MX端接低电平0V时,构成最大模式...
  • MCU和CPU有什么区别?

    千次阅读 2020-06-28 10:11:00
    MCU(Micro Controller Unit),又称单片微型计算机(Single Chip Microcomputer),简称单片机,是指随着大规模集成电路的出现及其发展,将计算机的CPU、RAM、ROM、定时器和多种I/O接口集成在一片芯片上,形成芯片级的...
  • 2.接口哪些类型? 3.接口的本质是什么? 4.什么是接口测试? 5.问什么要做接口测试? 6.怎样做接口测试? 7.接口测测试点是什么? 8.接口测试都要掌握哪些知识? 9.其他相关知识? 一.什么是接口? 新...
  • CPU的三虚拟化机制

    万次阅读 多人点赞 2018-11-02 13:47:08
    事实上,不同类型的虚拟化技术是从不同的地方开始引导虚拟机系统的: 从模拟的 BIOS 开始引导的,支持 MBR、EFI、PXE 等启动方式,如 QEMU、VMWare; 从内核开始引导的,虚拟机镜像内不包含内核,如 KVM、Xen; ...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 295,980
精华内容 118,392
热门标签
关键字:

cpu接口类型有2种