精华内容
下载资源
问答
  • 华中科技大学计算计组成实验 educoder中单周期MIPS和多周期微程序地址转移 logisim电路文件
  • 包含华科计组实验 8条指令单周期cpu和多周期微程序地址转移,在同一个.circ文件中 包含24条指令cpu的.circ和excel的控制信号表,还有多周期微程序地址转移excel表。 还有相关的.jar等相关文件 以及包含24条指令cpu的...
  • 单周期周期流水线处理器

    万次阅读 多人点赞 2018-05-28 09:54:53
    1)单周期的CPU会在一个时钟周期内完成所有的工作,既从指令取出,到得到结果,全部在一个时钟之内完成。2)周期CPU的设计是将整个CPU的执行过程分成几个阶段,每个阶段用一个时钟去完成。不仅能提高CPU的工作频率...
    1)单周期的CPU会在一个时钟周期内完成所有的工作,既从指令取出,到得到结果,全部在一个时钟之内完成。
    

    2)多周期CPU的设计是将整个CPU的执行过程分成几个阶段,每个阶段用一个时钟去完成。不仅能提高CPU的工作频率,还为组成指令流水线提供了基础。

    3)在多周期CPU设计的基础上,利用各阶段电路间可并行执行的特点,让各个阶段的执行在时间上重叠起来,这种技术就是流水线技术。
    展开全文
  • 单周期CPU,周期CPU

    千次阅读 2021-05-29 21:06:48
    单周期CPU:一个时钟周期完成一条指令,如果一个程序有条指令,则时钟周期的时间根据执行时间最长的那条指令为主。执行一条指令就需要一个时钟周期则CPI为1。 周期CPU:一条指令被分成了若干个阶段,假设为n个,...
    1. 单周期CPU:一个时钟周期完成一条指令,如果一个程序有多条指令,则时钟周期的时间根据执行时间最长的那条指令为主。执行一条指令就需要一个时钟周期则CPI为1。
    2. 多周期CPU:一条指令被分成了若干个阶段,假设为n个,每执行一条指令需要花费n个时钟周期,所以执行一条指令就需要n个时钟周期CPI为n。
      多周期CPU比单周期CPU的优势在于:因为一个程序的不同指令所需要的执行时间是不同的,所以如果按照单周期处理的话,无论什么指令我都按照最长的那条指令去处理,可能我只要占用CPU1s,但是你给了我100s,其中99sCPU都在等待,闲着没事干,这完全是在浪费CPU。多周期CPU就是程序中的每一条指令要多少时间我就给你多少时间,比如第一条指令要是2s,那我就给你2s的CPU,第二条指令要5s,我就给你5s,多周期CPU完成这2条指令一共是7s,如果是单周期总时间就需要10s,多周期的CPU的效率比单周期高吧。但是多周期CPU也有缺点,就是同一时间不能运行多条指令无法实现CPU并行工作,因为有的时候一个程序执行的不同指令可能用的是CPU中的不同部件,如果可以让CPU中的所有部件都能不闲着那效率不就更高了,所以就有了指令流水线。
    展开全文
  • MIPS32位单周期CPU 32位MIPS单周期CPU 可以实现16条指令
  • 单周期CPU.zip

    2020-06-22 19:08:32
    单周期CPU.zip
  • 单周期CPU设计

    万次阅读 多人点赞 2016-05-24 21:43:44
    终于有点时间了,恰好周期的设计也已经完成,其实只想写写周期的,无奈单周期补上才好,哈哈哈~ —————+—————黄金分割线—————+————— 首先要理解什么叫单周期CPU(与后面周期CPU对比)...

    终于有点时间了,恰好多周期的设计也已经完成,其实只想写写多周期的,无奈单周期补上才好,哈哈哈~

    —————+—————黄金分割线—————+—————  

    首先要理解什么叫单周期CPU(与后面多周期CPU对比)单周期CPU指的是一条指令的执行在一个时钟周期内完成,然后开始下一条指令的执行,即一条指令用一个时钟周期完成。  

    单周期CPU的功能:能够实现一些指令功能操作。需设计的指令与格式如下:


    ==>算术运算指令

    (1)add rd , rs, rt  (说明:以助记符表示,是汇编指令;以代码表示,是机器指令

       000000   

       rs(5位)   

       rt(5位)   

      rd(5位)   

      reserved  

    功能:rd←rs + rt。reserved为预留部分,即未用,一般填“0”。

    (2)addi rt , rs ,immediate 

       000001   

       rs(5位)   

       rt(5位)   

       immediate(16位)   

    功能:rt←rs + (sign-extend)immediate;immediate符号扩展再参加“加”运算。

        (3)sub rd , rs , rt

       000010  

      rs(5位)    

        rt(5位)   

       rd(5位)   

       reserved  

    完成功能:rd←rs - rt

        ==> 逻辑运算指令

    (4)ori rt , rs ,immediate 

       010000  

       rs(5位)  

      rt(5位)  

       immediate(16位)        

    功能:rt←rs | (zero-extend)immediate;immediate做“0”扩展再参加“或”运算。

    (5)and rd , rs , rt

      010001  

      rs(5位)   

       rt(5位)  

       rd(5位)  

        reserved    

    功能:rd←rs & rt;逻辑与运算。

        (6)or rd , rs , rt

       010010  

      rs(5位)  

      rt(5位)   

      rd(5位)   

       reserved    

    功能:rd←rs | rt;逻辑或运算。

        ==> 传送指令

        (7)move  rd , rs  

       100000  

       rs(5位)  

      00000   

      rd(5位)   

       reserved   

    功能:rd←rs + $0 ;$0=$zero=0。

    ==> 存储器读/写指令

    (8)sw rt ,immediate(rs) 写存储器

      100110  

      rs(5位)  

       rt(5位)   

        immediate(16位)      

        功能:memory[rs+ (sign-extend)immediate]←rt;immediate符号扩展再相加。

    (9) lw  rt , immediate(rs)读存储器

       100111  

      rs(5位)  

      rt(5位)  

        immediate(16位)       

    功能:rt ← memory[rs + (sign-extend)immediate];immediate符号扩展再相加。

     ==> 分支指令

        (10)beq rs,rt,immediate     

      110000  

       rs(5位)  

      rt(5位)  

    immediate(位移量,16位)

    功能:if(rs=rt) pc←pc +4 + (sign-extend)immediate <<2;

    特别说明:immediate是从PC+4地址开始和转移到的指令之间指令条数。immediate符号扩展之后左移2位再相加。为什么要左移2位?由于跳转到的指令地址肯定是4的倍数(每条指令占4个字节),最低两位是“00”,因此将immediate放进指令码中的时候,是右移了2位的,也就是以上说的“指令之间指令条数”。

    ==>停机指令

    (11)halt

      111111  

     00000000000000000000000000(26位)  

    功能:停机;不改变PC的值,PC保持不变。


     设计原理


    CPU在处理指令时,一般需要经过以下几个步骤:

       (1) 取指令(IF):根据程序计数器PC中的指令地址,从存储器中取出一条指令,同时,PC根据指令字长度自动递增产生下一条指令所需要的指令地址,但遇到“地址转移”指令时,则控制器把“转移地址”送入PC,当然得到的“地址”需要做些变换才送入PC。

       (2) 指令译码(ID):对取指令操作中得到的指令进行分析并译码,确定这条指令需要完成的操作,从而产生相应的操作控制信号,用于驱动执行状态中的各种操作。

       (3) 指令执行(EXE):根据指令译码得到的操作控制信号,具体地执行指令动作,然后转移到结果写回状态。

       (4) 存储器访问(MEM):所有需要访问存储器的操作都将在这个步骤中执行,该步骤给出存储器的数据地址,把数据写入到存储器中数据地址所指定的存储单元或者从存储器中得到数据地址单元中的数据。

       (5) 结果写回(WB):指令执行的结果或者访问存储器中得到的数据写回相应的目的寄存器中。

       单周期CPU,是在一个时钟周期内完成这五个阶段的处理。


    MIPS32的指令的三种格式:

    R类型:

    31       26 25       21 20      16 15       11 10        6 5       0

           op             

              rs            

             rt            

              rd            

            sa            

           func    

      6位         5位       5位       5位        5位        6位

     

    I类型:

    31        26 25         21 20        16 15                       0

            op              

              rs              

               rt              

                  immediate                 

    6位         5位          5位                16位

     

    J类型:

    31        26 25                                                0

              op           

                             address                                                

    6位                            26位

    其中,

    op:为操作码;

    rs:为第1个源操作数寄存器,寄存器地址(编号)是00000~11111,00~1F;

    rt:为第2个源操作数寄存器,或目的操作数寄存器,寄存器地址(同上);

    rd:为目的操作数寄存器,寄存器地址(同上);

    sa:为位移量(shift amt),移位指令用于指定移多少位;

    func:为功能码,在寄存器类型指令中(R类型)用来指定指令的功能;

    immediate:为16位立即数,用作无符号的逻辑操作数、有符号的算术操作数、数据加载(Laod)/数据保存(Store)指令的数据地址字节偏移量和分支指令中相对程序计数器(PC)的有符号偏移量;

    address:为地址。

     

    图2是一个简单的基本上能够在单周期上完成所要求设计的指令功能的数据通路和必要的控制线路图。其中指令和数据各存储在不同存储器中,即有指令存储器和数据存储器。访问存储器时,先给出地址,然后由读/写信号控制(1-写,0-读。当然,也可以由时钟信号控制,但必须在图上标出)。对于寄存器组,读操作时,先给出地址,输出端就直接输出相应数据;而在写操作时,在 WE使能信号为1时,在时钟边沿触发写入。图中控制信号作用如表1所示,表2是ALU运算功能表。

    表1 控制信号的作用

    控制信号名

    状态“0”

    状态“1”

    PCWre

    PC不更改,相关指令:halt

    PC更改,相关指令:除指令halt外

    ALUSrcB

    来自寄存器堆data2输出,相关指令:add、sub、or、and、move、beq

    来自sign或zero扩展的立即数,相关指令:addi、ori、sw、lw

    ALUM2Reg

    来自ALU运算结果的输出,相关指令:add、addi、sub、ori、or、and、move

    来自数据存储器(Data MEM)的输出,相关指令:lw

    RegWre

    无写寄存器组寄存器,相关指令:

    sw、halt

    寄存器组写使能,相关指令:add、addi、sub、ori、or、and、move、lw

    InsMemRW

    读指令存储器(Ins. Data),初始化为0

    写指令存储器

    DataMemRW

    读数据存储器,相关指令:lw

    写数据存储器,相关指令:sw

    ExtSel

    相关指令:ori,(zero-extend)immediate(0扩展

    相关指令:addi、sw、lw、beq,

    (sign-extend)immediate(符号扩展

    PCSrc

    PC←PC+4,相关指令:add、sub、ori、or、and、move、sw、lw、beq(zero=0)

    PC←PC+4+(sign-extend)immediate,同时zero=1,相关指令:beq

    RegOut

    写寄存器组寄存器的地址,来自rt字段,相关指令:addi、ori、lw

    写寄存器组寄存器的地址,来自rd字段,相关指令:add、sub、and、or、move

    ALUOp[2..0]

    ALU 8种运算功能选择(000-111),看功能表

    相关部件及引脚说明:

    InstructionMemory指令存储器

            Iaddr,指令存储器地址输入端口

            IDataIn,指令存储器数据输入端口(指令代码输入端口)

            IDataOut,指令存储器数据输出端口(指令代码输出端口)

            RW,指令存储器读写控制信号,为1写,为0读

    DataMemory数据存储器

            Daddr,数据存储器地址输入端口

            DataIn,数据存储器数据输入端口

            DataOut,数据存储器数据输出端口

            RW,数据存储器读写控制信号,为1写,为0读

    RegisterFile:(寄存器组)

            Read Reg1,rs寄存器地址输入端口

            Read Reg2,rt寄存器地址输入端口

            Write Reg,将数据写入的寄存器端口,其地址来源rt或rd字段

            Write Data,写入寄存器的数据输入端口

            Read Data1,rs寄存器数据输出端口

            Read Data2,rt寄存器数据输出端口

            WE,写使能信号,为1时,在时钟上升沿写入

    ALU

            result,ALU运算结果

            zero,运算结果标志,结果为0输出1,否则输出0

     

    表2 ALU运算功能表       

    ALUOp[2..0]

    功能

    描述

    000

    A + B

    001

    A – B

    010

    B – A

    011

    A ∨ B

    100

    A ∧ B

    101

    /A ∧ B

    A非与B

    110

    A Å B

    异或

    111

    A ⊙ B

    同或

     

    需要说明的是根据要实现的指令功能要求画出以上数据通路图,和确定ALU的运算功能(当然,以上指令没有完全用到提供的ALU所有功能,但至少必须能实现以上指令功能操作)。从数据通路图上可以看出控制单元部分需要产生各种控制信号,当然,也有些信号必须要传送给控制单元。从指令功能要求和数据通路图的关系得出以上表1,这样,从表1可以看出各控制信号与相应指令之间的相互关系,根据这种关系就可以得出控制信号与指令之间的关系表(如下),再根据关系表可以写出各控制信号的逻辑表达式,这样控制单元部分就可实现了。

    表3 控制信号与指令的关系表

     

    控制信号

    指令

    z

    PCWre

    ALUSrcB

    ALUM2Reg

    RegWre

    InsMemRW

    DataMemRW

    ExtSel

    PCSrc

    RegOut

    ALUOp[2..0]

    add

    x

    1

    0

    0

    1

    0

    x

    x

    0

    1

    000

    addi

    x

    1

    1

    0

    1

    0

    x

    1

    0

    0

    000

    sub

    x

    1

    0

    0

    1

    0

    x

    x

    0

    1

    001

    ori

    x

    1

    1

    0

    1

    0

    x

    0

    0

    0

    011

    and

    x

    1

    0

    0

    1

    0

    x

    x

    0

    1

    100

    or

    x

    1

    0

    0

    1

    0

    x

    x

    0

    1

    011

    move

    x

    1

    0

    0

    1

    0

    x

    x

    0

    1

    000

    sw

    x

    1

    1

    x

    0

    0

    1

    1

    0

    x

    000

    lw

    x

    1

    1

    1

    1

    0

    0

    1

    0

    0

    000

    beq

    0

    1

    0

    x

    0

    0

    x

    1

    0

    x

    001

    1

    1

    0

    x

    0

    0

    x

    1

    1

    x

    001

    halt

    x

    0

    x

    x

    x

    0

    x

    x

    x

    x

    xxx



    分析与设计


    根据实验原理中的单周期CPU数据通路和控制线路图,我们可以清楚的知道单周期CPU的设计应包括controlUnit,RegisterFile, ALU, DataMemory, instructionMemory, PC, signZeroExtend这几个模块,其中为了运行整个CPU还需要加入一个顶层模块(singleCycleCPU)来调用这七个模块,所以自然地,这七个模块为顶层模块的子模块。设计流程逻辑图如下:

     

     

     1、控制单元(controlUnit.v)

    根据数据通路图可以知道,控制单元的功能是接收一个6位的操作码(opCode)和一个标志符(zero)作为输入,输出PCWre、ALUSrcB等控制信号,各控制信号的作用见实验原理的控制信号作用表(表1),从而达到控制各指令的目的。其中模块内部实现则根据实验原理中控制信号与指令的关系表(表3)列出各信号的逻辑表达式从而实现各信号的输出。比如:

    ALUOp的表达式为:ALUOp[2]=i_and

    ALUOp[1]=i_ori | i_or

    ALUOp[0]=i_sub | i_ori | i_or | i_beq

    所以其实现为:assignALUOp[2] = (opCode == 6'b010001)? 1 : 0;

                  assignALUOp[1] = (opCode == 6'b010000 || opCode == 6'b010010)? 1 : 0;

                assign ALUOp[0] = (opCode == 6'b000010 || opCode == 6'b010000|| opCode == 6'b010010 || opCode == 6'b110000)? 1 : 0;

    整个模块设计如下:

    </pre><pre name="code" class="plain">`timescale 1ns / 1ps
    
    module controlUnit(opCode, zero, PCWre, ALUSrcB, ALUM2Reg, RegWre, InsMemRW, DataMemRW, ExtSel, PCSrc, RegOut, ALUOp);
        input [5:0] opCode;
    	 input zero;
    	 output PCWre, ALUSrcB, ALUM2Reg, RegWre, InsMemRW, DataMemRW, ExtSel, PCSrc, RegOut;
    	 output[2:0] ALUOp;
    	 
    	 assign PCWre = (opCode == 6'b111111)? 0 : 1;
    	 assign ALUSrcB = (opCode == 6'b000001 || opCode == 6'b010000 || opCode == 6'b100110 || opCode == 6'b100111)? 1 : 0;
    	 assign ALUM2Reg = (opCode == 6'b100111)? 1 : 0;
    	 assign RegWre = (opCode == 6'b100110 || opCode == 6'b111111)? 0 : 1;
    	 assign InsMemRW = 0;
    	 assign DataMemRW = (opCode == 6'b100111)? 0 : 1;
    	 assign ExtSel = (opCode == 6'b010000)? 0 : 1;
    	 assign PCSrc = (opCode == 6'b110000 && zero == 1)? 1 : 0;
    	 assign RegOut = (opCode == 6'b000001 || opCode == 6'b010000 || opCode == 6'b100111)? 0 : 1;
    	 assign ALUOp[2] = (opCode == 6'b010001)? 1 : 0;
    	 assign ALUOp[1] = (opCode == 6'b010000 || opCode == 6'b010010)? 1 : 0;
    	 assign ALUOp[0] = (opCode == 6'b000010 || opCode == 6'b010000 || opCode == 6'b010010 || opCode == 6'b110000)? 1 : 0; 
    	 
    endmodule
    

    2、算术运算单元(ALU.v)
    模块ALU接收寄存器的数据和控制信号作为输入,将结果输出,具体设计如下:
    `timescale 1ns / 1ps
    
    module ALU(ReadData1, ReadData2, inExt, ALUSrcB, ALUOp, zero, result);
        input [31:0] ReadData1, ReadData2, inExt;
    	 input ALUSrcB;
    	 input [2:0] ALUOp;
    	 output zero;
    	 output [31:0] result;
    	 
    	 reg zero;
    	 reg [31:0] result;
    	 wire [31:0] B;
    	 assign B = ALUSrcB? inExt : ReadData2;
    	 
    	 always @(ReadData1 or ReadData2 or inExt or ALUSrcB or ALUOp or B)
    	     begin
    		      case(ALUOp)
    				    // A + B
    					 3'b000: begin
    					     result = ReadData1 + B;
    						  zero = (result == 0)? 1 : 0;
    					 end
    					 // A - B
    					 3'b001: begin
    					     result = ReadData1 - B;
    						  zero = (result == 0)? 1 : 0;
    					 end
    					 // B - A
    					 3'b010: begin
    					     result = B - ReadData1;
    						  zero = (result == 0)? 1 : 0;
    					 end
    					 // A ∨ B
    					 3'b011: begin
    					     result = ReadData1 | B;
    						  zero = (result == 0)? 1 : 0;
    					 end
    					 // A ∧ B
    					 3'b100: begin
    					     result = ReadData1 & B;
    						  zero = (result == 0)? 1 : 0;
    					 end
    					 // /A ∧ B
    					 3'b101: begin
    					     result = (~ReadData1) & B;
    						  zero = (result == 0)? 1 : 0;
    					 end
    					 // A ⊕ B
    					 3'b110: begin
    					     result = ReadData1 ^ B;
    						  zero = (result == 0)? 1 : 0;
    					 end
    					 // A ⊙ B
    					 3'b111: begin
    					     result = ReadData1 ^~ B;
    						  zero = (result == 0)? 1 : 0;
    					 end
    		      endcase
    		  end
    endmodule
    

    3、 PC单元(PC.v)

    PC单元以时钟信号clk、重置标志Reset、立即数以及PCWreck和PCSrc两个信号控制为输入,输出当前PC地址,具体设计如下:

    `timescale 1ns / 1ps
    
    module PC(clk, Reset, PCWre, PCSrc, immediate, Address);
        input clk, Reset, PCWre, PCSrc;
    	 input [31:0] immediate;
    	 output [31:0] Address;
    	 reg [31:0] Address;
    	 
    	 /*initial begin
    	     Address = 0;
    	 end*/
    	 
    	 always @(posedge clk or negedge Reset)
    	     begin
    		      if (Reset == 0) begin
    				    Address = 0;
    				end
    				else if (PCWre) begin
    				    if (PCSrc) Address = Address + 4 + immediate*4;
    					 else Address = Address + 4;
    				end
    		  end
    
    endmodule
    


    4、 扩展单元(signZeroExtend.v)

    扩展单元的设计比较简单,其功能就是将一个16位的立即数扩展到32位,具体模块设计如下:

    `timescale 1ns / 1ps
    
    module signZeroExtend(immediate, ExtSel, out);
        input [15:0] immediate;
    	 input ExtSel;
    	 output [31:0] out;
    	 
    	 assign out[15:0] = immediate;
    	 assign out[31:16] = ExtSel? (immediate[15]? 16'hffff : 16'h0000) : 16'h0000;
    
    endmodule
    


    5、数据存储单元(DataMemory.v)

    数据存储单元的功能是读取数据,根据数据通路图可以有如下模块设计:

    `timescale 1ns / 1ps
    
    module dataMemory(DAddr, DataIn, DataMemRW, DataOut);
        input [31:0] DAddr, DataIn;
    	 input DataMemRW;
    	 output reg [31:0] DataOut;
    	 reg [31:0] memory[0:31];
    	 
    	 // read data
    	 always @(DataMemRW) begin
    	 if (DataMemRW == 0) assign DataOut = memory[DAddr];
    	 end
    	 
    	 
    	 // write data
    	 integer i;
    	 initial begin
    	     for (i = 0; i < 32; i = i+1) memory[i] <= 0;
    	 end
    	 always @(DataMemRW or DAddr or DataIn)
    	     begin
    		      if (DataMemRW) memory[DAddr] = DataIn;
    		  end
    
    endmodule
    


    6、指令存储单元(instructionMemory.v)

    根据当前的PC地址得到对应的op,rs,rt,rd以及immediate.

    内部实现:

    将需要测试的汇编指令程序转化为指令代码,当然,每个人都可以有自己的测试指令,能正确转化为指令代码就好。为了书写的简便,我们可以将32位的二进制指令代码转化为16进制。具体测试表设计如下:

    地址

    汇编程序

    指令代码

    op(6)

    rs(5)

    rt(5)

    rd(5)/immediate (16)

    16进制数代码

    0x00000004

    addi  $1,$0,8

    000001

    00000

    00001

    0000 0000 0000 1000

    =

    04010008

    0x00000008

    ori  $2,$0,12

    010000

    00000

    00010

    0000 0000 0000 1100

    =

    4002000C

    0x0000000C

    add  $3,$1,$2

    000000

    00001

    00010

    00011 00000000000

    =

    00221800

    0x00000010

    sub  $4,$2,$1

    000010

    00010

    00001

    00100 00000000000

    =

    08412000

    0x00000014

    and  $5,$1,$2

    010001

    00001

    00010

    00101 00000000000

    =

    44222800

    0x00000018

    or  $6,$1,$2

    010010

    00001

    00010

    00110 00000000000

    =

    48223000

    0x0000001C

    beq  $1,$2,4 (转030)

    110000

    00001

    00010

    0000 0000 0000 0100

    =

    C0220004

    0x00000020

    move  $7,$1

    100000

    00001

    00000

    00111 00000000000

    =

    80203800

    0x00000024

    sw  $1,1($7)

    100110

    00111

    00001

    0000 0000 0000 0001

    =

    98E10001

    0x00000028

    lw  $2,0($1)

    100111

    00001

    00010

    0000 0000 0000 0000

    =

    9C220000

    0x0000002C

    beq $2,$7,-5 (转01C)

    110000

    00010

    00111

    1111 1111 1111 1011

    =

    C047FFFB

    0x00000030

    halt

    111111

    00000

    00000

    0000000000000000

    =

    FC000000

    其次,为了存储这些指令代码,可以申请一个32位的二进制数组来存储它们,最后根据PC地址得到对应的op,rs,rt,immediate等,具体模块设计如下:

    `timescale 1ns / 1ps
    
    module instructionMemory(
        input [31:0] pc,
        input InsMemRW,
    	 output [5:0] op, 
    	 output [4:0] rs, rt, rd,
    	 output [15:0] immediate);
    	 
    	 wire [31:0] mem[0:15];
    	 
    	 assign mem[0] = 32'h00000000;
        // addi  $1,$0,8
    	 assign mem[1] = 32'h04010008;
    	 // ori  $2,$0,12
    	 assign mem[2] = 32'h4002000C;
    	 // add  $3,$1,$2
    	 assign mem[3] = 32'h00221800;
    	 // sub  $4,$2,$1
    	 assign mem[4] = 32'h08412000;
    	 // and  $5,$1,$2
    	 assign mem[5] = 32'h44222800;
    	 // or  $6,$1,$2
    	 assign mem[6] = 32'h48223000;
    	 // beq  $1,$2,4 (转030)
    	 assign mem[7] = 32'hC0220004;
    	 // move  $7,$1
    	 assign mem[8] = 32'h80203800;
    	 // sw  $1,1($7)
    	 assign mem[9] = 32'h98E10001;
    	 // lw  $2,0($1)
    	 assign mem[10] = 32'h9C220000;
    	 // beq $2,$7,-5 (转01C)
    	 assign mem[11] = 32'hC047FFFB;
    	 // halt
    	 assign mem[12] = 32'hFC000000;
    	 
    	 assign mem[13] = 32'h00000000;
    	 assign mem[14] = 32'h00000000;
    	 assign mem[15] = 32'h00000000;
    	 
    	 // output
    	 assign op = mem[pc[5:2]][31:26];
    	 assign rs = mem[pc[5:2]][25:21];
    	 assign rt = mem[pc[5:2]][20:16];
    	 assign rd = mem[pc[5:2]][15:11];
    	 assign immediate = mem[pc[5:2]][15:0];
    
    endmodule
    


    7、寄存器文件单元(registerFile.v)

    寄存器文件单元的功能是接收instructionMemory中的rs,rt,rd作为输入,输出对应寄存器的数据,从而达到取寄存器里的数据的目的。需要注意的是,在其内部实现的过程中,为了防止0号寄存器写入数据需要在writeReg的时候多加入一个判断条件,即writeReg不等于0时写入数据。具体设计如下:

    `timescale 1ns / 1ps
    
    module registerFile(clk, RegWre, RegOut, rs, rt, rd, ALUM2Reg, dataFromALU, dataFromRW, Data1, Data2);
        input clk, RegOut, RegWre, ALUM2Reg;
    	 input [4:0] rs, rt, rd;
    	 input [31:0] dataFromALU, dataFromRW;
    	 output [31:0] Data1, Data2;
    	 
    	 wire [4:0] writeReg;
    	 wire [31:0] writeData;
    	 assign writeReg = RegOut? rd : rt;
    	 assign writeData = ALUM2Reg? dataFromRW : dataFromALU;
    	 
    	 reg [31:0] register[0:31];
    	 integer i;
    	 initial begin
    	     for (i = 0; i < 32; i = i+1) register[i] <= 0;
    	 end
    	 
    	 // output
    	 assign Data1 = register[rs];
    	 assign Data2 = register[rt];
    	 
    	 // Write Reg
    	 always @(posedge clk or RegOut or RegWre or ALUM2Reg or writeReg or writeData) begin
    	     if (RegWre && writeReg) register[writeReg] = writeData;  // 防止数据写入0号寄存器
    	 end
    
    endmodule
    


    8、顶层模块(singleStyleCPU)

    顶层模块(singleStyleCPU)是整个CPU的控制模块,通过连接各个子模块来达到运行CPU的目的,整个模块设计可以如下:

    `include "controlUnit.v"
    `include "dataMemory.v"
    `include "ALU.v"
    `include "instructionMemory.v"
    `include "registerFile.v"
    `include "signZeroExtend.v"
    `include "PC.v"
    `timescale 1ns / 1ps
    
    module SingleCycleCPU(
        input clk, Reset,
    	 output wire [5:0] opCode,
    	 output wire [31:0] Out1, Out2, curPC, Result);
    	 
    	 wire [2:0] ALUOp;
    	 wire [31:0] ExtOut, DMOut;
    	 wire [15:0] immediate;
    	 wire [4:0] rs, rt, rd;
    	 wire zero, PCWre, PCSrc, ALUSrcB, ALUM2Reg, RegWre, InsMemRW, DataMemRW, ExtSel, RegOut;
    	 
    	 // module ALU(ReadData1, ReadData2, inExt, ALUSrcB, ALUOp, zero, result);
    	 ALU alu(Out1, Out2, ExtOut, ALUSrcB, ALUOp, zero, Result);
    	 // module PC(clk, Reset, PCWre, PCSrc, immediate, Address);
    	 PC pc(clk, Reset, PCWre, PCSrc, ExtOut, curPC);
    	 // module controlUnit(opCode, zero, PCWre, ALUSrcB, ALUM2Reg, RegWre, InsMemRW, DataMemRW, ExtSel, PCSrc, RegOut, ALUOp);
    	 controlUnit control(opCode, zero, PCWre, ALUSrcB, ALUM2Reg, RegWre, InsMemRW, DataMemRW, ExtSel, PCSrc, RegOut, ALUOp);
    	 // module dataMemory(DAddr, DataIn, DataMemRW, DataOut);
    	 dataMemory datamemory(Result, Out2, DataMemRW, DMOut);
    	 /* module instructionMemory(
        input [31:0] pc,
        input InsMemRW,
    	 input [5:0] op, 
    	 input [4:0] rs, rt, rd,
    	 output [15:0] immediate);*/
    	 instructionMemory ins(curPC, InsMemRW, opCode, rs, rt, rd, immediate);
    	 // module registerFile(clk, RegWre, RegOut, rs, rt, rd, ALUM2Reg, dataFromALU, dataFromRW, Data1, Data2);
    	 registerFile registerfile(clk, RegWre, RegOut, rs, rt, rd, ALUM2Reg, Result, DMOut, Out1, Out2);
        // module signZeroExtend(immediate, ExtSel, out);
    	 signZeroExtend ext(immediate, ExtSel, ExtOut);
    
    
    endmodule
    


     最后就是
     测试程序(testSCPU.v) 
     

    从顶层模块中可以看出整个CPU的输入只有时钟信号clk和重置信号Reset,所以测试程序代码比较简单。(说明:下面是在测试文件中额外加的,因为其他初始化数据ISE已经自动生成,点赞)

    Reset = 1; //初始化PC地址,为0

            forever #100 clk = ~clk;



     一个简单的单周期就设计完成了,重点是要学会其中涉及到的模块化思想,这中模块化的分解思想应用极其广泛,所以,最好学会熟练使用。

    表脸粘一下仿真结果好了:


    单周期CPU卒,见多周期CPU,2333~

     



    展开全文
  • Logisim单周期CPU

    2018-07-07 10:13:29
    Logisim单周期CPU 已通过仿真测试 可以运行小规模程序
  • 单周期CPU实验

    2018-11-18 12:26:30
    计算机组成原理课程设计,附报告,单周期CPU设计,运行截图
  • Verilog单周期CPU

    2018-07-07 09:54:27
    Verilog 单周期CPU设计 能通过仿真 相关测试文件已经放在压缩包
  • ZJU的“ Computer Organization And Design课程中设计了周期和单周期CPU。 -单周期CPU -周期CPU 实施了-15条MIPS指令 管道CPU是在ZJU的“ Computer Architecture课程中设计的。 -实施转发-实现了分支延迟插槽-31...
  • 单周期处理器设计

    2014-05-26 08:49:33
    进一步理解单周期处理器以及周期处理器的工作原理设计思路 实验要求: 设计实现一个单周期处理器(60%) 可执行至少7条MIPS指令,add、sub、ori、lw、sw、beq、j 编写测试程序的二进制代码,测试实现的电路 ...
  • 单周期MIPS CPU设计

    2020-12-09 15:45:32
    单周期MIPS CPU设计,利用运算器实验,存储系统实验中构建的运算器、寄存器文件、存储系统等部件以及Logisim中其它功能部件构建一个32位MIPS CPU单周期处理器。
  • 单周期处理器

    2018-07-08 16:19:57
    Verilog编程下的单周期处理器,实现基本的几条指令,单周期处理器由数据通路控制器组成。采用模块化层次化设计。
  • 用 Verilog 实现的单周期 MIPS 指令集的 CPU
  • 单周期循环的编排和多循环周期编排 会不会出现一种情况,当自己关注的函数,比如fA,进入到cpu功能单元的时候,前边已经有函数进入了,还没有结束,和前边的流水混在一起。

    单周期循环的编排和多循环周期编排

    会不会出现一种情况,当自己关注的函数,比如fA,进入到cpu功能单元的时候,前边已经有函数进入了,还没有结束,和前边的流水混在一起。


    展开全文
  • 单周期CPU Vivado

    2018-07-25 12:24:10
    用Vivado实现一个单周期CPU,不包含烧电路板内容,根据2018年的计算机组成原理及接口技术的实验课程要求。
  • 单周期cpu实现

    2015-04-20 14:30:14
    一个系统结构里面 关于 MIPS 指令的单周期CPU
  • signalcpu单周期代码.zip

    2020-06-22 19:16:32
    signalcpu单周期代码.zip
  • 单周期cpu代码.zip

    2020-06-22 19:13:04
    单周期cpu代码.zip
  • 单周期mips.circ

    2020-06-16 18:51:23
    educoder 华中科技大学 单周期MIPS CPU设计 微程序地址转移逻辑设计 MIPS微程序CPU设计
  • 单周期CPU设计verilog

    2017-05-10 22:42:35
    单周期CPU设计verilog,课程设计
  • 单周期CPU的设计,使用结构级语句与描述级语句构建寄存器堆、ALU、CONUNIT等模块,支持12条指令:add、sub、j、bne、bnq等
  • 单周期CPU代码实现

    2018-05-08 16:21:27
    北航计算机组成课程设计单周期CPU的Verilog代码实现,内包含源代码相应的测试文件
  • Verilog 单周期CPU

    热门讨论 2012-04-14 10:43:19
    自己设计的单周期CPU,可以直接运行查看结果。
  • 周期、单周期和 5 级流水线中模拟 MIP 指令指令必须以十六进制给出并转换为小端 Aside 可用于将 MIPS 转换为十六进制然后转移到小端 Aside 可在找到 像 add $1, $1, $1 这样的 mips 指令将以 20082100 的十六...
  • MIPS32-单周期仿真器 内置于C中的MIPS32单周期模拟器
  • 给出了利用单模光纤中的交叉相位调制效应产生单周期量级光脉冲的基本思想,然后用数值方法详细分析了初始脉冲条件的改变对脉冲频谱展宽的影响,最终得到了从200THz覆盖到1000 THz的超宽带频谱,其傅里叶变换可产生...
  • 单周期CPU电路设计

    2018-05-08 16:19:18
    北航计算机组成原理课程设计的单周期CPU电路设计实验,内包含设计电路图以及相应的测试文件

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 685,703
精华内容 274,281
关键字:

单周期和多周期的区别