精华内容
下载资源
问答
  • 数字和模拟混合供电20190221

    千次阅读 2019-02-21 15:21:46
    数模混合供电设计中,需要特别注意电源信号之间的干扰和隔离,因而需要建立不同的电源区域(Power Domain): 1)模拟模块的工作区域一般放置在芯片的某个角落,其间不应该混合放置数字模块; 2)模拟区域需要单独供电...

    一.数模混合供电设计中,需要特别注意电源信号之间的干扰和隔离,因而需要建立不同的电源区域(Power Domain):
    1)模拟模块的工作区域一般放置在芯片的某个角落,其间不应该混合放置数字模块;
    2)模拟区域需要单独供电,给模拟信号供电的I/O单元应该放在模拟模块的边上,尽量缩短供电线路的长度;
    3)在模拟模块周围放置保护隔离环(Guard Ring);

    在这里插入图片描述

    如上图某芯片电源规划图:
    1)模拟信号模块的放置。模拟PLL和模拟信号模块处于芯片的右下角,右下角I/O单元均为模拟信号用的信号端口,在PLL和模拟信号模块周围放置的都是低频信号模块,以避免数字信号跳变对模拟信号的影响;
    2)数模信号模块的供电。模拟PLL和模拟信号模块分别具有数字和模拟供电两部分组成,其中模拟供电在内部,数字供电在外部;两个模块之间的模拟供电环是相通的,在外围的数字供电部分与芯片的数字供电部分相联合,在其底下加上保护环(guarding ring)用以隔离;
    3)数模信号模块中的电源环。电源环设计可以采用多层金属完成,节约电源环的宽度,降低电源环所占据的芯片面积;
    4)数模信号模块的电源网络。数模信号模块中的电源网格设计采用高层金属完成布线,在高频区域,电源网格较为密集,在低频区域电源网格较为稀疏;
    5)数模信号模块中的电源设计方案。在整个芯片中,模拟的电源设计部分采用了自上而下和自下而上(不懂)的两种设计过程,这是模块电源的典型设计方法。

    二.当时钟网络要求非常严格时,要求插入延时和时钟偏差都非常小,例如当频率达到1GHz时,则无法通过自动时钟树综合实现时,需要像电源网格一样在布图规划阶段单独设计

    三.电平转换单元的插入
    MSV多电源供电 相同电压给不同模块供电
    MSMV多电源多电压供电 不同电压给不同模块供电:
    MSMV情况下,要插入电平转换单元

    四.当设计中存在被关闭的电压域,为了不使关闭区域与非关闭区域相互影响,必须在所有的接口处添加隔离单元(isolation cell),并要:①检查出所有需要添加隔离网络的信号端口 ;②在相应的接口信号处添加隔离单元。

    五.布局
    1.展平式布局
    1)模块的摆放与布局
    2)标准单元的摆放和优化
    2.层次化布局
    步骤:

    • 先分配子模块
    • 作子模块的布局
    • 所有子模块完成后在顶层组装

    1).子模块的约束类型制定

    • 向导约束:
      为模块指定向导范围,属于该模块的标准单元,可以放置在该向导范围内,也可以放在向导范围之外;不属于该模块的标准单元sc也可以放置在该向导范围内;

    • 区域约束:
      属于该模块的sc只能放在指定区域内,且该区域内还可以放置其他的模块单元

    • 限制约束属于该模块的sc只能放在该区域内,且不允许放置其他模块中的标准单元

    在这里插入图片描述

    2)子模块位置大小的制定
    为各个模块指定约束后,需要在芯片内部指定模块的大小和位置,模块的大小确定主要看面积利用率的大小,它是指标准单元总面积与模块在芯片内部所分布面积之比,当初始利用率低于70%时,较容易布通,而当利用率高于85%时,则会出现较大的拥塞,导致无法完成布线。

    关于模块位置和模块面积调整的例子
    在这里插入图片描述在这里插入图片描述

    3.布局目标预估
    标准单元布局优化完成后,需要对设计进行拥塞分析(congestion)、静态时序分析、噪声分析和电源分析从而确定布局的好坏

    • 各个模块的位置相对确定,每个标准单元都被放置在相应的位置,并具有自己的形态(attribute),整个设计的拥塞程度相对均匀合理,基本满足布通的要求。
    • 满足设计规则的要求,即除了时钟网络,其它的高扇出网络,如复位信号等都插入了相应的驱动单元,从而满足最大电容,最大扇出和最大信号转换时间的等设计约束,时钟网络上的设计规则需要在时钟树综合阶段完成。
    • 芯片的时序和供电较为良好。芯片的时序主要体现在setup时间的违规,芯片的hold时间违规一般是在时钟树综合之后完成。
    展开全文
  • Cadence数模混合仿真流程

    千次阅读 多人点赞 2020-08-10 18:46:17
    Cadence数模混合仿真流程 前端时间在学校实验室的服务器需要数模混合仿真的时候,研究了很久数模混合仿真方法。最近开始意识到写博客,记笔记的重要性。打算重新回顾总结一下。将Cadence 数模混合仿真流程总结如下:...


    前端时间在学校实验室的服务器需要数模混合仿真的时候,研究了很久数模混合仿真方法。最近开始意识到写博客,记笔记的重要性。打算重新回顾总结一下。将Cadence 数模混合仿真流程总结如下:
    如果Cadence 版本差别太多可能不太适用

    1.进入Libraty Manager界面

    在这里插入图片描述

    2. 新建cell(digital)单元

    在这里插入图片描述
    这一步按照新建模拟电路cell的方法,建立数字cell。file——new——cellview

    3. 选择 cell type及编辑器

    完成第一二步之后出现以下界面,
    在这里插入图片描述
    点击type选项,选择verilog选项,之后,编辑器会自动变为text editor
    在这里插入图片描述

    4. 为cell命名并编写verilog代码——生产symbol

    a.按照verilog代码要求,编写verilog代码并检查.以计数器代码为例
    b.编写好代码后,点击检查代码无误。
    在这里插入图片描述
    注意:点击检查后如果代码有误,编辑器会有提示,根据错误提示修改代码,重复点击检查按键。直到出现如下界面表示代码无误
    在这里插入图片描述
    c.点击yes生产symbol
    在这里插入图片描述
    此处的输入输出口均为verilog代码里定义的端口,多位端口如图所示

    5 建立 Analog - Digital 混合仿真原理图

    这一步与普通的模拟测试电路没有区别,新建的cell type选择 schematic即可。
    按照选择模拟电路symbol的方法,在schematic电路图中导入之前生产的count5的symbol。加入时钟信号,地。
    注意此处暂时不用考虑数字模块的电源电压,后续仿真会设置。如果跟模拟模块联合仿真,按照正常步骤添加模拟symbol即可,之后正确连线,打好label方便仿真测试
    Check and Save没有问题之后就可以关闭原理图界面了
    在这里插入图片描述
    小技巧提示:如果输出端口为多位数据,可以将对应输出点命名为out<n:0>这种格式,表明输出有n+1位这个地方困混我很久,一直不知道怎么观察多位的输出。希望对大家有用。

    6.建立 Analog - Digital 混合仿真config文件

    a.按照之前创建 Cellview 的方法,这里在 Cell 的名字要与刚刚混合仿真的 schematic的名字相同。Type 一定要选 config。这样在 View 中也是 config。点击 OK 进行创建。
    b.或者在library manager界面选中仿真原理图cell后,点击file——new——cellview。此时cell的名称自动为count4_test,但type为config
    在这里插入图片描述
    点击OK后,出现如下界面,选择view——schematic,表示混合仿真原理图。
    在这里插入图片描述
    接下来,再选择ues template,选择AMS仿真器,点击OK

    在这里插入图片描述
    如下图所示,已经加载好所需要的仿真配置,点击OK,关闭配置界面。
    在这里插入图片描述

    7.建立混合仿真环境

    完成以上步骤后,在下图界面点击箭头处,进行**updata and save **操作。
    在这里插入图片描述
    如果出现如下界面,选中后点击OK.
    在这里插入图片描述
    点击下图中,ADE L选项。
    在这里插入图片描述
    在ADE L 仿真界面选择setup——>connect rulers/IE setup 在以下界面,选择数字模块的供电电压。
    我用的是1.8V电压,根据系统要求,自行设定
    在这里插入图片描述

    之后按照 正常流程选择瞬态tran仿真,并且选择要观察的信号线,便可以正常仿真。
    注意如果要观察的信号线有多位数据,选中信号线的时候会出现如下图界面。

    在这里插入图片描述
    可以选择其中一位观察,也可以全部选择。

    以上就是cadence 数模混合仿真流程,之前用到数模混合仿真的时候花费了不少时间,希望可以帮到大家。欢迎评论讨论。

    展开全文
  • 一、数模混合设计的基本概念理解很多产品都包含数模混合的PCB设计,不同的信号具有不同的抗干扰能力。在互连设计过程中必须对不同信号之间的串扰进行合理的控制才能保证最终产品的指标要求。对于以下基本概念的理解...
    一、数模混合设计的基本概念理解
    

    很多产品都包含数模混合的 PCB设计,不同的信号具有不同的抗干扰能力。在互连设计过程中必须对不同信号之间的串扰进行合理的控制才能保证最终产品的指标要求。

    对于以下基本概念的理解非常重要,掌握有关数模混合设计的基本概念,有助于理解后面制定得很严格的布局和布线设计规则,从而在终端产品数模混合的设计时,不会轻易打折执行其中的重要约束规则。并且有助于灵活有效地处理数模混合设计方面可能遇到的串扰问题。

    1. 模拟信号与数字信号在抗干扰能力方面的重要区别

    数字信号电平有较强的抗干扰能力,而模拟信号的抗干扰能力很差。

    举个例子,3V 电平的数字信号,即使接收到 0.3V 的串扰信号,也可以容忍,不会对逻辑状态产生影响。但在模拟信号领域,有些信号极微弱,例如GSM 手机的接收灵敏度能够做到-110dBm 的指标,仅相当于 0.7uV 的正弦波有效值。在 LNA 前端即使接收到 uV 数量级的带内干扰噪声,也足以使基站接收灵敏度大幅度劣化。这种轻微干扰可能来自数字控制信号线或电源地线上的细小的噪声。

    从系统的观点来看,数字信号一般只在板上或框内传送。比如内存总线信号、电源控制信号等,只要保证从发送端到接收端接收到的干扰不足以影响逻辑状态的判别即可。而模拟信号需要经过调制、变频、放大、发射、空间传播、接收、解调等一系列过程才能被回复。在此过程之中噪声不断地叠加到信号上,从系统的角度来讲必须保证最终的信噪比满足要求才能正确解调。最大的干扰来自空间传播的衰减和噪声,为了达到更好的通讯性能,必须尽可能减小板内互连引入的串扰。

    因此可以认为,模拟信号对串扰的要求比数字信号高几十倍,甚至有可能达到几万倍。

    2. 高精度ADC、DAC 电路

    理想情况下,线性 ADC、DAC 电路信噪比与转换位数间的关系是:

    对于14位的线性ADC、DAC,如果使最低位数据(LSB)有效,可计算出的理论上的信噪比为 86dBc,与数字电路约 20dBc 的串扰要求相比,高精度 14 位线性 ADC、DAC 对噪声的要求至少比数字信号高 1000 倍。当然,如果最低有效位数只需要 11 位,串扰要求就可以适当放低,但仍然比数字信号的要求高很多。

    上面的两种情况,说明数模混合单板中,模拟电路极易受到干扰,会影响信噪比等指标。所以在数模混合单板 PCB 设计过程中,要对布局布线提出很高的要求。

    3. 数字信号对于模拟信号是强干扰源

    数字信号的电平相对于模拟信号来讲非常高,并且数字信号包含有丰富的谐波频率,因此数字信号对于模拟信号而言,本身就是很强的干扰源。特别是大电流的时钟信号、开关电源等更是在数模混合设计中需要关注的强干扰源。

    4. 数模混合互连设计的根本目的

    我们可以这样来理解数模设计问题,对于数字电路我们遵循数字电路的设计规则,在数字电路区域, 可以允许较大的干扰存在, 只要不影响系统功能实现和对外EMC指标即可。

    我们这里所讲的“较大”是相对于模拟电路而言的。对于数字电路,我们没有必要也不可能象对待模拟电路一样地控制串扰的存在。对于模拟电路,我们必须遵循模拟电路的设计规则,在模拟电路区域所允许存在的干扰远远小于数字电路区域。

    数模混合互连设计的目的就是要通过合理的布局、布线、屏蔽、滤波、电源地分割等设计方法来保证数字信号的干扰只存在于数字信号区域。

    我们需要重点关注的内容包括干扰源、敏感电路、干扰途径。下面将从这 3 个方面来讲述采用的布局布线原则。成功的数模混合单板设计必须仔细注意整个过程中每个步骤及每个细节才有可能实现,这意味着必须在设计开始阶段就要进行彻底的、仔细的规划,并对每个设计步骤的工作进展进行全面持续地评估。对于布局和布线必须仔细地检查和核对,要保证百分之百遵守布局布线规则。否则,一条信号线走线不当就会彻底破坏一个本来非常不错的电路板。

    规则是死的,透过规则深刻理解原则才能保证我们能正确运用规则,完成优秀的设计。

    二、电路种类区分

    在讲解数模混合设计布局规则之前,现对终端板上的干扰源、敏感电路以及干扰途径做一个区分,了解这些干扰源和敏感电路能够帮助我们正确制定布局和布线方案,另外对干扰途径的理解至关重要。

    1. 模拟电路

    对于终端产品,模拟电路包括所有射频电路、射频电源、射频控制电路、数模转换电路、音频电路。所有以上模拟电路都是敏感电路,其中特别需要关注的敏感电路包括频终电路(包括本振信号、频综电路的电源以及控制信号)、接收前端电路、音频电路。

    2. 干扰源

    干扰源包括所有数字电路、大功率射频电路(功放、天线和其他大功率射频电路)。其中特别需要关注的干扰源包括时钟电路、开关电源、大电流的电源线、功放电路、天线电路。对于功放、天线等射频信号的干扰在本规范射频设计部分分析。

    3. 干扰途径

    对于数模混合设计需要关注的干扰途径包括:空间辐射、电源地(平面或走线)、数模转换电路、模拟电路的各种控制信号。

    (1)空间辐射:相互靠近的电路之间会通过辐射产生串扰,这与数字信号串扰的概念是相同的,但需要注意的是,模拟信号能够容忍的串扰要远远小于数字信号,因此有必要在布局阶段就对串扰进行控制。减小空间辐射的方式一般是拉远布局的距离和使用屏蔽盒。

    (2)电源地:电源地是数字与模拟电路公共的回路,因此干扰信号可能通过电源地导体传导到敏感电路。控制电源地串扰的方式是合理使用滤波器件和电源地分割。

    (3)数模转换电路:是模拟于数字信号的接口,如果布局或布线处理不当,比如数字与模拟电路布局分区不明确、走线交错,就可能引起串扰。

    (4)模拟控制信号:理想的模拟器件应该是控制信号与模拟电路在器件内部是隔离的,控制信号只要能保证正确的逻辑电平即可。但器件往往做不到这一点,控制信号上的干扰号可能直接耦合到模拟电路中。解决方式是尽量降低模拟电路控制信号受到的干扰,合理使用滤波器件。

    三、数模混合设计的布局规则

    规则 1:模拟器件布局在模拟区。

    规则 2:数字器件布局在数字区。

    规则 3:数模混合芯片作为模拟器件处理,布在模拟区域,但数字接口需要靠近对应的数字器件布局。

    规则 4:以下电路尽可能使用屏蔽盒进行保护

    1. 接收前端电路,包括天线到接受芯片之间的滤波器、LNA、阻抗匹配电路等。

    2. 频率源电路:VCO、锁相环芯片、环路滤波器、晶振等电路。

    3. 功放电路:在布局时尽可能是不同的电路有独立的供电路径。

    规则 5:在电源进入模拟区之前放置滤波电容。

    规则 6:数字电源与模拟电源从不同的方向进行供电。

    规则 7:同一方向供电路径采用从大信号到小信号的路径进行供电。

    规则 8:对于功放电源走线应尽可能短,减小线路压降。

    较早期的手机电池连接器一般设计在手机板中部,上面为射频电路。

    这样布局的好处在于射频与数字部分供电路径独立,攻放的供电路径短。

    规则 9:电源模块在布局和布线时,根据功耗情况,预留散热铜皮区域。

    规则 10:布局是为重要的管脚预留接地过孔的空间。

    射频器件的接地管脚需要就近接地,并且需要连接到射频信号的参考层,比如如果对第二层进行了挖空处理,那么接地管脚就必须就近连接到第三层。

    规则 11:滤波电容靠近性电源模块的管脚,高频滤波电容更靠近管脚。

    参考资料:http://bbs.16rd.com/forum-443-1.html

    展开全文
  • 使用Cadence AMS仿真器做數模混合仿真

    千次阅读 2020-05-08 22:24:42
    使用Cadence AMS仿真器做數模混合仿真 一、本文轉自 https://blog.csdn.net/mymatin1004/article/details/98804521 二、

                       使用Cadence AMS仿真器做數模混合仿真

     

    一、前言

           这里是一篇关于使用 Cadence 软件通过 ams 仿真器对混合信号电路(Digital-Analog 混合电路)仿真的过程记录。由于之前在网上搜到的相关资料实在不多,因此在这里以实现一个全加器为例,复现一次混合信号电路的仿真过程。这里。为了体现混合信号仿真,这里通过 Verilog 硬件描述语言实现半加器的功能,通过外加逻辑门(模拟Analog电路) 实现整体的全加器功能。(多图预警)
     

     1.1、本文轉自:https://blog.csdn.net/mymatin1004/article/details/98804521

     

    二、Cadence 基于ams仿真器的混合信号电路仿真

    P.S.:这里假设大家曾经有一些在 Cadence 中 Analog 电路的操作经验
    如: check and save : Shift + x

     2.1、建立数字(Digital)模块

    • 首先,打开软件,点击 File -> New -> Cellview 准备为我们的将由 ** Verilog** 写成的半加器新建一个 Cellview

            

     

    • 之后会弹出新建文件的对话框,这里由于我们将使用 ** Verilog** , 因此在填好 ** Cell ** 的名字之后,记得在 ** Type** 中选择 ** Verilog**, 相应的, View 也会变成 functional 。然后点击 OK 。

             

     

    • 接下来会弹出下面这个界面(和普通编辑器蛮像),在里面写好 Verilog 之后,先点击保存,然后点击右上角的 ** X** 来关闭窗口。

            

    • 这下就会出现一个弹窗,告诉你这个模块还没有 symbol 问你要不要新建一个。这个时候当然要点击 Yes。
    • 然后可能就看起来没有什么事情发生了(其实对应的 symbol 已经建立好了)。

            

     

     2.2、建立 Analog - Digital 混合仿真原理图

    • 接下来开始进行混合仿真电路原理图的搭建,和建立第一个 Cellview 方法相同,不过在这里 Cell 的名字换成 full_adder 啦,然后记得 Type 这里是 schematic ,相应的 View 会变成 schematic。点击 OK 创建。

            

    • 为了方便,使用 ahdlLib 库中的 与门 来代表 Analog 电路。简单放了三个相同的 方波信号源 来模拟 全加器 的输入。绘制完成后,记得 ‘check and save’,然后就可以关掉这个窗口啦。

            

     

     2.3、建立 Analog - Digital 混合仿真config文件

    • 依旧是类似之前创建 Cellview 的方法,不过需要注意的是:这里在 Cell 的名字要与刚刚混合仿真的 schematic的名字相同。Type 一定要选 config。这样在 View 中也是 config。点击 OK 进行创建。

            

    • 接下来会弹出新的对话框(如下图),首先在 View 中选择 schematic,接下来点击 Use Template (这里就要看大家公司IT部门的兄弟安装软件的给力程度了)。

            

     

    • 这时会弹出新的对话框(如下图),在 Name 中选择 AMS

             

     

    • 选好之后点击 OK。 

            

     

    • 就会发现模板看起来已经加载进来了(如下图),这时点击 OK

            

     

     

     

     2.3、配置混合信号电路仿真环境

    • 接下来点击 Open 如下图中的 1,这里顺便提一句,下图中的 2 是更新的作用,感觉上类似 schematic 中的 check and save

            

     

    • 点击完上图中更新的按钮,可能会弹出 Update Sync-up 的对话框,这时记得打钩之后点击 OK就可以啦。接下来点击 3 那里的 "ADE L” 按钮。

            

    • 可以发现,ADE L 窗口就出现了(如下图)。这里可以确认一下仿真器是否为 AMS。点击 Setup -> Simulator/Directory/Host… 

            

     

    • 可以从弹窗中看到 Simulator 是 ams,确认无误之后点击 OK

            

    • 点击按钮(如下图),进入仿真选项界面

            

    • 这里进行 tran (瞬态)仿真。这里仿真时间设定为100ns,勾选 Enabled 然后点击 OK

            

     

    • 选择仿真之后想要对其绘制曲线的net。点击 Outputs -> To Be Ploted -> Select On Design

            

    • 这样可以在 schematic 中选择想要绘制其电压信号的 net

             

    • Note:选择之后记得按Esc键。
    • 接下来还需要查看一下 Connect Rules (又到体现公司IT部门兄弟实力的时候啦),点击 Setup -> Connect Rules/IE Setup…

             

    • 可以在弹出的界面中设定 Digital模块的供电电压,这里我假设为1V。设定之后依旧点击 OK

             

     

     2.4、针对混合信号电路demo进行仿真

    • 总算可以开始跑仿真啦,点击 Netlist and Run 按钮(如下图),进行仿真

            

     

    • 最后的波形如下图所示。不得不说,这个仿真速度确实不是很快,尤其当电路规模较大的时候

            

     

    三、展望

           到此,本过程记录结束,希望能帮到像我之前一样各处找教程、资料,不断试错摸索中的人们。

     

         

    展开全文
  • 为全面研究矿井供电系统弧光接地过电压形成过程,采用实时数字仿真仪搭建了矿井供电系统模型和间歇性电弧接地模型,分别对工频熄弧、高频熄弧及工频熄弧与高频熄弧同时存在的混合熄弧过程中过电压进行了仿真研究。...
  • 数模转换器(DAC)接受二进制数字作为输入数据并生成相应的模拟波形。 该图传达了模拟信号与该信号的数字近似值之间的差异。 结论 我们简要介绍了模拟,数字和混合信号IC的世界。 但是,我们仍然需要讨论另一类极为...
  • 无线传感器网络复习大纲

    千次阅读 多人点赞 2019-04-30 10:31:40
     3、4 WSN的MAC协议:竞争型、分配型、混合型、跨层MAC协议    基于竞争MAC协议:根据WSN负载量小、针对节点间的公平性以及通信延时要求不高等特点来设计的,其主要的设计目标是提供大规模分布式网络所需的...
  • 数模混合供电设计中,需要特别注意电源信号之间的干扰和隔离,因而需要建立不同电源区域(power domain)。在布局前一般需作如下几点考虑和处理: 模拟模块的工作区域一般放置于芯片的某个角落。当设计中有多个...
  • 在图 3 中,LED 的电流与供电电流共享一个路径,但传 感器使用它自己的路径。内部带隙参考电路也被连 接到 VSSA。因与 LED 共享返回路径而消耗的任何 电压都会使 ADC 参考电压产生波动,电压下降的 大小为 I*R。参考...
  • 阅读_模拟地与数字地

    2020-01-05 17:12:08
    在一些复杂的数模混合电路中,时常为了减低数字电路与模拟电路之间的影响。往往在 PCB 设计上铺 地处理时做一个地与地区之间起一个连接的作用。就是那么简单!我就打个简单的单电源系列为例,电路 中以地作为参考...
  • AVCC:模拟部分电源供电;AGND:模拟地 DVCC:数字部分电源供电;DGND:数字地 这样区分是为了将数字部分和模拟部分隔离开,减小数字部分带给模拟电路部分的干扰。但这两部分不可能完全隔离开,数字部分和模拟部分...
  • 关于模拟数字混合电路的地

    千次阅读 2004-12-08 13:26:00
    现在大部分adc的模拟地和数字地在内部本来就是连在一起的,对于这种芯片根本没有必要使用磁珠。对于没有内部连在一起的,如果电路的总面积不大,模拟电路的位置又比较集中,也没有必要...不要产生数模地的公共阻抗!
  • 工厂供电综合自动化实验QY-PGD11

    千次阅读 2020-07-10 17:28:42
    1、 供电和自动化控制对工厂发展的作用: (1)、减少劳动强度,降低生产成本 (2)、缩短生产周期,提高产品的成品率和使用可靠性 (3)、提升企业生产规模 (4)、为企业的信息化、网络化管理打下基础 2、 PLC、...
  • 文末有福利,专属老粉丝你真的了解混合云吗?让我们看看该领域的领航者是怎么说的吧!01混合云定义目前混合云没有精确的定义,从NIST 的定义中可归结出混合云的一般性定义:多个云之间互联的IT...
  • 使用 Cadence ams 仿真器 对 混合信号电路 进行仿真

    千次阅读 多人点赞 2019-08-09 00:47:33
    文章目录Cadence 基于ams仿真器的混合信号电路仿真建立数字(Digital)模块建立 Analog - Digital 混合仿真原理图建立 Analog - Digital 混合仿真config文件配置混合信号电路仿真环境针对混合信号电路demo进行仿真 ...
  • 尤其是对于一块混合信号的PCB(印刷电路板),模拟电路和数字电路交错混杂。同数字信号相比,模拟信号由于其噪声免疫能力差,容易受到数字部分的高频信号的影响,更容易遭受干扰。因此,在模拟信号和数字信号并存的...
  • 建立了一种基于小波分解和最小二乘支持向量机混合模型进行状态预测的方法?首先通过小波分解。将原始振动时间序列分解到不同层次,然后根据分解后各层次分量的特点选择不同的嵌入维和LS-SVM参数分别进行预测,最后...
  • 极好的模拟/数字混合信号的电路板布局布线注意事项 PCB设计规范与指南, 电磁兼容 EMC by xfire 文章目录 [显示] 1. 简介 要想了解在使用分辨率等于或高于 12 位 ADC 时可能发生的问题,需要确定 ADC 能够...
  • iPaaS——混合云与多云的中间件

    千次阅读 2018-12-08 22:53:30
    iPaaS——混合云与多云的中间件 作为一种较新类型的云服务模式,集成平台即服务(iPaaS)可将不同的、服务组合到一个聚合的应用程序中,但其缺点就是业务之间的增长稳定但缓慢。 Gartner 其《企业集成平台即服务魔力...
  • 数字孪生 智慧电力可视化决策系统

    千次阅读 2021-01-07 09:57:08
    3成功案例 3.1某省会城市供电局 综合指挥系统 数字冰雹为某省会城市供电局打造的综合指挥系统,融合了变电站运维、电网结构、供电能力与质量评估、异常分析、充电桩分部、用户画像描绘等多维数据信息,按照“统一...
  • 在图 3 中,LED 的电流与供电电流共享一个路径,但传 感器使用它自己的路径。内部带隙参考电路也被连 接到 VSSA。因与 LED 共享返回路径而消耗的任何 电压都会使 ADC 参考电压产生波动,电压下降的 大小为 I*R。参考...
  • 今天带大家学习2部分内容,首先带大家学习下混合机箱,之后呢,会详细带大家看下从机箱背板到模块的一些介绍。下面我们先来看下混合机箱。 混合机箱 背景 正如前面部分所看到的在PXI和PXIe之间存在重大的区别,这...
  • 首先,将介绍用于时序偏差估计的数字混合方法。然后阐述了所提出的时序偏差校正的基本原理、结构和校准算法。最后,讨论了设计考虑和信号差异提取,这些因素减少了所建议校准的模拟设计工作。 A. 数字混频偏移检测 ...
  • 正确且简单的做法是如图中的连接方式,将AGND和DGND都连接至模拟地,并且保证它们之间的低阻抗,这样可以减少AGND和DGND的噪声通过寄生电容CSTRAY耦合,外部电路建议芯片的供电引脚VA和VD之间添加磁珠,靠近电源...
  • 时钟资源为了更好的控制时钟,Virtex-6器件分成若干个时钟区域,最小器件有6个区域,最大器件有18个区域。每个时钟区域高40个CLB。在时钟设计中,推荐使用片上专用的时钟资源,不推荐...一个CMT包含2个混合模式时...
  • 数字地-DGND与模拟-AGND地的大学问

    千次阅读 2019-07-03 20:42:39
    在一些复杂的数模混合电路中,时常为了减低数字电路与模拟电路之间的影响。往往在PCB设计上铺地处理时做一个地与地区之间起一个连接的作用。就是那么简单!我就打个简单的单电源系列为例,电路中以地作为参考,在这...
  • 三为数字混合体,是前两种的融合,其产生、出现、消费乃至于消亡过程中的某些部分只出现于虚拟世界,而其他的部分则伴随物理世界出现。 在可预料的未来,人类生产生活的大部分信息化交互、决策都将在虚拟世界当中...
  • 混合信号系统接地揭秘(二)

    千次阅读 2013-12-03 22:10:13
    作者:德州仪器 (TI) 模拟应用工程师Sanjay Pithadia  和高级模拟应用工程师Shridhar More  本文是系列文章(共2部分)的第2部分。...【混合信号系统接地揭秘之第一部分】    如果分割接地层
  • 新能源汽车概论主编 孙旭 陈社会,教材《新能源汽车概论》,“十三五”职业教育汽车类创新应用型教材,新能源汽车运用与维修专业规划教材,配套电子课件、电子教案及视频,彩色印刷混合动力汽车视频展示▼混合动力...
  • 我总是使用一个外部数模转换器(DAC),该转换器通过USB连接并以原始比特率和字深播放脉冲编码调制( PCM )音乐文件。 我使用的是第一代Schiit Fulla ,这是几年前买的便宜的DAC /耳机组合放大器。 此外,我的DAC...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 2,115
精华内容 846
关键字:

数模混合供电