精华内容
下载资源
问答
  • 硬件高速信号测试介绍
  • Hi3519V101 高速信号测试指导,主要介绍了USB3.0,MIPI,pcie等高速信号的测试方法,及测试工具
  • 基于PXI Express的高速混合信号测试系统、电子技术,开发板制作交流
  • 本文结合实际测试中遇到的时钟信号回沟问题介绍了高速信号的概念,进一步阐述了高速信号与高频信号的区别,分析了25MHZ时钟信号沿上的回沟等细节的测试准确度问题,并给出了高速信号测试时合理选择示波器的一些建议...
    本文结合实际测试中遇到的时钟信号回沟问题介绍了高速信号的概念,进一步阐述了高速信号与高频信号的区别,分析了25MHZ时钟信号沿上的回沟等细节的测试准确度问题,并给出了高速信号测试时合理选择示波器的一些建议。
            【关键词】
            高速信号 示波器 时钟 回沟 带宽  采样率
            一、问题的提出下图1为一个25MHZ 时钟信号的测试结果截图:

    点击看大图 
            图1   使用一个1G带宽、10GS/S的示波器测试一个25M的时钟信号的频率、上升时间等测试结果
            测得上升时间为485ps,时钟频率为25MHZ左右。从这个测试结果图上我们并不能看出什么问题来,时钟频率的偏差也很小。对于时钟信号,我们通常是使用其上升沿或者下降沿的中间电平位置来采样数据,因此时钟信号上升沿或者下降沿的单调性就显得非常重要。下图2为该时钟上升沿的细节,从该图上我们可以清楚的看到示波器对该信号的采样点位置及采样点个数。



            图2 使用一个1G带宽、10GS/S的示波器测试一个25M的时钟上升沿的测试结果
            从图2上我们可以看到波形上升沿比较平滑,单调性很好。
            那么如果我们用一个更高带宽、更高采样率的示波器来测这个时钟会有什么样的变化呢?下图3为用一个6G带宽的示波器,20GS/s采样率去测量该时钟信号,我们发现在该时钟信号的上升沿的中点位置处明显有一个回沟,说明事实上该时钟信号的上升沿是非完全单调的! 



            图3使用一个6G带宽、20GS/S的示波器测试一个25M的时钟上升沿的测试结果
            那么到底是由于示波器带宽的原因还是由于示波器采样率的原因导致该时钟信号在1G带宽的示波器上和6G带宽的示波器上测试结果的差异呢?下图4为用一个6G带宽的示波器,10GS/s采样率去测量该时钟信号的测试结果图:



            图4 使用一个6G带宽、10GS/S的示波器测试一个25M的时钟上升沿的测试结果
            从图4中我们可以看到,波形的回沟已经变得很不明显,和1G带宽,10GS/s采样率的示波器测得的结果很类似,另外我们还将6GHZ带宽的示波器带宽限制到了1GHZ ,当使用10Gs/s的采样率的时候,上升沿上看不到回沟;当使用20Gs/s的采样率的时候,能够看到回沟,通过分析比较我们应该可以认为该时钟信号的非单调边沿未能准确测试主要原因应该是示波器采样率不足,示波器带宽也可能有一定的影响,但是影响应该很小。谈到这里我们可能会有几个较难理解的问题:(1)1G带宽的示波器测量一个频率为25MHZ的时钟是否足够?因为通常来讲示波器的带宽是被测信号带宽的5倍左右就能非常精确的测试这个信号。(2)对于特定带宽的示波器,比如说1GHZ,最大采样率为10GS/s是否足够,采样率是不是越大越好,我们通常会认为对于一定的带宽的示波器,采样率做的特别高没有太大的意义,因为示波器的带宽是一定的。带着这些问题我们先来简单了解一下高速信号和高频信号的概念。
            二、高速电路和高速信号的基本概念    通常会从两个角度来定义高速电路和高速信号:
            1、频率角度
            通常认为如果数字逻辑电路的频率达到或者超过45MHZ-50MHZ,而且工作在这个频率之上的电路或者信号占整个电路的系统达到一定的份量,如1/3以上,那么会称该电路为高速电路,相关的信号为高速信号。
            2、信号上升时间角度
            通常认为当信号的传输延时小于其上升时间(或者下降时间)的1/6的时候,该电路会呈现出分布系统的特性,也将该电路称高速电路,相关的信号叫做高速信号。
            基于上述两个角度对高速信号概念的描述,我们可总结为:即使一个信号频率很低,如只有25MHZ,也可能因为它的上升时间很陡而将其归入高速信号的范畴,应以处理高速信号的方法去处理它们。在高速设计中上升时间是衡量高速信号的一个很重要的特性。
            三、信号上升时间与信号功率谱的关系Howard Johnson的《High-Speed Digital Design》这篇经典之作的第一章对该问题进行了阐述和分析,给出了转折频率的概念以及其与信号上升时间的关系。



            图5 一个随机数字波形及其功率谱
            上图5中信号的上升时间Tr为时钟周期的1/100。从功率谱图中我们看到,当频率高于转折频率(Fknee)后,信号能量以远高于20dB/decade的速度下降,该频点后的能量在信号总能量中占有比例很小。
            Howard给出了这个转折频率与信号上升时间的关系:Fknee=0.5/Tr(注:有的文献中也会按照0.35/Tr或者0.4/Tr来计算),从该式中我们可以看出该转折频率只与信号的上升时间有关。因此说,信号的上升时间对信号的能量分布范围起到很关键的作用,上升时间越小(信号沿越陡),信号主要能量集中的范围越宽,如果要更加准确的测量信号,则需要示波器的带宽也越宽;反之,上升时间越大(信号沿越缓),信号主要能量集中的范围越窄,带宽较窄的示波器也能比较准确的测量信号。
            四、上述25MHZ时钟测试问题的解释从上面的测试结果截图中我们可以看到,测量得到的时钟信号的上升时间约为600ps左右,除去示波器和探头的影响,信号本身的实际上升时间大约为500ps左右。那么代入公式Fknee=0.5/Tr可以得到该信号的功率谱的转折频率约为1GHZ;也就是说,用1GHZ带宽的示波器去测试该信号应该可以得到很好的精度,然而实际情况是用1GHZ的示波器测试该时钟信号时上升沿处的回沟并没有完全被体现出来;因此根据上述分析可以初步认为示波器带宽对该回沟的影响不应该是主要因素。采样率过低也可能导致回沟问题的一个主要原因。
            我们仔细分析在20Gs/s采样率下测得的信号,发现回沟时间恰好为100ps左右;而当采样率为10Gs/s时,两个采样点之间的时间间隔也正好为100ps左右,因此示波器在采样时很有可能不能正确地采集到回沟处的点,从而使得信号沿的回沟不能正确的得到显示。为了很准确的测量信号的沿,需要有相对应的采样率,下图描述了信号上升沿与采样点间隔的关系,当采样率固定的情况下,信号上升沿越陡,两个采样点之间的盲区就越大,该盲区的细节就会得不到正确的显示。



            图6 信号上升沿与示波器采样点间隔的关系
            五、合理选择测量示波器的建议 1、首先,需要仔细分析需要测量的信号,不仅仅是频率,还应该关注信号的上升时间;因为一个基本的信号是由数个频率不同的正弦信号构成,信号沿越陡,信号中包含的高频正弦信号分离就越多,如果我们需要准确的测量信号则首先必须准确的测量这些高频正弦分量,这些正弦高频分量通常比信号本身的频率要高,具体有多高,则可以根据上升时间去估测。
            2、要明确需要关注的信号的细节的程度,即信号在多大的时间间隔内出现不稳定因素如单调性、过冲等可能会给系统带来问题,然后再结合信号的上升时间来选取测试示波器的采样率。
            参考资料【1】《High-Speed Digital Design》,Howard Johnson

    展开全文
  • 在这篇文章中我们深入讨论一下高速信号中最主要的方面——抖动。在上一篇中我们知道现在数字电路发展的趋势是并行向串行发展,而串行速率也在不断的提高
  • 这篇小文章就是自己对关于高速串行数字电路设计、测试的知识体系的一个梳理。特别是在加入Tektronix 之后,负责HSSD (High Speed Serial data )测试产品的支持,从日常接触的客户中,了解到很多具体的应用和实例,...
  • 深入浅出谈高速串行信号测试(二) pdf
  • 深入浅出谈高速串行信号测试(一).pdf
  • PXI Express仪器系统提供的高达2GB/s的数据吞吐量使得以前只能通过定制硬件或是昂贵的专用仪器才能实现的高速测量应用变为可能。  PXI Express技术概览  基于最新的PCI Express技术,PXI Express使PXI背板带宽...
  • 高速电路信号完整性测试-分析和验证
  • GRL (Granite River Labs Inc.),全球...GRL上海实验室将为客户提供高速信号接口的官方认证测试,各项一致性验证的预备测试,以及协助工程师进行故障排除的技术支持。服务涵盖USB, DisplayPort, HDMI, Thunderbolt...

    GRL (Granite River Labs Inc.),全球领先的工程服务及高速连接测试方案提供商,日前宣布在中国上海成立位于中国大陆地区的首家实验室。

    GRL上海实验室将为客户提供高速信号接口的官方认证测试,各项一致性验证的预备测试,以及协助工程师进行故障排除的技术支持。服务涵盖USB, DisplayPort, HDMI, Thunderbolt, DDR, MIPI, PCI Express, SATA, SAS, SD Card/UHS-II 以及 10G/40G/100G Ethernet 等高速数据总线接接口。更重要的是,GRL以其在信号完整性及协议分析上的专业背景,给中国区电子科技研发行业带来了在USB Type-CTM, USB Power Delivery (USB-PD), 以及新兴的物联网 (IoT) 等领域的世界领先技术。

    GRL专注于中国市场从芯片厂商到生产制造厂商的整个硬件产业链。不同于传统测试实验室,GRL将提供从芯片早期硅晶圆电特性测试(工艺,电压和温度-PVT)、信号及电源完整性验证测试服务,到实现整套产品的测试服务,以及协助调试和产品设计等整套服务。自2013年建立销售办公室以来,GRL已经为中国大陆地区厂商提供卓越的测试合作服务,并越来越受到业内人士的关注。

    “Parade (普瑞科技)非常欢迎GRL在上海成立实验室”,Parade市场总监Craig Wiley说,“GRL在DisplayPort 和USB Type-CTM等领域有着非常高的声誉,他们帮助OEM面对全新的复杂技术并能快速导入标准。我们相信,GRL的专业表现和他们的测试能力,将成为中国半导体行业及系统级产品厂商认证调试的非常有价值的资源和帮手。”

    “GRL在行业规范制定的前期支持方面有非常高的声望,”Fresco Logic(睿思科技) CEO,张劲帆说道:“如今,更新更快的连接技术给终端用户带来了更出众的体验,同时也给研发和验证带来了更严峻的挑战。GRL的专业水平和实验室的测试能力,将是整个中国地区半导体产品市场上的最有价值的资源之一。”

    “如果没有GRL灵活的测试方案,解决问题的能力和及时的技术支持,资深工程师的专业经验以及先进的仪器设备,我们将没法完成USB3.0的认证测试。” Corigine (芯启源-一个高速信号连接IP及系统设计服务商)CEO 卢笙说道:“尤其是对于我们一个在全球迅速发展的公司,GRL在全球提供本地化的测试服务将高效地协助我们完成产品设计和产品上市的目标。”

    GRL在上海开业的实验室将以来自是德科技(Keysight)的先进设备和BitifEye的自动化测试方案为主要使用仪器。“与是德科技一样,GRL始终活跃于新的连接技术的前沿。我们非常高兴GRL在上海的新实验室使用了我们的仪器设备。”是德科技大中国区总经理全球副总裁严中毅说。

    “我们非常激动能将GRL带入中国大陆,”GRL联合创始人、首席执行官Johnson Tan说道,“中国的硬件开发人员非常强调在产品生命周期的每一个阶段的互操作性和验证,从芯片级到系统级,包括生产测试。这些优点与GRL的深厚的工程专业知识和GRL在新技术的领先地位非常契合。”

    本文转自d1net(转载)

    展开全文
  • 本文讨论了高速串行信号接收机测试的必要性和方法,介绍了一种针对当前主流串行信号标准的测试仪器PeRT3。
  • 信号完整性测试内容、常见测试问题及技巧;衡量信号质量的重要手段和方法——眼图、抖动测试 高速互联的阻抗测试
  • 转载自:https://wenku.baidu.com/view/e5bb79a2f7ec4afe05a1df6b.html
    展开全文
  • 客户是某公司10G光模块的研发部门,内容大概说他们在其生产中心已经经过测试合格的模块拿到另一个城市的研发...
  • 典型的高速FPGA器件提供的每一条物理链路的速度从200Mbps到高达10Gbps,高速IO的测试和验证更成为传统专注于FPGA内部逻辑设计的设计人员面临的巨大挑战。这些挑战使设计人员非常容易会把绝大部分设计周期时间放在...
  • 高速信号完整性工程师培训课程 ---DDR原理及物理层一致性测试
  • 高速信号采集卡

    2011-10-28 12:49:29
    全球总线速度最快的高速信号采集卡1600MB/S 西安真荣电子科技有限公司是国内顶尖的高速信号采集记录、处理、存储及回放产生设备系统集成商,公司具有强大的研发集成能力,是多家国际高速信号采集卡厂商的系统集成商...
  • 高速信号和阻抗匹配

    千次阅读 2019-08-01 11:00:18
    1、什么是高速信号? 高速数字信号是由信号的边沿速度决定的,一般认为上升时间小于4倍信号传输延时的可视为高速信号。我们常见的方波其实边沿并不是绝对垂直90度的,而是有一定斜度的。斜度越大,上升时间越长;...

    1、什么是高速信号?
    高速数字信号是由信号的边沿速度决定的,一般认为上升时间小于4倍信号传输延时的可视为高速信号。我们常见的方波其实边沿并不是绝对垂直90度的,而是有一定斜度的。斜度越大,上升时间越长;斜度越小,上升时间越短。信号传输延时是信号从发射端传到接收端所用的时间。
    2、什么是有害信号?
    不符合测试规范的信号主要有三类:(1)信号过冲和震荡;(2)信号的串扰;(3)信号的不单调;(除此之外还有电源和地线噪声,但主要是以上三类)。
    数字信号通常规定输入信号的电平在-0.5V~VDD+0.5V之间,信号的过冲(上冲和下冲)会引起芯片不稳定或期间损坏,对后级输入电路的保护二极管造成损伤甚至失效。大幅度的下冲使电路的抗干扰能力减弱,甚至产生误触发,或在下一级形成毛刺;同时过冲还会引起电磁干扰。
    3、什么是阻抗匹配?
    传输高速信号时,传输线当做分布参数处理,即以电阻、电容、电感组成的具有分布参数的电路加以处理。传输过程中的任何不均匀(如阻抗变化,直角线)都会引起信号的反射(可以参照光在不同介质中传输会有反射的原理),当信号推进到终端时,如果终端负载和传输线的特性阻抗不匹配,就会造成信号的反射。在反射波达到不匹配的始端时,会引起向终端的新反射,从而形成多次反射,多次反射的具体结果就是上升沿和下降沿的振铃和过冲。

    展开全文
  • 高速信号回放产生系统 西安真荣电子科技有限公司是国内顶尖的高速信号采集记录、处理、存储及回放产生设备系统集成商,公司具有强大的研发集成能力,是多家国际高速信号采集卡厂商的系统集成商,包括Alazartech 、...
  • 随着电子设备越来越多地采用射频和数字器件,测试设备正开始将一系列更高级的测量工具整合起来,用于高速通信信号测试。被普遍认为是实验台中心的数字示波器,也没有回避这一波集成的浪潮。最新的机型设计了内置波形...
  • 各个总线标准通常由不同团队制订,其纷繁芜杂的测试和测量技术给从业人员带来许多困扰。本文将就当下的一些主要接口总线标准的仿真设计与测试技术发展趋势作一些简明的总结和说明。 推荐阅读: 是德科技:ADS 技术...
  • USB chirp信号测试

    千次阅读 2018-05-22 21:29:17
    以下的内容转载自USB chirp信号测试,在这篇文章中详细的解释了USB高速设备的握手过程,以及通过分析D+和D-上面的波形来进行说明。很赞的一篇文章。1 信号及原理分析1.1 KJ信号说明USBchirp信号分为K信号和J信号。...
  • 信号完整性设计在产品开发中越来越受到重视,而信号完整性的测试手段种类繁多,有频域,也有时域的,还有一些综合性的手段,比如误码测试。这些手段并非任何情况下都适合使用,都存在这样那样的局限性,合适选用,...
  • 典型的高速FPGA器件提供的每一条物理链路的速度从200Mbps到高达10Gbps,高速IO的测试和验证更成为传统专注于FPGA内部逻辑设计的设计人员面临的巨大挑战。这些挑战使设计人员非常容易会把绝大部分设计周期时间放在...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 1,330
精华内容 532
关键字:

高速信号测试