精华内容
下载资源
问答
  • MATLAB设计FPGA实现联合ISE和Modelsim仿真的FIR滤波器设计.doc
  • 本文首先利用MATLAB产生两个频率不一样的正弦信号,并将这...然后利用MATLAB设计一个FIR低通滤波器,并由Verilog实现,联合ISE和Modelsim仿真,实现滤除频率较高的信号,并将滤波后的数据送到MATLAB中分析。绝对原创。
  • 针对专用DDS芯片存在功能单一等缺点,本文提出基于MATLABFPGA的DDS发生器的设计方案。该方案利用MATLAB强大的计算能力对信号波形相位点对应的幅值进行预先计算,调用Usart接收模块功能将MATLAB接收的数据固化到FPGA...
  • 杜勇写的数字滤波器的matlabFPGA实现,非常经典的一本书
  • 第1章 数字通信及FPGA概述 第2章 设计语言及环境介绍 第3章 FPGA实现数字信号处理基础 第4章 滤波器的MATLABFPGA实现 第5章 ASK调 制解调技术的实现 第6章 FSK调制解调技术的实现 第7章 PSK调制解调技术的实现 第...
  • 基于MATLABFPGA的cic滤波器,使用的是VIVADO软件,实现滤波
  • 该资源是杜勇老师的《数字调制解调技术的MATLABFPGA实现——XilinxVHDL版》一书的参考代码,用到的软件是vivado,语言是VHDL,做ASK、FSK、PSK等研究的可以参考。
  • MatlabFPGA的联合设计

    2021-06-03 20:08:08
    1.为什么要进行联合设计? 从MatlabFPGA仿真工具的特点上看。Matlab有很强的分析和设计

    1.为什么要进行联合设计?

         从Matlab和FPGA仿真工具的特点上看。Matlab有很强的信号处理能力。FPGA的仿真工具可以显示出信号的时域情况。但是往往信号的处理结果验证需要从频域上看到,而Matlab的特点之一就是对于文件操作十分方便。而Matlab的设计和处理也是建立在数字平台上的,要想真正的硬件实现,还需要FPGA的帮助。

    2.如何进行联合设计?

        进行联合设计的方式一般来说有三种。

        1.先用Matlab设计符合要求的系统参数,再导入到FPGA设计中,直接实现。

        2.在测试过程中,先由matlab设计出需要的输入信号,保存成文件,再由开发软件读取数据作为输入源,其结果也存放为输出文件。最后用matlab读取、分析输出文件,验证和检查整个结果。

        3.由matlab设计的系统参数,直接自动生成对应的verilog或者vhdl代码,在Quartus开发环境中直接嵌入。

     

    展开全文
  • 本书以Xilinx公司FPGA为开发平台,采用MATLAB及VHDL语言开发工具,详细阐述了数字滤波器工作原理、结构、方法和仿真实验过程,并通过大量的工程实例分析其在FPGA实现中的具体技术细节。其主要内容包括FIR滤波器、IIR...
  • FIR滤波器的MATLABFPGA设计实现

    千次阅读 多人点赞 2019-10-10 16:13:07
    FIR滤波器的MATLABFPGA设计实现 引言 数字滤波器是数字信号系统里面最常用、最重要、最基本的元件之一。有限脉冲响应(Finite Impulse Response,FIR)滤波器可以设计成任意幅频特性,同时保证精确,严格的线性...

    FIR滤波器的MATLAB与FPGA的设计实现

    引言

    数字滤波器是数字信号系统里面最常用、最重要、最基本的元件之一。有限脉冲响应(Finite Impulse Response,FIR)滤波器可以设计成任意幅频特性,同时保证精确,严格的线性相位特性。因此在电子通信、图像处理、模式识别等领域,FIR数字滤波器被广泛应用。本文主要通过以低通滤波器的MATLAB与FPGA的设计实现来介绍FIR滤波器的原理介绍,架构研究,设计实现等。

    原理介绍

    FIR滤波器的方程表达式为: y(n)=∑x(k)h(n-k) k=0,1…N-1;0≦n≦N-1;
    其方程分解式为:y(n)=h(0)x(n)+h(1)x(n-1)+h(2)x(n-2)+…+h(k)x(n-k);
    根据FIR滤波器的幅频特性可知,FIR滤波器为奇对称和偶对称两种形式。
    例如当滤波器阶数为偶数n=3时,根据线性相位跟对称法则可得:h(0)=h(3),h(1)=h(2);
    可得到方程式为:y(n)=h(0){x(n-1)+x(0)}+h(1){x(n-2)+x(1)};
    当滤波器阶数为奇数n=4时,根据线性相位跟对称法则可得:h(0)=h(4),h(1)=h(3),h(2)独立一个;
    可得到方程式为:y(n)=h(0){x(n-1)+x(0)}+h(1){x(n-2)+x(n-3)}+h(2)x(n-2);
    故其系统函数为
    在这里插入图片描述
    从其系统函数可以看得出FIR系统是线性时不变系统,只在原点上存在极点,这使得FIR系统具有全局稳定性。从FIR系统函数也可以看得出FIR滤波器其实是由一个抽头延迟线加法器和乘法器的集合构成的。每个乘法器的操作系数为FIR滤波器系数。因此这种抽头延迟线结构的架构实现图可如下所示:
    在这里插入图片描述

    MATLAB设计实现

    在matlab里面设计数字滤波器既可以通过窗函数自己编写程序来设计FIR滤波器,也可以通过调用工具箱来设计FIR滤波器。通过编写程序来设计FIR滤波器比较普遍,滤波器的参数等改动也比较方便,与FPGA做联合功能仿真验证也方便。而直接调用工具箱就直接了当,较节省设计时间。本文将对两种方法进行介绍,不过本文设计采用的是凯塞窗函数来设计FIR滤波器。

    窗函数设计法

    利用窗函数法来设计FIR滤波器是设计FIR滤波器最简单,最普遍的方法,在MATLAB里面窗函数有海明(Hamming)窗,汉宁(Hanning)窗,凯塞(Kaiser)窗等,本文设计采用的是凯塞窗函数来设计FIR滤波器。通过最优算法来计算出过渡带,纹波等参数供给凯塞窗来计数出β值,以及滤波器的阶数。
    凯塞窗函数的语法形式为:[n,wn,beta,ftype]=kaiserord(fc,mag,dev,fs)
    其中各参数的意义介绍如下所述:
    (1)fc及fs:fc是指过渡带的起始点和终点,fs指的是采样评率;
    (2)mag:f指定了过渡带,向量a用于指定这些频率段的理想幅度值,例如a=[1 0]可以代指低通滤波为1,高频截止为0;
    (3)dev:用于指定通带或阻带内的容许误差;
    (4)n,wn:n是返回凯塞窗函数满足设计的最小阶数,wn是返回滤波器的截止频率点;
    (5)beta:为凯塞窗函数计算得到的β值。
    (6)ftype:返回设计滤波器的类型,low,hige等;
    通过凯塞窗函数最终可以得到滤波器的最佳设计阶数n为多少,然后根据n来设计FIR滤波器,本文采用的是最优滤波器设计法,利用firpm函数根据最大误差最小准则来设计滤波器。
    最优滤波器firpm函数的语法形式为:b_firpm = firpm(n,fpm,magpm)
    其中各参数的意义介绍如下所述:
    (1)n:为滤波器的设计阶数;
    (2)fpm,magpm:指定滤波器的设计频率段对应的幅度值magpm;
    (3)b_firpm:返回设计滤波器的系数h(n)。
    到此为止设计FIR滤波器的matlab设计实现如下图所示,本文设计的是一个低通滤波器。
    在这里插入图片描述
    现在滤波器的系数b_firpm是可以求出来,但是注意是小数,在FPGA中实现还是比较麻烦还占用大量资源,所以在这里还进行了量化处理,对matlab数字滤波器的b_firpm进行14bit的量化处理(我在做量化的时候做了10,12,14bit的设计,发现14bit的滤波器效果最好)。
    在这里插入图片描述
    运行函数会发现生成了28阶的FIR滤波器系数如下所示,当n=27,滤波器阶数为28的时候,发现滤波器系数为对称相等的h(14)=h(15)=8191;
    可验证到与前面的原理介绍是一致的。这样子后面在FPGA设计滤波器的时候可以用线性相位结构来设计。
    在这里插入图片描述
    运行函数,设计的低通滤波器性能如下图所示:
    在这里插入图片描述
    接下来生成高斯白噪声通过MATLAB设计的低通滤波器,来验证我们设计的低通滤波器性能如何,同时将生成的高斯白噪声生成数据文件txt供给后面的FPGA设计的低通滤波器做modelsim的功能仿真测试。生成白噪声的程序如下图所示,q_noise为高斯白噪声,filter_noise为滤波后噪声。
    在这里插入图片描述
    将生成的高斯白噪声生成数据文件txt供给后面的FPGA设计的低通滤波器做modelsim的功能仿真测试。
    在这里插入图片描述
    调用自己MATLAB设计的低通滤波器对高斯白噪声进行滤波,程序设计如下图所示:
    在这里插入图片描述
    运行程序看设计的低通滤波器的性能如何,如下图所示,matlab设计的低通滤波器很完美的把高频率的数据进行截止滤波掉。在低频率的时候保持原高斯白噪声的输出状态。
    在这里插入图片描述

    tool工具箱设计法

    在matlab的应用程序里面有一个filter design & analysis tool点进去即为快速设计滤波器的工具。操作界面如下图所示,较为简单不做详细介绍。
    在这里插入图片描述
    点analysis里面的filter coefficient即可出现设计滤波器的FIR滤波器系数,通过file-export可以把滤波器系数导出到workplace。
    在这里插入图片描述

    FPGA设计实现

    在前面的原理介绍中可以得知,根据阶数的系数为对称相等的,于是抽头延迟线结构可以升级为线性相位优化结构来设计,具体我的架构设计图如下所示:
    在这里插入图片描述
    从上面的架构设计图可以看得出,FIR的设计大概可以分为三步分,数据流的移位延迟模块,系数和乘法器模块,累加和模块三大部分。
    整体的端口设计介绍如下图所示:
    在这里插入图片描述

    数据流的移位延迟模块

    data_mem为28个14位宽的寄存器,进行数据流的采集跟移位保存。其设计如下图所示:
    在这里插入图片描述

    累加和的设计模块

    这里的数据流有符号正负,所以在运算时为了不溢出,扩展一位,并用signed声明进行有符号的运算设计。
    在这里插入图片描述

    系数乘法器的设计模块

    乘法器的设计端口介绍如下图所示:
    在这里插入图片描述
    乘法器的设计原理介绍如下图所示,具体的乘法设计可参考之前的博客章文:基于FPGA的乘法器原理介绍及设计实现,具体博文链接为:
    https://blog.csdn.net/weixin_39015789/article/details/101430566
    在这里插入图片描述
    最后再将所有的乘积和进行累加便是对数据流进行低通滤波后的结果了。

    MATLAB与FPGA的连仿验证

    到现在为止,低通滤波器的FPGA设计实现也已经完毕了,接下来就是在modelsim里面读取matlab产生的高斯白噪声数据流,供给FPGA设计的FIR滤波器进行滤波计算,看两者的结果是否一模一样。
    FPGA的textbench设计验证开始

    读取高斯白噪声数据流

    从外部txt文件(noise_in.txt)读入matlab产生的高斯白噪声数据流作为测试激励输入数据流。具体的设计如下所示:
    在这里插入图片描述

    将FPGA滤波后的数据流读取到文件

    将FPGA滤波后的数据流保存读取到文件,然后提供给matlab进行傅里叶变换,看FPGA设计的低通滤波器性能是如何的。
    在这里插入图片描述

    MATLAB与FPGA的连仿

    读取FPGA滤波后的数据,进行傅里叶变换,求高斯白噪声及滤波后信号的幅频响应,对比滤波前后的信号,查看滤波器的性能如何。
    在这里插入图片描述
    通过MATLAB将FPGA的滤波数据进行傅里叶变换的频谱滤波效果图如下所示,可以看到FPGA设计的低通滤波器在低频域的时候完美将高斯白噪声进行输出,在高频率的时候,对高斯白噪声进行滤波处理。效果性能与前面MATLAB设计的滤波器效果性能很是一致,滤波器的效果性能都很好。
    在这里插入图片描述
    在这里插入图片描述

    展开全文
  • 设计过程中通过简化的VHDL语言编写程序,实现了加减乘法运算,使用优化的CSD编码技术缩短了乘法器的运算时间,采用FPGA滤波器芯片和QuartusⅡ软件搭建仿真电路、用Matlab软件进行理论验证。实验结果基本符合理论值,...
  • 本文主要介绍MATLABFPGA之间的联合调试,使用MATLABFPGA中的数据进行研究和分析。
  • 基于MATLABFPGA 的FIR滤波器设计,并行结构,MATLAB仿真通过,modelsim仿真完美,具有较大的参考价值。本人运行通过,不会浪费积分。 PS:仿真文件XXXX.txt文件需要放到simulation\modelsim下。
  • 摘要:System Generator for DSP是Xilinx公司开发的基于Matlab的DSP开发工具同时也是一个基于FPGA的信号处理建模和设计工具。文章介绍了在Matlab中使用System Generator for DSP实现FPGA硬件设计的方法,同时给出...
  • 应用matlab&modelsim设计FPGA算法(1)

    千次阅读 2018-07-30 15:00:53
    最近 的项目需要应用FPGA,以前做过matlabFPGA的算法设计,拿出来分享一下。 传统的fpga算法设计需要进行c语言建模,并且用c语言建立激励,再通过modelsim单独进行算法设计,并且在modelsim中也要设计激励文件,...

    最近 的项目需要应用FPGA,以前做过matlab与FPGA的算法设计,拿出来分享一下。

    传统的fpga算法设计需要进行c语言建模,并且用c语言建立激励,再通过modelsim单独进行算法设计,并且在modelsim中也要设计激励文件,再通过c语言与modelsim的比较进行验证,研发周期非常长。

    我在工作中比较喜欢偷懒,觉得这个过程太繁琐了,并且因为自己是自动化电动机出身,对matlab的感情,就跟自己的亲人似的,以前用matlab做电动机的仿真,非常省时省力,而且基于matlab的设计似乎从来没有失败过。

    1.工具介绍

    1.1 matlab

    matlab的出现把算法设计简化到了只用拖动一些模块,就可以完成,这一点极大的提高了效率,并且他的仿真功能也真的很牛,无论你是仿真1万伏的电动机,还是仿真最尖端的航天飞机,他都能把最合适的模型输入到你的电脑中。

    本文应用的事matlab2013a

    废话不说。

    1.2 modelsim

    modelsim时mentor graphics公司开发的EDA工具软件,主要针对IC设计的仿真阶段,即采用verilog HDL描述进行设计验证。属于IC设计的仿真验证阶段。

    本文应用的是modelsim10.1a

    2.步骤

    2.1 新建一个文件夹,把设计好的verilog文件放进去。

    2.2 运行matlab,进入到新建的文件夹中。

    2.3 matlab中运行cosimWizard

    2.4 配置联合仿真项目

    (1) cosimulation type  选项卡

    选择进行联合仿真的工具 分别位matlab和modelsim,选择 use HDL simulator excutables on system path。

    (2) HDL files

    选择添加进行仿真的HDL文件。

    (3)HDL compilation commands

    填写HDL的编译命令。

    (4)HDL modules

    选择需要进行编译的模块,进行完这一步,程序将lanch modelsim程序,并载入所确定的模块。

    (5)input/output prot

    这里确定输入输出接口,clk和reset分别对应Clock和Reset

    (6)output port Detaile

    这里确定输出信号的采样时间与数据类型。

    (7)clock/reset detail

    这里确定clocks信号的周期,以及reset信号的持续时间和初始值

    (8)start time

    这里确定matlab进行联合仿真的起始,通常会慢于modelsim仿真开始的时间。

    (9)block gengeration

    产生联合仿真模型。

    2.5进行完之前的步骤后,就可以进行联合仿真了。

    (1)首先贴出来我的verilog源代码

    module butterfly
    (
    clk,rst_n,reset,ina,inb,inc,ind,ine,inf,out1,out2,out3,out4,outen
    ); 

    input clk;
    input rst_n;
    input reset;
    input   signed [23:0] ina,inb,inc,ind;
    input signed [15:0] ine,inf;
    output  signed [23:0] out1,out2,out3,out4;
    output outen;
    reg outen1;
    reg signed [39:0] temp1a,temp2a,temp3a,temp4a;
    wire signed [23:0] temp1,temp2,temp3,temp4;
    assign outen = outen1;
    always @(posedge clk or negedge rst_n)
    if((!rst_n)||(reset))
    begin
    temp1a <= 0;
    temp2a <= 0;
    temp3a <= 0;
    temp4a <= 0;
      <= 0;
    end
    else if(outen==0)
    begin
    temp1a = inc * ine;
    temp2a = ind * inf;
    temp3a = ind * ine;
    temp4a = inc * inf;
    outen1 = 1;
    end
    assign temp1 = temp1a[38:15];
    assign temp2 = temp2a[38:15];
    assign temp3 = temp3a[38:15];
    assign temp4 = temp4a[38:15];

    assign out1 = (outen)?(ina + temp1 - temp2):0;
    assign out3 = (outen)?(ina - temp1 + temp2):0;
    assign out4 = (outen)?(inb - temp3 - temp4):0;
    assign out2 = (outen)?(inb + temp3 + temp4):0;

    endmodule

    这一段代码时计算FFT时,蝶形运算所应用的代码。

    下图为联合仿真的simulink模块。

    其中ina~inf分别对应x(1)+x(2)j,x(3)+x(4)j,以及FFT算子。

    在simulink中对应分别对应constant模块,其中x(n)中的constant模块“output date type”设计为fixdt(1,24,15),而算子中的constant模块的“output date type”则设计fixdt(1,16,15)。

    display模块设计为“HEX”,用于显示输出。

    3。总结

    通过对matlab的灵活应用,可以避免c语言实现算法的繁琐过程,并且输入输出都可以用模块拖动进行处理,极大的节省了效率,开发出来的fpga代码又快又好,值得推广。

    展开全文
  • MATLABFPGA设计滤波器2-1

    千次阅读 2017-07-31 10:00:44
    matlab的fdatool设计滤波器,导出参数,然后在FPGA设计滤波器的方法。 1、设计fir插值滤波 2、设计半带滤波器 3、CIC滤波器 4、频谱相关 111111111111111111111111111111111111111111111111111 1、设计fir...

    用matlab的fdatool设计滤波器,导出参数,然后在FPGA中设计滤波器的方法。

    1、设计fir插值滤波

    2、设计半带滤波器

    3、CIC滤波器

    4、频谱相关

    111111111111111111111111111111111111111111111111111

    1、设计fir插值滤波

    MATLAB 中fir插值滤波

    MATLB产生系数的方法:在命令行中输入fdatool




    注意:creat a multirate filter 设置中,其实设计的是一个多相滤波器。不管怎么更改这里的插值倍数和采样率,其实滤波器的系数是不改变的。原因是,这里的滤波器参数只是多相滤波器中原型滤波器的系数,

    所以,滤波器系数不变。但是,为什么滤波器系数不变,反而在调用改滤波器的时候还能实现插值呢?这是因为,你已经设计了该滤波器是多相插值滤波器,在数据处理中,实际上已经按多相插值来操作了,

    多相插值的结构本来就可以实现插值/抽取。

    至此,整个滤波器就设计完成了。需要生成滤波器的FIR文件和滤波系数。


    ISE 中fir插值滤波

    采用FIR滤波器中第一个版本的


     说明:这里输出精度的截尾其实是有技巧的。如果是全精度输出,则高几位经常都是符号位。但是怎么截取才能不导致有效数据丢失呢?以前的做法是,把数据放在MATLAB里找一下最大值,然后,通过最大值来设计位宽。后来,周弘告诉我,可以直接用全精度输出的位数 - 系数扩大的位数即可。上面的 例子,全精度输出36位,则截尾为36 - 18 = 18即可满足要求。

    FIR滤波器输出结果,应该为有符号数。将该数据和matlab中的数据对比,高几位差别不是很大,说明正确。 需要注意的是,FIR滤波器的前几位数据是无效数据,不弄用于和matlab对比。通常,在N/2(N为滤波器的阶数)个时钟延迟之后的数据才是真正的FIR输出,可以用于和MATLBA 对比。

    2222222222222222222222222222222222222222222222222222222222222222222222222222222222222222222

    2、设计半带滤波器

    MATLAB 中半带滤波器



    1是由2来自动确定阶数,也可以通过kaiser窗的公式,根据要求来计算滤波器阶数。现在用的方法是,如上图所示,不停的更改Apass的值,看频谱图。

    还有一种是确定阶数,设置采样频率,截止频率自动为采样频率的一半。

    注意,这个界面设计完成之后,还要进行2倍插值的配置。否则,这只是一个简单的低通滤波器,而不是插值滤波器。

    ISE 中半带滤波器

    1、首先,你导入的COE文件要是半带滤波器的格式。

    2、如果你导入的文件是半带滤波器的格式,那么第二个配置界面会有如下变换.注意,差值倍数设置为2


    FPGA直接调用IP核就可以用这个滤波器了,那MATLAB怎么用呢?

    1、用滤波器系数,滤波器的本质就是卷积。所以:Ipulse= conv(Izero,ht); %ht就是滤波器系数,和输入数据卷积即可。----这种方法只适用于没有插值/抽取的滤波器

    2、调用matlab生成的M文件。如果该滤波器中有插值或者抽取,就不能用方法1.因为在配置插值的那个界面的时候,其滤波器系数是不变的。只有用下面的方法调用滤波器的时候才能实现插值或者滤波

    %---------------------------这个比较麻烦,下面的简单-----------------

    % N= 32; %%滤波器阶数
    % da = Izero (: , N/2 +1 : end - N/2); %%是为了和xilinx中的数据对应。
    % Hd = fir_cos; %%FIR滤波器,在fdatool中产生
    % d2= filter ( Hd , [da , zeros(1, N/2) ]); %%将数据通过FIR滤波器。

    %---------------------------下面的简单-----------------

    Hd = fir_cos; %%FIR滤波器,在fdatool中产生

    d2 = filter (Hd,da ); %da是需要滤波器的数据。

    如果只知道滤波器的系数,怎么用系数来操作呢?

    I_DATA = filter(fir_c,1,I_Symbols);

    MATLAB产生的系数基本上都是小数,且位数特别宽。可以尝试进行归一化为整数之后再用。归一化的代码为(以归一化16位为例):

    ht_16 = round (ht/max(abs(ht))*(2^15-1));

    在真正使用的时候发现,将系数按照上面方式归一化之后,FPGA结果和MATALB结果对不上。最后还是放弃了这种方法。还是按照上面将的那种系数带小数点的方法好。不过,输入输出数据要对应经过一定的放大或缩小之后 FPGA结果和MATALB结果 才能对的上。

    3、CIC滤波器

    在MATLAB中使用CIC滤波器的方法很简单。打开fdatool,直接点击这个:


    至此,设计完毕.

    用这种方法设计好滤波器之后,发现用psd不能画频谱。把滤波之后的数据 double 一下再用就可以了

    在FPGA中,直接点击插值滤波器即可.



    展开全文
  • 数字调制解调技术,同步技术,滤波技术的MATLABFPGA实现的系列书籍ALTERA版本(3本)_杜勇编著
  • 数字通信同步技术的MATLABFPGA实现 Altera Verilog版 [杜勇 编著] 2015年版.pdf
  • FPGA利用MATLAB设计滤波器,自己学习FPGA中的滤波器的笔记!!!!!!!!!!!!!FPGA利用MATLAB设计滤波器,自己学习FPGA中的滤波器的笔记!!!!!!!!!!!!!
  • MATLAB生成 FPGA代码

    千次阅读 2020-12-14 23:01:29
    使用 HDL Coder 将 MATLAB 转换为 FPGA 目录: 1.从 MATLAB 生成 HDL 代码 2.MATLAB 到硬件工作流 3.MATLAB 算法示例 正文: 1.从 MATLAB 生成 HDL 代码 FPGA 在通用处理器(GPP)和专用集成电路(ASIC)之间提供了很好...
  • 基于MATLABFPGA 的FIR滤波器设计,串行结构,MATLAB仿真通过,modelsim仿真完美,具有较大的参考价值。本人运行通过,不会浪费积分。 PS:仿真文件XXXX.txt文件需要放到simulation\modelsim下。
  • System Generator for DSP是Xilinx公司开发的基于Matlab的DSP开发工具同时也是一个基于FPGA的信号处理建模和设计工具。文章介绍了在Matlab中使用System Generator for DSP实现FPGA硬件设计的方法,同时给出了一个...
  • clc; clear all; fid = fopen('F:\LiuHengQuan\ProgramData\Xilinx\Vivado\FFT_test\Data_Rout.txt', 'r+'); if fid == -1 disp('fopen failed'); ... ReadData = textscan(fid,'%s');... data(i) = hex2dec(ReadDat
  • 数字滤波器是数字信号处理领域内...本文结合MATLAB工具软件介绍了FIR数字滤波器的设计方法,并在Xilinx的FPGA器件上完成设计实现。最后,使用MATLAB和ModelSim软件对数据进行了分析,证实了设计实现的正确性与可行性。
  • 数字滤波器的 MATLABFPGA 实现(VHDL版本)。 《数字滤波器的MATLABFPGA实现》详细阐述了数字滤波器的实现原理、结构、方法及仿真测试过程,并通过大量工程实例分析其在FPGA实现过程中的具体技术细节。其主要...
  • 基于MATLABFPGA的DDS,使用VIVADO软件,可以合成任意频率
  • matlabFPGA的交互程序

    2021-12-20 21:33:04
    1.比如现在我要在matlab上产生一个信号用于FPGA的仿真输入,所以需要将这个信号写到txt文本中去。代码如下 clc clear all f1=1*10^6; fs=50*10^6; L=2000; t=0:L-1; t=t/fs; da=sin(2*pi*f1*t); da=floor(da*127)...
  • 介绍了MATLABFPGA当中的应用,如何将matlabfpga结合起来
  • 基于MATLABFPGA的数字均衡器设计.pdf
  • 本文简要介绍了如何利用Xilinx公司的MicroBlaze微处理器软核,以及相应的嵌入式操作系统Xilkemel和Lwip协议功能函数,采用片上系统设计理念,来设计完成基于FPGA的嵌入式以太网与Matlab通信平台的数据传送交互系统。...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 4,515
精华内容 1,806
关键字:

matlab设计fpga

matlab 订阅