精华内容
下载资源
问答
  • Vivado如何使用Chipscope Vivado作为新的设计工具,并没有集成Chipscope,取而代之的是新的debug工具:hardware debug。后者的优势是可以与SDK联合调试,软硬件协同开发时非常有用,但其无法实时持续的观测信号的...

    转载自https://www.cnblogs.com/hcr1995/p/9929359.html

    Vivado如何使用Chipscope

    Vivado作为新的设计工具,并没有集成Chipscope,取而代之的是新的debug工具:hardware debug。后者的优势是可以与SDK联合调试,软硬件协同开发时非常有用,但其无法实时持续的观测信号的变化,且从目前2013.4的版本反应的无法抓取非顶层文件信号的问题(大量时序错误)对设计开发非常不便。

    通过对Chipscope工作原理的分析,应该可以通过间接的方式在VIVADO工程中使用,经过上板测试,确实可以做到,下面是实现的步骤:

    1、  Synthesis后点击Open Synthesized Design,完成后点击File原工程综合后导出netlist(.edn)和constraint(.xdc);

    注:导xdc要勾选上所有引脚

    2、  打开Chipscope的Core Insert软件,将step1中的netlist作为输入,指定输出文件名及路径;

    注:导入的是顶层.edn文件,其他ip核的edn文件不用加上去。输出文件为顶层的.ngo。

    3、  Chipscope随后自动加载step2的netlist,按照需求添加信号,方法与ISE调用时相同;

    4、  点击Chipscope界面里的insert按键,生成携带ILA核的netlist文件;

    注:这一步后会生成xdc文件,可以通过点击保存按钮生成cdc文件。

    5、  建立新的VIVADO工程,选择post-syn方式,随后加入step4的netlist(.ngo)和step1的constraint;

    注:这里的ngo选择顶层的ngo就可以了,不要选择signalbrowser的ngo文件。

    6、  Implement  step5建立的VIVADO工程,获得BIT文件(此过程会报一个ucf与xdc的critical warning,不用关注它);

    注:这是重新建了一个vivado工程,用来通过网表的方式,建立一个新工程,产生bit流文件,导入到FPGA中。

    7、  原工程按照规范流程implement、bitgen,最后导出SDK;

    8、  按照规范流程完成SDK应用程序开发;

    注:原工程只是用到了sdk软件端的程序,仿真的时候软件配置成run as,GDB模式

    9、  用Chipscope Analyzer配置step6生成的bit文件到芯片,配置界面选择导入step4保存的cdc文件,配置完成后,运行SDK中的run as,随后设置chipscope的触发条件;

    10、此时可以观察信号的实时输出;

    展开全文
  • Vivado如何使用Chipscope

    千次阅读 2019-03-24 10:18:36
    vivado中取消了chipscope但是可以直接用ILA逻辑分析仪来抓信号,而且非常方便,我后面有空写一个vivado下抓信号的博客。步骤其实很简单,首先在你想抓的信号前面加上(*mark_debug = "true"*),然后综合,综合完毕...

    转自 https://www.cnblogs.com/hcr1995/p/9929359.html#4111147 侵删

    vivado中取消了chipscope但是可以直接用ILA逻辑分析仪来抓信号,而且非常方便,我后面有空写一个vivado下抓信号的博客。步骤其实很简单,首先在你想抓的信号前面加上(*mark_debug = "true"*),然后综合,综合完毕以后在综合下拉菜单中选择Set up Debug选择要抓的信号并设置时钟域。设置完毕以后直接生成bit文件,把bit文件下载到FPGA以后波形界面自己弹出来了,接下来的过程和chipscope用法一样。vivado下抓信号比ISE下抓信号要方便的多

     

     

    如何使用chipscope           

    参考: https://www.cnblogs.com/liujinggang/p/9813863.html 

        Xilinx FPGA开发实用教程---徐文波 田耘

    1.ChipScope Pro工作原理

    ChipScope Pro是一款在线调试软件,可以观察FPGA内部的任何信号,触发条件,数据宽度和深度等。不足在于速度和数据量。

    ChipScope用于在测试过程中观察芯片内部信号。便于调试。

     

    将逻辑分析仪、总线分析仪、虚拟IO小型软件核直接插入到用户的设计当中,信号在操作系统速度下被采集下来,从编程接口中引出,再将采集到的信号通过Chipscope Prol逻辑分析仪中进行分析。

     

    怎么做到的?

    在线调试:在用户设计中插入相应的核,当用户程序运行时,所测信号经过核送到JTAG链,传到PC机上ChipScope软件。便于观察。

    信号---》ILA--》ICON--》JTAG--》Alalyzer

     

    组件:

    核生成器:

          集成控制核ICON:具备JTAG边界扫描端口通信功能,必不可缺,一个ICON可同时最多连接15个核。

          集成逻辑分析仪核ILA:提供触发和跟踪功能.

            1输入输出触发逻辑

            2数据捕获逻辑:储存在芯片的RAM中

            3控制核状态逻辑

          虚拟输入输出核VIO:实时监控和驱动FPGA内部的信号,可以观测FPGA任意信号的输出结果。

            异步输入信号

            同步输入信号

            异步输出次您好

            同步输出信号

          适用于处理器外设总线的集成总线分析核 OPB/IBA

          适用于处理器本地总线的集成总线分析核 PLB/IBA

          安捷伦跟踪核ATC2

          集成的误比特率测试核IBERT

    核插入器:

          自动将上述核插入到用户经过综合的设计中

    分析仪:

          完成核的芯片配置,触发设置,跟踪显示等功能。

    TCL脚本接口:

          通过TCL脚本语言和JTAG链,完成与芯片的交互通信

    2.开发流程

    1.建立工程 
    2.插入及配置核 
    2.1运行Synthesize 
    2.2新建cdc文件 
    2.3 ILA核的配置 
    3. Implement and generate programming file 
    4.利用Analyzer观察信号波形 
    4.1连接器件 
    4.2下载配置fpga 
    4.3载入信号端口名 
    4.4设置触发信号 
    4.5运行并观察信号波形 

    开发实例:ISE如何使用ChipScope

    https://www.cnblogs.com/liujinggang/p/9813863.html 

    3.Vivado如何使用Chipscope

    Vivado作为新的设计工具,并没有集成Chipscope,取而代之的是新的debug工具:hardware debug。后者的优势是可以与SDK联合调试,软硬件协同开发时非常有用,但其无法实时持续的观测信号的变化,且从目前2013.4的版本反应的无法抓取非顶层文件信号的问题(大量时序错误)对设计开发非常不便。

     

    通过对Chipscope工作原理的分析,应该可以通过间接的方式在VIVADO工程中使用,经过上板测试,确实可以做到,下面是实现的步骤:

    1、  Synthesis后点击Open Synthesized Design,完成后点击File原工程综合后导出netlist(.edn)和constraint(.xdc);

    2、  打开Chipscope的Core Insert,将step1中的netlist作为输入,指定输出文件名及路径;

    3、  Chipscope随后自动加载step2的netlist,按照需求添加信号,方法与ISE调用时相同;

    4、  点击Chipscope界面里的insert按键,生成携带ILA核的netlist文件;

    5、  建立新的VIVADO工程,选择post-syn方式,随后加入step4的netlist(.ngo)和step1的constraint;

    6、  Implement  step5建立的VIVADO工程,获得BIT文件(此过程会报一个ucf与xdc的critical warning,不用关注它);

    7、  原工程按照规范流程implement、bitgen,最后导出SDK;

    8、  按照规范流程完成SDK应用程序开发;

    9、  用Chipscope Analyzer配置step6生成的bit文件到芯片,配置界面选择导入step2保存的cdc文件,配置完成后,运行SDK中的run as,随后设置chipscope的触发条件;

    10、此时可以观察信号的实时输出;

    展开全文
  • vivado中如何使用chipscope

    千次阅读 2018-11-08 20:28:00
    如何使用chipscope 参考: https://www.cnblogs.com/liujinggang/p/9813863.html  Xilinx FPGA开发实用教程---徐文波 田耘 1.ChipScope Pro工作原理 ChipScope Pro是一款在线调试软件,可以观察FPGA内部的...

    如何使用chipscope           

    参考: https://www.cnblogs.com/liujinggang/p/9813863.html 

        Xilinx FPGA开发实用教程---徐文波 田耘

    1.ChipScope Pro工作原理

    ChipScope Pro是一款在线调试软件,可以观察FPGA内部的任何信号,触发条件,数据宽度和深度等。不足在于速度和数据量。

    ChipScope用于在测试过程中观察芯片内部信号。便于调试。

     

    将逻辑分析仪、总线分析仪、虚拟IO小型软件核直接插入到用户的设计当中,信号在操作系统速度下被采集下来,从编程接口中引出,再将采集到的信号通过Chipscope Prol逻辑分析仪中进行分析。

     

    怎么做到的?

    在线调试:在用户设计中插入相应的核,当用户程序运行时,所测信号经过核送到JTAG链,传到PC机上ChipScope软件。便于观察。

    信号---》ILA--》ICON--》JTAG--》Alalyzer

     

    组件:

    核生成器:

          集成控制核ICON:具备JTAG边界扫描端口通信功能,必不可缺,一个ICON可同时最多连接15个核。

          集成逻辑分析仪核ILA:提供触发和跟踪功能.

            1输入输出触发逻辑

            2数据捕获逻辑:储存在芯片的RAM中

            3控制核状态逻辑

          虚拟输入输出核VIO:实时监控和驱动FPGA内部的信号,可以观测FPGA任意信号的输出结果。

            异步输入信号

            同步输入信号

            异步输出次您好

            同步输出信号

          适用于处理器外设总线的集成总线分析核 OPB/IBA

          适用于处理器本地总线的集成总线分析核 PLB/IBA

          安捷伦跟踪核ATC2

          集成的误比特率测试核IBERT

    核插入器:

          自动将上述核插入到用户经过综合的设计中

    分析仪:

          完成核的芯片配置,触发设置,跟踪显示等功能。

    TCL脚本接口:

          通过TCL脚本语言和JTAG链,完成与芯片的交互通信

    2.开发流程

    1.建立工程 
    2.插入及配置核 
    2.1运行Synthesize 
    2.2新建cdc文件 
    2.3 ILA核的配置 
    3. Implement and generate programming file 
    4.利用Analyzer观察信号波形 
    4.1连接器件 
    4.2下载配置fpga 
    4.3载入信号端口名 
    4.4设置触发信号 
    4.5运行并观察信号波形 

    开发实例:ISE如何使用ChipScope

    https://www.cnblogs.com/liujinggang/p/9813863.html 

    3.Vivado如何使用Chipscope

    Vivado作为新的设计工具,并没有集成Chipscope,取而代之的是新的debug工具:hardware debug。后者的优势是可以与SDK联合调试,软硬件协同开发时非常有用,但其无法实时持续的观测信号的变化,且从目前2013.4的版本反应的无法抓取非顶层文件信号的问题(大量时序错误)对设计开发非常不便。

     

    通过对Chipscope工作原理的分析,应该可以通过间接的方式在VIVADO工程中使用,经过上板测试,确实可以做到,下面是实现的步骤:

    1、  Synthesis后点击Open Synthesized Design,完成后点击File原工程综合后导出netlist(.edn)和constraint(.xdc);

    2、  打开Chipscope的Core Insert,将step1中的netlist作为输入,指定输出文件名及路径;

    3、  Chipscope随后自动加载step2的netlist,按照需求添加信号,方法与ISE调用时相同;

    4、  点击Chipscope界面里的insert按键,生成携带ILA核的netlist文件;

    5、  建立新的VIVADO工程,选择post-syn方式,随后加入step4的netlist(.ngo)和step1的constraint;

    6、  Implement  step5建立的VIVADO工程,获得BIT文件(此过程会报一个ucf与xdc的critical warning,不用关注它);

    7、  原工程按照规范流程implement、bitgen,最后导出SDK;

    8、  按照规范流程完成SDK应用程序开发;

    9、  用Chipscope Analyzer配置step6生成的bit文件到芯片,配置界面选择导入step2保存的cdc文件,配置完成后,运行SDK中的run as,随后设置chipscope的触发条件;

    10、此时可以观察信号的实时输出;

    转载于:https://www.cnblogs.com/hcr1995/p/9929359.html

    展开全文
  • 这是转载大佬的,也可以移植到其他...Vivado Turtorial 01 —— 使用vivado中debug功能(类似ISE中ChipScope) 1.基于BASYS3板子,有如下代码: module top( input clk, input rst, output test_clk ); ...

    这是转载大佬的,也可以移植到其他开发板上。

    Vivado Turtorial 01 —— 使用vivado中debug功能(类似ISE中ChipScope)

    1.基于BASYS3板子,有如下代码:

    module top(
        input        clk,
        input        rst,
        output       test_clk   
        );
        
    parameter DIV_CNT = 2;
        
    reg clk25M;
    reg [31:0] cnt = 0;
    always@(posedge clk)begin
        if (cnt==DIV_CNT-1)
            begin
                clk25M <= ~clk25M;
                cnt <= 0;
            end
        else
            begin
                cnt <= cnt + 1'b1;
            end
    end
    assign  test_clk = rst ? 1'b0 : clk25M;
    

    管脚配置XDC文件内容如下:

    set_property PACKAGE_PIN W5 [get_ports clk]
    set_property IOSTANDARD LVCMOS33 [get_ports clk]
    set_property PACKAGE_PIN V17 [get_ports rst]
    set_property IOSTANDARD LVCMOS33 [get_ports rst]
    set_property PACKAGE_PIN L1 [get_ports test_clk]
    set_property IOSTANDARD LVCMOS33 [get_ports test_clk]
    

    2.占击左侧Run Synthesis,综合

     

    Picture

    3.完成之后,再点击 Open Synthesized Design,打开之后,点Tools下的Set Up Debug...

     

    Picture

    如下

     

    Picture

    4.选择Find Nets to Add...

     

    Picture

    5.点OK

     

    Picture

    6.选中想要观察的信号,点OK

     

    Picture

    7.出现红色,在红色地方右键。

     

    Picture

    8.选择Select Clock Domain

     

     

    Picture

    9.选择ALL_CLOCK,然后选择clk_IBUF或clk_IBUF_BUFG

     

    Picture

    10.选择合适的采集深度,1024通常够用

     

    Picture

    11.Finish

     

    Picture

    12.点击左侧的Generate Bitstream

     

    Picture

    13.完成后,点Open Hardware Manager

     

    Picture

    14.将板子连接到电脑上,然后Open Target -> Auto Connect

     

    Picture

    15.在xc7a35t上面,右键->Program Device...

     

    Picture

    16.Program

     

    Picture

    17.点击Trigger

     

    Picture

    18.会自动弹出波形

     

    Picture

    19.此时,只有test_clk信号,没有rst信号。在Debug Probes区域中,rst_IBUF上右键

     

    Picture

    20.Add Probes to Wave Form

     

    Picture

    21.即可看到rst也在波形中了,添加其它信号类似

     

    Picture

    22.鼠标点住rst_IBUF,拖拽到图中区域放开鼠标

     

    Picture

    23.rst_IBUF信号会出现在框中

     

    Picture

    24.点开Compare Value下拉菜单,设置如下,点击OK

     

    Picture

    25.把BASYS3板子上的SW0,拔到上面。点击Run Trigger按钮

     

    Picture

    26.注意到这里应该显示Wait...

     

    Picture

    27.此时,在板子上,把SW0拔下来。注意到,这里会一闪而过Full,然后又显示Idle。如果没观察到,可以从25步骤再重来

     

    Picture

    28.再打开波形,如下图

     

    Picture

    29.回到这个界面,将Trigger Position 设置为500。再重复24-28步骤。然后再观察波形中,第500个周期,波形前后数据的变化

     

    Picture



    作者:Craftor
    链接:https://www.jianshu.com/p/aaae0524877e
    來源:简书
    著作权归作者所有。商业转载请联系作者获得授权,非商业转载请注明出处。

    展开全文
  • vivado中并没有集成chipscope和impact,所以需要安装ISE,安装完ISE后进行以下操作: 1)选择环境变量中的系统变量,新建以下变量 XILINX C:\Xilinx\14.7\ISE_DS\ISE XILINX C:\Xilinx\14.7\I...
  • 数字电路基础知识七) ——Vivado使用Chipscope在线逻辑分析仪Debug 在 https://blog.csdn.net/vivid117/article/details/96508986 和 https://blog.csdn.net/vivid117/article/details/96753878 这两篇文章中提到了...
  • 流程 1.建立好工程后,首先设置综合选项为保留设计的层次结构,方便追查信号。 如下图选项中设置为rebuit/none;none表示不优化设计并保留设计层次,rebuit表示优化设计并保留设计层次。 然后综合你的设计。...
  • 然后综合布线,最后点击左下角Analyze Design Using ChipScope。 7. 开发板上电,按图中所示找到设备,加载.bit文件。会看到Device0中有ILA核和VIO核。 8. 双击左侧VIO核,设置虚拟输入AsyncIn[0]为按钮,即可实现...
  • vivado笔记

    2017-12-06 09:50:00
    Vivado套件,相当于把ISE、ISim、XPS、PlanAhead、ChipScope和iMPACT等多个独立的套件集合在一个Vivado设计环境中,在这个集合的设计流程下,不同的设计阶段我们采用不同的工具来完成,此时Vivado可以自动变化菜单、...
  • Vivado中debug用法

    万次阅读 2017-08-20 21:46:46
    Vivado和ISE相比ChipScope已经大幅改变,很多人都不习惯。在ISE中称为ChipScopeVivado中就称为in system debug。下面就介绍Vivado中如何使用debug工具。 Debug分为3个阶段: 1. 探测信号:在设计中标志想要查看...
  • Description "opt_design" can fail with error messages similar to the following: ...ERROR: [Chipscope 16-119] Implementing debug core dbg_hub failed. ERROR: An unknown error has occu
  • vivado DEBUG使用说明

    2019-10-24 14:05:09
    对应ISE套件中的chipscopeVivado已经将逻辑分析仪嵌入到IDE中了,现在叫做vivadoDebug,根据文档UG908,debug功能可以在综合完成以后,通过set up debug加入需要监视的信号,这样做比较繁琐,可以通过如下方式将...
  • Vivado 在线调试之 ILA 核

    千次阅读 2020-03-08 23:16:50
    ILA 核相当于在线的逻辑分析仪,ISE 上叫做 ChipscopeVivado 下叫 ILA; 添加 ILA 核的方式比较简单,首先在 Vivado 集成环境中添加 ILA IP Core: 1、点击 IP Catalog,搜索 ila 核,双击...
  • 功能依旧简单,目标是为了学习IP核的添加方式、熟悉嵌入式系统设计界面、熟悉VivadoChipScope的使用方法。1)项目功能:流水灯2)编程语言:C3)设计流程:建立工程à添加ARM内核、GPIO IPà综合、实现、烧写à板级.....
  • Vivado和ISE相比ChipScope已经大幅改变,很多人都不习惯。在ISE中称为ChipScopeVivado中就称为in system debug。下面就介绍Vivado中如何使用debug工具。 Debug分为3个阶段: 1. 探测信号:在设计中标志想要查看的...
  • vivado----fpga硬件调试 (二)----mark_debug

    万次阅读 2017-05-06 10:05:45
    Vivado和ISE相比ChipScope已经大幅改变,很多人都不习惯。在ISE中称为ChipScopeVivado中就称为in system debug。下面就介绍Vivado中如何使用debug工具。 Debug分为3个阶段: 1. 探测信号:在设计中标志想要查看的...
  • 本文针对Vivado中实现的逻辑锁定和增量编译进行的工程实例介绍,文中有对应工程的下载地址。友情提示:(1)增量编译只允许修改当前工程不超过5%的时候才有效,一般应用于较大工程添加修改chipscope监测信号使用;(2)...
  • 本文基于Vivado 2014.2,代码基于文章http://blog.chinaaet.com/detail/37239中使用的代码。 这一篇仅讨论在综合后的Netlist中选择信号进行捕获的...Chipscope的捕获界面中,只有Reg信号可以被抓取,而Vivado是Net...

空空如也

空空如也

1 2 3 4
收藏数 65
精华内容 26
关键字:

chipscopevivado