精华内容
下载资源
问答
  • Altera官网上三速以太网接口示例中使用到了SGDMA的IP核,这一部分主要是介绍该IP核的一些资料。

        

              Altera官网上三速以太网接口示例中使用到了SGDMA的IP核,这一部分主要是介绍该IP核的一些资料。

    展开全文
  • 千兆以太网RJ45接口连线引脚定义

    千次阅读 2018-12-14 15:22:57
    什么是以太网?  以太网(Ethernet)指的是由Xerox公司创建并由Xerox、Intel和DEC公司联合开发的基带局域网规范,是当今现有局域网采用的最通用的通信协议标准。... 3、千兆以太网  4、万兆以太网 以太...

    什么是以太网?

      以太网(Ethernet)指的是由Xerox公司创建并由Xerox、Intel和DEC公司联合开发的基带局域网规范,是当今现有局域网采用的最通用的通信协议标准。以太网络使用CSMA/CD(载波监听多路访问及冲突检测)技术,并以10M/S的速率运行在多种类型的电缆上。

    以太网分类:

      1、标准以太网

      2、快速以太网

      3、千兆以太网

      4、万兆以太网

    以太网工作模式:

      以太网卡可以工作在两种模式下:半双工和全双工。

      半双工:半双工传输模式实现以太网载波监听多路访问冲突检测。传统的共享LAN是在半双工下工作的,在同一时间只能传输单一方向的数据。当两个方向的数据同时传输时,就会产生冲突,这会降低以太网的效率。

      全双工:全双工传输是采用点对点连接,这种安排没有冲突,因为它们使用双绞线中两个独立的线路,这等于没有安装新的介质就提高了带宽。例如在上例的车站间又加了一条并行的铁轨,同时可有两列火车双向通行。在全双工模式下,冲突检测电路不可用,因此每个全双工连接只用一个端口,用于点对点连接。标准以太网的传输效率可达到50%~60%的带宽,全双工在两个方向上都提供100%的效率。

    以太网的工作原理:

      以太网采用带冲突检测的载波帧听多路访问(CSMA/CD)机制。以太网中节点都可以看到在网络中发送的所有信息,因此,我们说以太网是一种广播网络。以太网的工作过程如下:当以太网中的一台主机要传输数据时,它将按如下步骤进行:

      1、监听信道上是否有信号在传输。如果有的话,表明信道处于忙状态,就继续监听,直到信道空闲为止。

      2、若没有监听到任何信号,就传输数据

      3、传输的时候继续监听,如发现冲突则执行退避算法,随机等待一段时间后,重新执行步骤1(当冲突发生时,涉及冲突的计算机会发送会返回到监听信道状态。注意:每台计算机一次只允许发送一个包,一个拥塞序列,以警告所有的节点)

      4、若未发现冲突则发送成功,所有计算机在试图再一次发送数据之前,必须在最近一次发送后等待9.6微秒(以10Mbps运行)。

    千兆以太网的构建:

      千兆以太网络是由千兆交换机、千兆网卡、综合布线系统等构成的。千兆交换机构成了网络的骨干部分,千兆网卡安插在服务器上,通过布线系统与交换机相连,千兆交换机下面还可连接许多百兆交换机,百兆交换机连接工作站,这就是所谓的“百兆到桌面”。在有些专业图形制作、视频点播应用中,还可能会用到“千兆到桌面”,及用千兆交换机联到插有千兆网卡的工作站上,满足了特殊应用下对高带宽的需求。

      千兆以太网RJ45接口连线引脚定义:

      10 100base tx rj45接口是常用的以太网接口,支持10兆和100兆自适应的网络连接速度, 网卡上以及 Hub 上接口的外观为 8 芯母插座 (RJ45):

      rg45接口pc端的,网线为 8 芯公插头:

      rg45接口外观图,其实在100兆网络中实际只应用了4根线来传输数据,另4根是备份的。传输的信号为数字信号,双铰线最大传输100米距离,

      

    展开全文
  • 1 千兆以太网设计 1.1 以太网结构 FPGA得到204B解帧后的数据,共6路需通过千兆网传送至上位机完成数据的存储同时给出性能分析。 TCP/IP协议框架,由五层组成,自上而下分别为应用层、传输层、网络层、数据链路层与...

    1 千兆以太网设计

    1.1 以太网结构

            FPGA 得到 204B 解帧后的数据,共 6 路需通过千兆网传送至上位机完成数据的存储同时给出性能分析。
            TCP/IP 协议框架,由五层组成,自上而下分别为应用层、传输层、网络层、数据链路层与物理层。

            其中应用层、传输层与网络层,可由软逻辑实现,由用户完成。

            数据链路层多为模数组合电路,该层协议在 FPGA 上可由XILINX 官方提供的三态以太网 MAC 核来完成设计。

            物理层可采用外挂的物理层芯片来构建。

            传输层可以走 TCP 或 UDP 协议,TCP 协议基于三次握手机制,是可靠稳定的传输协议,但该协议开销较大,不便于设计。由于本次设计不要求实时性,因此,为了便于设计采用 UDP 协议。

            数据链路层交由 MAC IP 核来完成,发送端口主要是完成基于 AXI4-Stream 的以太网帧的构建,而接收接口主要是将来自于 MAC 核的以太网帧进行解析,剥离出用户真正需要的数据。发送引擎会将用户的待发送数据转换成 GMII 帧格式,并添加相应的填充字段,而后由 GMII/MII 模块进行组帧发送给外挂的 PHY 芯片。
            接发送引擎的 GMII/MII 模块所需要的物理层协议可在配置IP 核时进行配置,选择基于 RGMII
    、GMII 以及 MII 的一种进行构建。接收引擎从 GMII/MII 接口获取数据,并检查其是否符合以太网帧格式,删除填充字段,并向接收接口发送数据帧的好坏指示。最后的管理接口主要是通过 AXI4-Lite 协议完成对该核的在线配置。

     1.1.1发送接口

             正常的发送帧传输时序如图 4.2 所示。当用户要发送帧时,将数据加载在tx_axis_mac_tdata 端口上,并拉高 tx_axis_mac_tvalid 信号。MAC 核将通过拉高tx_axis_mac_tready 信号来接受数据的前两个字节,然后等待直到 tx_axis_mac_tready再次拉高,发送数据帧的其余部分。通过在帧的最后字节上拉高 tx_axis_mac_tlas 信号,从而将帧的结束信号发送给MAC 内核。同时,为了校验发收双方以太网帧参数(目标地址 DA,源地址 SA,长
    度/类型 L/T 等),会在数据帧的前端将其加载到数据流上。

     1.1.2 接收接口

            图 4.3 显示了正常接收帧的传输的时序。用户必须随时准备接受数据,因为 MAC核内没有缓冲以允许接收逻辑中存在延迟。帧接收开始后,数据将在连续的有效周期内传输到接收逻辑,直到完整帧接收完成时,MAC 核拉高 rx_axis_mac_tlast 信号以指示传输已完成中 rx_axis_mac_tuser 
    用于指示在接收过程中发生的错误,错误的接收时序如图 4.4 所示。

     1.1.3管理接口

            管理接口用于配置 MAC 内核,配置地址/帧过滤器,管理中断及访问统计信息等,配置过程基于 AXI4-Lite 协议,通过将配置参数加载到 s_axi_wdata[31:0]信号上,而后被读到 MAC 核中。

            绍物理层的设计,在基于 XILINX的 FPGA 的 MAC 与 PHY 之间的连接方式主要有两种方案,一种是基于并行传输的GMII 和 RGMII 接口,时钟频率较低,工作时钟为 125MHz,由 PHY 芯片连接至 RJ45完成传输。另一种是 SGMII 接口,该接口基于高速串行协议,工作时钟频率较高,为 625MHz,可不接 PHY 芯片,通过走 GTX 来完成传输,但需要连接至光模块来完成设计。

    1.2 控制接口设计

            将 6 路的 AD 降采样数据发送至上位机,时钟为 180MHz,单通道位宽 32bit,每路发送点数为 32768 点。 UDP 帧的数据区域最大为 1500 字节,为了方便设计定每帧的数据长度为 1024 字节。 RGMII 的工作时钟为 125MHz,发送数据位宽为 8bit,ADC 降采样的采样频率为 180MHz

            需作跨时钟域处理。处理方法为将 6 路数据以 180MHz 写入 6 个深度为 32768 的双口 RAM
    ,写数据位宽为 32bit。写入完成时,启动发送模块,待 UDP 帧头发送完成时,置高读使能信号,将连续读出 1024 字节数据,此时一个完整的 UDP 包发送完成。

            写入操作为并行操作,即 6 路数据以 start 信号上升沿为基准,同时写入到 RAM。
            读取操作为从 6 个 RAM 依次读取,因为要将读到用户发送端口进行 UDP 组帧,所以只能 6 个 RAM 依次读取。

             FIFO 是先进先出的存储器,有数据线,无地址线,有单独的空满标志信号,控制较为简单,但其容量不如双口 RAM,由于先进先出这一特点,其更适合用来做数据缓冲。双口 RAM 的控制复杂些,其数据线和地址线分开需做单独控制,且有两套地址线,较 FIFO 来说更为复杂,但其容量较大,可做小批量数据的存储。

     2 光纤通信

     

     

    展开全文
  • 台湾瑞昱公司的RTL8305交换接口芯片,接口原理图
  • 有些设备以太网接口电路的bob Smith电路是以下形式 在某些设备中,75欧电阻还加串了一个102电容 看网络名也可以看出,下图是poe设备,也就是POE供电。而POE供电应用中,PSE设备对PD设备的上电检测,是通过检测PD...

    有些设备以太网接口电路的bob Smith电路是以下形式
    在这里插入图片描述

    在某些设备中,75欧电阻还加串了一个102电容
    在这里插入图片描述
    看网络名也可以看出,下图是poe设备,也就是POE供电。而POE供电应用中,PSE设备对PD设备的上电检测,是通过检测PD阻抗特征来判断,有效PD阻抗范围为23.75kΩ~26.25kΩ。若采用如上图的bob smith 电路,则给检测链路正负极之间挂了150Ω电阻,则会造成检测失败,导致设备无法上电。该串接电容作用为隔离,消除bob smith电路对检测上电的影响。
    串接电容,对非供电线对影响不大,非PD设备可不需要增加该隔离电容。

    展开全文
  • SERDES接口电路设计

    2020-07-13 18:21:01
    串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统带宽不断增加至多吉比特范围,并行接口已经被高速串行链接,或SERDES (串化器/ 解串器)所取代。起初, SERDES 是独立的ASSP 或ASIC 器件。在...
  • 以太网差分对靠近网络变压器端对地并接电容; 不使用的器件管脚一定要做处理;(PD、PU or NC)等等。 2、PCB设计 1)严格按照IC方案的PCB设计指导进行设计, 2)优先CLK走线,尽量少VIA,与其他信号线间保持3...
  • 参照3G网络的基带光纤拉远技术,提出一种适用于数字微波接力系统的基带光纤拉远的接口方案,采用高性能千兆以太网物理层芯片88E1111和1.25G光收发器SSFF3151完成基带接口,使基带信号可以通过数字光纤传输技术传到远...
  • PCIE以太网扩展设计涉及到PCIE PHY芯片的选型,I210这款芯片是千兆网口的芯片,以太网媒体接入控制器(MAC)和物理接口收发器(PHY)整合进同一芯片,也就是说芯片内部集成了mac端和phy端。参考电路如上所示
  • DDR2 千兆以太网

    2017-12-31 13:35:52
    保证系统的存储 保证系统的存储 带宽 和容量, 和容量, 和容量, 电路 上设计 了一组 了一组 32位的 DDR2存储器,接口 存储器,接口 存储器,接口 存储器,接口 存储器,接口 时钟速率 时钟速率 可达 200MHz,等效...
  • 千兆以太网电路设计1、以太网的概述2、以太网接口介绍3、RGMII 接口---MAC 侧与 PHY 侧接口连接4、十兆、百兆网、千兆网5、常用以太网PHY芯片选型6、硬件设计7、以太网之PCB设计规范 1、以太网的概述 以太网是一种...
  • AX88179的USB接口符合USB 3.0/2.0/1.1规范,千兆以太网MAC及PHY兼容于IEEE 802.3、IEEE 802.3u及IEEE 802.3ab协议。内置USB Host接口的微控制器搭配AX88179,即可增加双绞线千兆以太网特性。此外,AX88179仅需单25...
  • Verilog实现千兆以太网传输

    千次阅读 多人点赞 2018-07-16 10:00:28
    1本实验将实现 FPGA 芯片和 PC 之间进行千兆以太网数据通信, 通信协议采用 Ethernet UDP 通信协议。 FPGA 通过 GMII 总线和开发板上的 Gigabit PHY 芯片通信, Gigabit PHY芯片把数据通过网线发给 PC。在上次的实验...
  • 基于RGMII的FPGA千兆以太网设计

    千次阅读 2019-10-15 17:14:10
    目前千兆以太网常用物理层接口有GMII和RGMII,两种接口有同有异,应用情况也有所差别。GMII占用的引脚较多,RGMII可以很大程序地减少引脚的使用。因此本设计采用RGMII接口进行设计,物理层芯片采用RTL8211E,根据...
  • TI推出超小封装的低功耗单通道千兆以太网 (GbE) 串行器/解串器 (SerDes) 器件--TLK1221,从而进一步提高了数据通信与电信设备的密度。新型接口器件不仅实现了 200 mW 低功耗,而且采用 6 毫米 x 6 毫米小型封装,可...
  • 德州仪器 (TI)宣布推出业界最小封装的低功耗单通道千兆以太网 (GbE) 串行器/解串器 (SerDes) 器件——TLK1221,从而进一步提高了数据通信与电信设备的密度。新型接口器件不仅实现了 200 mW 低功耗,而且采用 6 毫米 ...
  • 此设计用于对两个工业级 DP83867IR 千兆以太网 PHY 和 Sitara:trade_mark: 主机处理器(含集成式以太网 MAC 和交换机)进行性能评估。此设计旨在满足关于 EMI 和 EMC 的工业要求。此设计的应用固件实现了适用于 ...
  • Xilinx ISE 千兆以太网通信基础

    千次阅读 2019-11-05 15:03:09
    一、以太网协议基础 1.1 以太网协议架构 1.2 以太网数据帧(802.3) 1.3 IP数据包格式 1.4 UDP数据包格式 二、硬件架构 前言 有意向对以太网通信协议进行整理,不过可能整理的比较缓慢。感兴趣的话,可以...
  • 德州仪器(TI)宣布推出业界最小封装的低功耗单通道千兆以太网(GbE)串行器/解串器(SerDes)器件—TLK1221,从而进一步提高了数据通信与电信设备的密度。新型接口器件不仅实现了200mW低功耗,而且采用6毫米x6毫米小型...
  • 千兆以太网规范

    2015-12-08 20:24:00
    千兆以太网规范 因为千兆以太网技术仍是目前一种最主流应用的以太网技术,所以关于这种以太网的规范还在不断推出,以满足不同应用环境需求,改进技术性能。 最早在1998和1999年发布的IEEE802.3z和IEEE802.3ab标准...
  • RJ45以太网接口EMC设计方案 一、 接口概述 RJ45以太网接口是目前应用最广泛的通讯设备接口,以太网口的电磁兼容性能关系到通讯设备的稳定运行。赛盛技术应用电磁兼容设计平台(EDP)软件从接口原理图、结构设计,...
  • 本实验将实现FPGA芯片和PC之间进行千兆以太网数据通信, 通信协议采用Ethernet UDP通信协议。 FPGA通过RGMII总线和开发板上的Gigabit PHY芯片通信, Gigabit PHY芯片把数据通过网线发给PC,程序中实现了ARP,UDP,PING...
  • 为提高网络使用效率和降低设备成本,介绍一种矿用千兆以太网二层交换机的设计方案。该方案基于88E6095F交换机芯片和LPC1778处理器芯片,可实现千兆光纤环网和百兆光电以太网接入,并具备RS-485现场总线接口。重点分析...
  • 1.总体原理框图  微型Web服务器的硬件电路如图1所示。... 微型Web服务器与以太网控制器接口如图2所示。 图2 以太网控制器接口  欢迎转载,信息来源维库电子市场网(www.dzsc.com) 来源:ks99
  • 开发软件:Quartus17.1、Modelsim SE-64 10.2c、Gvim编辑器、小兵以太网测试仪、Wireshark 开发硬件:小梅哥AC6102_V2开发板 注意:本工程都假设FPGA设备IP地址为192.168.0.2(即0xc0_a8_00_02),MAC地址为0x00_0...
  • EMC标准接口电路

    2018-09-14 19:18:07
    以上标准接口电路包括了百兆以太网、千兆以太网、POE等标准接口电路
  • 一、ODDR原语 FPGA 传输的数据为单沿... 参考资料:威三学院FPGA教程 推荐阅读 千兆以太网(1):接收——RGMII协议和IDDR原语 千兆以太网(2):接收——包校验和数据筛选 千兆以太网(3):发送——组建以太网心跳包
  • 以太网接口定义

    万次阅读 2019-11-06 22:41:52
    什么是以太网?  以太网(Ethernet)指的是由Xerox公司创建并由Xerox、Intel和DEC公司联合开发的基带局域网规范,是当今现有局域网采用的最通用的通信协议标准。... 3、千兆以太网  4、万兆以太网 以太...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 2,466
精华内容 986
关键字:

千兆以太网接口电路