精华内容
下载资源
问答
  • 半导体存储器的工作原理pdf,本文介绍了ROM存储器,RAM的结构及工作原理,TMS4116的刷新,4116芯片的读、写周期时序等内容。
  • 实验二半导体存储器原理实验,对广工广大学子很有帮组
  • 基于Quartus II 2.0半导体存储器原理实验
  • 半导体存储器原理实验

    千次阅读 2018-06-27 21:09:28
    南通大学计算机科学与技术学院 计算机组成原理*实验报告* 实 验 名 称 半导体存储器原理实验 班 级 学 号 姓 名 jontyy 指 导 教 师 ...

    南通大学计算机科学与技术学院

    计算机组成原理****实验报告

    实 验 名 称 半导体存储器原理实验

    名 jontyy

    指 导 教 师

    目录

    **一、**实验目的

    **二、**实验用软件、器件等

    **三、**实验内容

    **四、**电路原理图

    **五、**实验过程及数据记录

    **六、**实验数据分析与小结

    **七、**实验心得体会

    一、实验目的

    1、熟悉静态随机存储器RAM和只读存储器ROM的工作特性和使用方法;

    2、熟悉半导体存储器存储和读出数据的过程;

    3、了解使用半导体存储器电路时的定时要求。

    二、实验用软件、器件等

    1、软件:QUARTUS 2.0、WPS文字、Visio 2013

    2、器件:lpm_rom(lpm_rom0)、lpm_ram_dq(lpm_ram_dq0)、lpm_ram_io(lpm_ram_io1)、7408、NOT、AND2、74273b、74374b、74244b、input、output、BIDIR

    三、实验内容

    1、利用Quartus Ⅱ器件库提供的参数化存储单元lpm_rom设计一个由128╳8位的ROM(地址空间:00H~7FH)构成的只读存储器系统。

    (1)设计实验电路图,在QuartusⅡ的编辑环境下,进行原理图的输入和编辑工作,要求编译通过,无错误。

    (2)利用.mif文件,对ROM的存储单元00H~05H进行初始化。

    (3)给定ROM存储区的地址:00H~05H,读ROM存储单元。要求通过分析仿真波形,检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

    2、利用Quartus Ⅱ器件库提供的参数化存储单元lpm_ram_dq,设计一个由128╳8位的RAM(地址空间:80H~FFH)构成的随机存储器系统。

    (1)设计实验电路图,在QuartusⅡ的编辑环境下,进行原理图的输入和编辑工作,要求编译通过,无错误。

    (2)给RAM的存储单元80H~85H写入数据。要求通过分析仿真波形,检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

    (3)给定RAM存储区的地址:80H~85H,读RAM存储单元。要求通过分析仿真波形,检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

    3、利用Quartus Ⅱ器件库提供的参数化存储单元lpm_ram_io,设计一个由128╳8位的RAM(地址空间:80H~FFH)构成的随机存储器系统。

    (1)设计实验电路图,在QuartusⅡ的编辑环境下,进行原理图的输入和编辑工作,要求编译通过,无错误。

    (2)给RAM的存储单元80H~85H写入数据。要求通过分析仿真波形,检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

    (3)给定RAM存储区的地址:80H~85H,读RAM存储单元。要求通过分析仿真波形,检查数据的正确性。记录仿真波形,仿真结果的分析方法、分析过程和分析结果。

    4、利用Quartus Ⅱ器件库提供的参数化存储单元lpm_rom、lpm_ram_dq或lpm_ram_io设计一个由128╳8位的ROM(地址空间:00H7FH)和一个由128╳8位的RAM(地址空间:80HFFH)构成的存储器系统。

    (1)设计实验电路图,在QuartusⅡ的编辑环境下,进行原理图的输入和编辑工作,要求编译通过,无错误。

    (2)利用.mif文件,对ROM的存储单元00H~05H进行初始化。

    (3)从05H单元读出一个8位数据存入88H单元。

    (4)将90H存入06H单元,将11H存入90H单元,请置相关控制信号(注意时序关系)实现下列功能:

    ​ 给定06H,读出数据11H(即,实现间接寻址功能)。

    (5)思考题:若给定起始地址后,要能实现自动从连续存储区读出数据,则实验电路应作怎样的改进,如何验证这一功能?

    四、电路原理图

    实验电路原理图如下图所示,图(1)是只读存储器系统电路原理图,图(2)是lpm_ram_dq随机存储器系统电路原理图,图(3)是lpm_ram_io随机存储器系统电路原理图,图(4)是存储器系统电路原理图。

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-LIBWNkM4-1576743826794)(cid:clip_image002.jpg)]

    图(1)只读存储器系统电路原理图

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-i3dVFQ3Z-1576743826795)(cid:clip_image004.jpg)]

    图(2)lpm_ram_dq随机存储器系统电路原理图

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-cVPY3R2x-1576743826796)(cid:clip_image006.jpg)]

    图(3)lpm_ram_io随机存储器系统电路原理图

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Qt9bddo6-1576743826799)(cid:clip_image008.jpg)]图(4)存储器系统电路原理图

    **五、**实验过程及数据记录

    1、利用lpm_rom设计一个由128╳8位的ROM(地址空间:00H~7FH)构成的只读存储器系统。

    (1)参考图(1),在QUARTUS II里输入原理图,设计只读存储器系统。

    只读存储器系统电路图:

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-GWojMQcj-1576743826800)(cid:clip_image010.jpg)]

    图1-1

    (2)利用.mif文件,对ROM的存储单元00H~05H进行初始化。

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-E1UaaAA9-1576743826805)(cid:clip_image012.jpg)]

    图1-2

    (3)给定ROM存储区的地址:00H~05H,读ROM存储单元。要求通过分析仿真波形,检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-VF2rGkdV-1576743826807)(cid:clip_image014.jpg)]

    图1-3

    2、利用lpm_ram_dq,设计一个由128╳8位的RAM(地址空间:80H~FFH)构成的随机存储器系统。

    (1)参考图(2),在QuartusⅡ中输入原理图,设计随机存储器系统。

    随机存储器系统电路图:

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-7RXydPcE-1576743826808)(cid:clip_image016.jpg)]

    图2-1

    (2)给RAM的存储单元80H~85H写入数据。要求通过分析仿真波形,检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-kIOK9QQw-1576743826808)(cid:clip_image018.jpg)]

    图2-2

    (3)给定RAM存储区的地址:80H~85H,读RAM存储单元。要求通过分析仿真波形,检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-xydhzhU2-1576743826809)(cid:clip_image020.jpg)]

    图2-3

    3.利用Quartus Ⅱ器件库提供的参数化存储单元lpm_ram_io,设计一个由128╳8位的RAM(地址空间:80H~FFH)构成的随机存储器系统。

    (1)参考图(3),在QuartusⅡ中输入原理图,设计随机存储器系统。

    随机存储器系统:

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-BnjQa39l-1576743826809)(cid:clip_image022.jpg)]

    图3-1

    (2)给RAM的存储单元80H~85H写入数据。要求通过分析仿真波形,检查数据的正确性。记录仿真波形、分析方法、分析过程和分析结果。

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-bgCaa1r2-1576743826810)(cid:clip_image024.jpg)]

    图3-2

    (3)给定RAM存储区的地址:80H~85H,读RAM存储单元。要求通过分析仿真波形,检查数据的正确性。记录仿真波形,仿真结果的分析方法、分析过程和分析结果。

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-X2f8lSKc-1576743826810)(cid:clip_image026.jpg)]

    图3-3

    4.利用Quartus Ⅱ器件库提供的参数化存储单元lpm_rom、lpm_ram_dq或lpm_ram_io设计一个由128╳8位的ROM(地址空间:00H7FH)和一个由128╳8位的RAM(地址空间:80HFFH)构成的存储器系统。

    (1)参考图(4),在QuartusⅡ中输入原理图,设计存储器系统。

    存储器系统:

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-w0i0Cubn-1576743826810)(cid:clip_image028.jpg)]

    图4-1

    (2)利用.mif文件,对ROM的存储单元00H~05H进行初始化。

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-FiVWYwOu-1576743826810)(cid:clip_image029.jpg)][外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-6MhAhPWd-1576743826811)(cid:clip_image030.jpg)][外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-fBMBLXn7-1576743826811)(cid:clip_image032.jpg)]

    图4-2

    (3)从05H单元读出一个8位数据存入88H单元。

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-RmICcFnu-1576743826811)(cid:clip_image034.jpg)]

    图4-3

    (4)将90H存入06H单元,将11H存入90H单元,请置相关控制信号(注意时序关系)实现下列功能:

    ​ 给定06H,读出数据11H(即,实现间接寻址功能)。

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-18gqf1pa-1576743826819)(cid:clip_image035.jpg)][外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-ddU1fozL-1576743826819)(cid:clip_image036.jpg)][外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-HxSddC2V-1576743826820)(cid:clip_image038.jpg)]

    图4-4

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-1g0t530A-1576743826820)(cid:clip_image040.jpg)]

    图4-5

    (5)思考题:若给定起始地址后,要能实现自动从连续存储区读出数据,则实验电路应作怎样的改进,如何验证这一功能?

    **六、**实验数据分析与小结

    1、lpm_rom_dq只读存储系统

    给定ROM存储区的地址:00H~05H,读ROM存储单元。

    address[6…0]inclockoutclockq[7…0]
    00H(inclock结束后)↑0CH
    01H(inclock结束后)↑16H
    02H(inclock结束后)↑20H
    03H(inclock结束后)↑2AH
    04H(inclock结束后)↑38H
    05H(inclock结束后)↑30H

    先给出需要访问的存储单元地址,然后给inclock一个上升沿,调动ROM.mif对应地址中的数据进行输入,然后给outclock一个上升沿,在输出端输出数据。

    2、lpm_ram_dq随机存储器系统

    (1)给RAM的存储单元80H~85H写入数据。

    address[6…0]data[7…0]inwe
    80H11H1
    81H12H1
    82H13H1
    83H14H1
    84H15H1
    85H16H1

    we保持高电平,进行写操作;给出存储单元地址,并对应给出需要存储在该地址的数据,然后给in一个上升沿,存入数据。过程中out保持低电平,无输出。

    (2)给定RAM存储区的地址:80H~85H,读RAM存储单元。

    address[6…0]weinoutq[7…0]
    80H0(in结束后)↑11H
    81H0(in结束后)↑12H
    82H0(in结束后)↑13H
    83H0(in结束后)↑14H
    84H0(in结束后)↑15H
    85H0(in结束后)↑16H

    we保持低电平,进行读操作;给出需要读数据的存储单元地址,无数据输入,首先给in一个上升沿,从RAM.mif存储单元中输入对应数据,然后给out一个上升沿,数据从输出端q[7…0]输出。

    3、lpm_ram_io随机存储器系统

    (1)给RAM的存储单元80H~85H写入数据。

    address[7…0]weoutenabindio[7…0]dio~r[7…0]
    80H1011H11H
    81H1012H12H
    82H1013H13H
    83H1014H14H
    84H1015H15H
    85H1016H16H

    we保持高电平,outenab保持低电平,进行写操作;首先在address中给出需要写入数据的存储单元地址,并在dio中对应给出要写入的数据,然后给in一个上升沿,写入数据,out保持低电平。

    (2)给定RAM存储区的地址:80H~85H,读RAM存储单元。

    address[7…0]weoutenabinoutdio~r[7…0]
    80H01(in结束后)↑11H
    81H01(in结束后)↑12H
    82H01(in结束后)↑13H
    83H01(in结束后)↑14H
    84H01(in结束后)↑15H
    85H01(in结束后)↑16H

    we保持低电平,outenab保持高电平,进行读操作;首先在address中给出需要写入数据的存储单元地址,然后给in一个上升沿,从RAMio.mif存储单元中输入对应数据,之后给out一个上升沿,数据从输出端dio~r输出。

    4、存储器系统

    (1)从05H单元读出一个8位数据存入88H单元。运行期间nR0_BUS保持高电平,LDR0保持低电平。

    第一周期:输入05H单元的地址

    IN[7…0]nSW_BUSLDARcs_rom1rom_outromgnDBUSABUS
    05H000105H00H→05H

    第二周期:读05H单元数据

    IN[7…0]nSW_BUSLDARcs_rom1rom_outromgnDBUSABUS
    00H10000H→06H05H

    第三周期:输入88H单元的地址

    IN[7…0]nSW_BUSLDARcs_rom1rom_outromgnDBUSABUS
    88H000188H05H→88H

    之后:存入并读出88H数据

    IN[7…0]nSW_BUSLDARromgnWEcs_ram1ram_outramgnDBUSABUS
    00H10010106H88H
    00H10100006H88H

    第一个周期输入05H单元的地址:保持nsw-bus低电平,给LDRD一个上升沿,将地址存入地址寄存器;第二个周期读05H单元数据:保持nsw-bus高电平,ROM的输出缓冲器输出时序信号romgn保持低电平,给ROM的输入时序信号一个上升沿,地址05H进入ROM,然后给输出时序信号一个上升沿,05H单元的数据输出为06H;第三个周期输入88H单元的地址:保持nsw-bus低电平,给LDRD一个上升沿,将地址存入地址寄存器;之后,给romgn一个下降沿,RAM的控制信号WE一个上升沿,数据06H进入RAM的数据端,给RAM的输入时序信号一个上升沿,数据存入88H单元;最后RAM的输出缓冲器输出时序信号ramgn保持低电平,给RAM的输出时序信号一个上升沿,数据输出为06H。

    (2)给定06H,读出数据11H(即,实现间接寻址功能)。

    第一、二、三个周期将11H存入90H单元,并输出

    IN[7…0]nSW_BUSLDARromgnWEcs_ram1ram_outramgnDBUSABUS
    90H01000190H90H
    11H00110011H90H
    00H10100011H90H

    第四个周期输入06H单元的地址

    IN[7…0]nSW_BUSLDARcs_rom1rom_outromgnDBUSABUS
    05H000106H06H

    之后,将06H的数据作为地址输入ROM读出其中的数据

    IN[7…0]nSW_BUSLDARromgncs_rom1rom_outcs_ram1ram_outramgnDBUSABUS
    00H10000190H06H
    00H100000190H90H
    00H1010001zzH90H
    00H101000011H90H

    第一个周期输入90H单元的地址:保持nsw-bus低电平,给LDRD一个上升沿,将地址存入地址寄存器;第二个周期输入11H数据:保持nsw-bus高电平,保持RAM的控制信号WE高电平,进行写操作,然后给RAM的输入时序信号一个上升沿,数据11H存入90H单元;第三个周期RAM的输出缓冲器输出时序信号ramgn保持低电平,给RAM的输出时序信号一个上升沿,数据输出为11H;第四个周期输入06H单元的地址,保持nsw-bus低电平,给LDRD一个上升沿,将地址存入地址寄存器;之后,给romgn一个下降沿,RAM的控制信号WE保持低电平,进行读操作,然后给ROM的输入时序信号一个上升沿,再给其输出时序信号一个上升沿ROM数据90H进入DBUS,之后给LDRD一个上升沿,90H进入地址缓冲器,然后给RAM输入时序信号一个上升沿,保持RAM输出缓冲器时序信号ramgn保持低电平,给RAM的输出时序信号一个上升沿,数据输出为11H。

    七、实验心得体会

    通过本次实验,熟悉了静态随机存储器RAM和只读存储器ROM的工作特性和使用方法,熟悉了半导体存储器存储和读出数据的过程,了解使用半导体存储器电路时的定时要求,同时,对其原理组成也有了一定的认识。

    在实验中也遇到了一些问题,在做最后一个存储器系统实验中,输出存在一定的问题,最后经过老师的指导,发现了仿真过程中,周期设定的问题,之后也发现原理图出现一些错误,得到了很好的解决。在此过程中,经过老师的讲解,熟悉了各个器件的作用以及运行流程,对半导体存储器的时序关系有了更透彻的了解。

    附录

    1、lpm_rom0创建过程

    第一步:存储器初始化

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-H0veF1AP-1576743826821)(cid:clip_image042.jpg)][外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-0iF3W4WY-1576743826821)(cid:clip_image044.jpg)]

    第二步:保存为.mif文件

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-IZp3kuSA-1576743826822)(cid:clip_image046.jpg)]

    第三步:存储器设置

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-xan7cUlT-1576743826823)(cid:clip_image048.jpg)]

    图(a)开始设置

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-0FtmJR93-1576743826823)(cid:clip_image050.jpg)]

    图(b)存储位置及名称

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-77L6n5Vt-1576743826823)(cid:clip_image052.jpg)]

    图(c)数据位数大小

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-dp2TYY3v-1576743826823)(cid:clip_image054.jpg)]

    图(d)

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-BtteBOqU-1576743826824)(cid:clip_image056.jpg)]

    图(e)与存储器关联

    2**、lpm_ram_dq0****创建过程**

    第一步:存储器初始化

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-FP7amQdC-1576743826824)(cid:clip_image042.jpg)][外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-U3mL6WYC-1576743826824)(cid:clip_image058.jpg)]

    第二步:保存为.mif文件

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-sw4lbpaE-1576743826825)(cid:clip_image060.jpg)]

    第三步:存储器设置

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-XEbAfn1m-1576743826825)(cid:clip_image062.jpg)]

    图(a)开始设置

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-4NiRL5qJ-1576743826826)(cid:clip_image064.jpg)]

    图(b)存储位置及名称

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-i5H3j3iY-1576743826826)(cid:clip_image066.jpg)]

    图(c)数据位数大小

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-T38EuNau-1576743826826)(cid:clip_image068.jpg)]

    图(d)

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-bGbowjOy-1576743826826)(cid:clip_image070.jpg)]

    图(e)与存储器关联

    3**、Lpm_ram_io1****创建过程**

    第一步:存储器初始化

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-1iUQgi0O-1576743826827)(cid:clip_image072.jpg)]

    第二步:保存为.mif文件

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-8rHoOTJG-1576743826827)(cid:clip_image074.jpg)]

    第三步:存储器设置

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-CgeHjVyg-1576743826849)(cid:clip_image076.jpg)]

    图(a)开始设置

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-mTh1r3wd-1576743826849)(cid:clip_image078.jpg)]

    图(b)存储位置及名称

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Atb75Ft2-1576743826850)(cid:clip_image080.jpg)]

    图(c)数据位数大小

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-q75eAYhI-1576743826850)(cid:clip_image082.jpg)]

    图(d)

    [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-LlbbiKFT-1576743826850)(cid:clip_image084.jpg)]

    图(e)与存储器关联

    git下载地址https://gitee.com/jontyy/jontyy-Composition-principle.git

    展开全文
  • 实验三半导体存储器原理实验.doc
  • 实验二半导体存储器原理实验.doc
  • 这是一份个人写的广东工业大学计算机组成原理 实验六 复杂模型机的设计与实现,希望和大家共享一下自己的知识成果,对大家学习有所启发和帮助。
  • 我的结果,现与大家分享,绝对值得 同时希望大家以后能多多上传一些相关资源上来!
  • 这是一个关于计算机组成原理中的半导体存储器原理实验
  • 半导体存储器基本原理简介

    千次阅读 2019-03-24 09:07:00
    基本结构 地址线:单向 ...例如1M×8位存储器,就可以分成x向1K条和y向的1K条总共2K条组成1K×1K×8位=1M×8位的存储器。 如有错误欢迎批评指正! 转载于:https://www.cnblogs.com/gaojinmanlookworld/p/10586842.html
     
     
    基本结构
      
      地址线:单向
      数据线:双向
      片选线:一般表示为/CS或者/CE,低电平有效表示选中此片芯片
      读/写控制线:可以一根也可以两根,一根时表示为/WE,低电平写高电平读,两根时表示为/OE允许写和/WE允许读。
     
    片选线作用
      片选片选顾名思义就是这根线有效时才才允许对这片芯片进行操作,在储存器中有很多片芯片,地址信息进入时只有对应的片选线有效,再经过地址译码器传入对应芯片内。
     
    译码驱动方式
      驱动方式有两种 ①线选法 ②重合法
            ①线选法:
            
       四条地址线A0A1A2A3经地址译码器出来24=16条选择线,称为行线,它的作用是打开每个存储位元的输入与非门。有D0~D7八条数据线,它指定了存储器的字长为8位,即该芯片是16×8位存储芯片。
       线选法有一个缺点,当容量变大时,行线就变得非常多,比如需要一个1M×8位的存储器时,就需要1M条行线也就是一百万条,这样在集成起来难度就很大了,于是有了重合法。
            ②重合法
      
       采用双译码方式,以便组织更大的存储容量。这种译码的实质是二级译码,把地址分成x方向和y方向两部分,行线和列线分别译码,交叉处就是有效区。例如1M×8位存储器,就可以分成x向1K条和y向的1K条总共2K条组成1K×1K×8位=1M×8位的存储器。
       
       如有错误欢迎批评指正!

    转载于:https://www.cnblogs.com/gaojinmanlookworld/p/10586842.html

    展开全文
  • 计算机组成原理实验报告二:半导体存储器原理实验 1. 实验目的与要求: 实验目的: 1、掌握静态存储器的工作特性及使用方法。 2、掌握半导体随机存储器怎样存储和读出数据。 实验要求: 1、实验前,要求做好实验...
  • 2、掌握半导体随机存储器怎样存储和读出数据。 要求:实验前,要求做好实验预习,掌握6116型RAM存储器的功能特性和使用方法。 实验过程中,要认真进行实验操作,仔细思考实验有关的内容,把自己想得不太明白的问题...
  • 实验一 运算器实验 实验二 半导体存储器原理实验 实验三 微程序控制器实验 实验五 带移位运算模型机的设计与实现
  • ② 掌握半导体随机存储器如何存储和读取数据。 (2)实验要求: ① 实验前,要求做好实验预习,掌握6116型RAM存储器的功能特性和使用方法。 ② 实验过程中,要认真进行实验操作和思考实验有关的内容,将自己不太明白...
  • 1.了解静态MOS读写存储器2114芯片的原理,外部特性及使用方法。  2.掌握SRAM的读出和写入操作的工作过程。  3.学会正确的组织数据信号,地址信号和控制信号。
  • 1. 半导体存储器的分类 从应用角度可将半导体存储器分为两大类: RAM: RAM中的信息断电后即丢失 ROM: 断电后信息不会丢失,常用来存放不需要改变的信息(如某些系统程序) 1.1 RAM 的分类: 1. 双极型 2. ...

    1. 半导体存储器的分类

    从应用角度可将半导体存储器分为两大类:

    RAM:     RAM中的信息断电后即丢失
    ROM:     断电后信息不会丢失,常用来存放不需要改变的信息(如某些系统程序)
    

    1.1 RAM 的分类:

    1. 双极型
    2. MOS型
    

    双极型:

      存取速度快、集成度较低、功耗较大、成本较高等特点,适用于对速度要求较高的高速缓冲存储器

    MOS型:

      MOS型存储器具有集成度高、功耗低、价格便宜等特点,适用于内存储器

    MOS型存储器按信息存放方式又可分为:

    1.静态RAM(Static RAM,简称SRAM)
    2.动态RAM(Dynamic RAM,简称DRAM)
    

    1. 静态RAM:

       SRAM存储电路以双稳态触发器为基础,状态稳定,只要不掉电,信息不会丢失。其优点是不需要刷新,控制电路简单,但集成度较低,适用于不需要大存储容量的计算机系统。

    2. 动态RAM:

       DRAM存储单元以电容为基础,电路简单,集成度高,但也存在问题,即电容中的电荷由于漏电会逐渐丢失,因此DRAM需要定时刷新,它适用于大存储容量的计算机系统。

    1.2 分类总览:

      这里写图片描述

    1.3 半导体存储器的主要技术指标

    1.存储容量


    1. 用字数 x 位数(即字长)表示,以位为单位。常用来表示存储芯片的容量,如1 K x 4位,表示该芯片有1 K个单元(1 K=1024),每个存储单元的长度为4位。
    2. 用字节数表示容量,以字节为单位,如128 B,表示该芯片有 128个单元,每个存储单元的长度为8位。

    2.存取时间
    3.存储周期
    4.功耗
    5.可靠性
    6.集成度
    7.性能/价格比

    1.4 半导体存储器芯片的基本结构( 暂略 )

    2. 随机读写存储器(RAM)

    暂略
    

    3.只读存储器(ROM)

    暂略
    

    4. 存储器的扩展(考点)

       每一个存储器芯片的容量都是有限的 ,而且其字长有时候也不能正好满足计算机系统对字长的要求。因此,微机系统的存储器总是由多个存储器芯片共同构成的。

       对存储芯片进行扩展与连接时要考虑两个方面的内容:

    1.如何用容量较小的,字长较短的芯片组成满足系统容量要求的存储器
    2.存储器如何与CPU连接
    

    4.1 存储芯片的扩展

    几个重要结论:(牢记)

        1.存储器位宽表示每个地址下有多少位数据,与它的数据线根数相等;    
        2.存储器的地址线根数(N)决定了它的地址编号范围(2^N)
        3.存储容量=2^地址线×数据线
    
        4.字数=2^地址线
        字长=数据线长度
    

    重要!!! 存储容量 = 2^地址线×数据线

          存储容量 = 字数 x 位数

    字拓展(与CS有关) ,位拓展(与数据线有关) ,其余线路都并联即可!

       存储芯片的扩展包括

    1. 位扩展 
    2. 字扩展 
    3. 字位同时扩展
    

    位扩展 :将各芯片的地址线、片选CS、读/写控制线相应并联,而数据线要分别引出。

       位扩展是指存储芯片的字(单元)数满足要求而位数不够,需对每个存储单元的位数进行扩展。下图给出了使用8片8 K1的RAM芯片通过位扩展构成8K x 8的存储器系统的连线图。
    这里写图片描述
    说明 : 由于存储器的字数与存储器芯片的字数一致,8 K=2^13,故只需13根地址线(A12 x A0)对各芯片内的存储单元寻址,每一芯片只有一条数据线,所以需要8片这样的芯片,将它们的数据线分别接到数据总线(D7D0)的相应位。在此连接方法中,每一条地址线有8个负载,每一条数据线只有一个负载。位扩展法中,所有芯片都应同时被选中,各芯片CS端可直接接地,也可并联在一起,根据地址范围的要求,与高位地址线译码产生的片选信号相连。对于此例,若地址线A0A12上的信号为全0,即选中了存储器0号单元,则该单元的8位信息是由各芯片0号单元的1位信息共同构成的。
       可以看出,位扩展的连接方式是将各芯片的地址线、片选CS、读/写控制线相应并联,而数据线要分别引出。

    字扩展 :将各芯片的地址线、数据线、读/写控制线并联,而由片选信号来区分各片地址

       字扩展用于存储芯片的位数满足要求而字数不够的情况,是对存储单元数量的扩展。图6.18给出了用4个16 K8芯片经字扩展构成一个64K8存储器系统的连接方法。
       这里写图片描述

    说明: 图中4个芯片的数据端与数据总线D7D0相连;地址总线低位地址A13A0与各芯片的14位地址线连接,用于进行片内寻址;为了区分4个芯片的地址范围,还需要两根高位地址线A14、A15经2–4译码器译出4根片选信号线,分别和4个芯片的片选端相连。

       可以看出,字扩展的连接方式是将各芯片的地址线、数据线、读/写控制线并联,而由片选信号来区分各片地址。也就是将低位地址线直接与各芯片地址线相连,以选择片内的某个单元;用高位地址线经译码器产生若干不同片选信号,连接到各芯片的片选端,以确定各芯片在整个存储空间中所属的地址范围。

    字位同时扩展:前面相除的为组的数量,后面相除的为组内的数量。组内采用位扩展法,组间采用字扩展法

       字数和位数都需要扩展的情况

       若使用 l x k 位存储器芯片构成一个容量为M x N位(M>l,N>k)的存储器,那么这个存储器共需要(M/l)x(N/k)个存储器芯片。连接时可将这些芯片分成(M/l)个组,每组有(N/k)个芯片,组内采用位扩展法,组间采用字扩展法。 图6.19给出了用2114(1K4)RAM芯片构成4K8存储器的连接方法。
       这里写图片描述
    说明:图中将8片2114芯片分成了4组(RAM1、RAM2、RAM3和RAM4),每组2片。组内用位扩展法构成1K8的存储模块,4个这样的存储模块用字扩展法连接便构成了4K8的存储器。用A9A0 10根地址线对每组芯片进行片内寻址,同组芯片应被同时选中,故同组芯片的片选端应并联在一起。本例用2–4译码器对两根高位地址线A10A11译码,产生4根片选信号线,分别与各组芯片的片选端相连。

    4.2 存储器与CPU的连接

       CPU对存储器进行访问时,首先要在地址总线上发地址信号,选择要访问的存储单元,还要向存储器发出读/写控制信号,最后在数据总线上进行信息交换。因此,存储器与CPU的连接实际上就是存储器与三总线中相关信号线的连接。

    4.2.1 存储器与控制总线的连接

      在控制总线中,与存储器相连的信号线为数不多,如8086/8088最小方式下的M/IO(8088为M/IO)、RD和WR,最大方式下的MRDC、MWTC、IORC和IOWC等,连接也非常简单,有时这些控制线(如M/IO)也与地址线一同参与地址译码,生成片选信号

    4.2.2 存储器与数据总线的连接

       8086 CPU的数据总线有16根 ,其中高8位数据线D15D8接存储器的高位库(奇地址库),低8位数据线D7D0接存储器的低位库(偶地址库),根据BHE(选择奇地址库)和A0(选择偶地址库)的不同状态组合决定对存储器做字操作还是字节操作。

    4.2.3 存储器与地址总线的连接

       对于由多个存储芯片构成的存储器,其地址线的译码被分成

        1. 片内地址译码:用于对各芯片内某存储单元的选择
        2. 片间地址译码 :用于产生片选信号,
           以决定每一个存储芯片在整个存储单元中的地址范围,避免各芯片地址空间的重叠
    

    片内地址译码在芯片内部完成,连接时只需将相应数目的低位地址总线与芯片的地址线引脚相连。片选信号通常要由高位地址总线经译码电路生成。地址译码电路可以根据具体情况选用各种门电路构成,也可使用现成的译码器,如 74LS138(3–8译码器)等。

    转载于:https://www.cnblogs.com/Tattoo-Welkin/p/10335278.html

    展开全文
  • 计算机原理:第5章 半导体存储器.ppt
  • 半导体存储器

    2014-08-23 21:58:47
    详细介绍主流半导体存储器的特点,工作原理,配有图解说明,适合于嵌入式工程序师,或者数字系统工程
  • 半导体存储器,详细讲述了,存储器的原理,及其如何设计存储器
  • 半导体存储器的分类

    千次阅读 2019-07-04 07:52:28
    半导体存储器的分类 从制造工艺的角度可把半导体存储器分为双极型、CMOS型、HMOS型等;从应用角度上可将其分为两大类: 随机读写存储器(RAM),又称随机存取存储器;只读存储器(ROM)。 ...

    半导体存储器的分类
    从制造工艺的角度可把半导体存储器分为双极型、CMOS型、HMOS型等;从应用角度上可将其分为两大类: 随机读写存储器(RAM),又称随机存取存储器;只读存储器(ROM)。
    在这里插入图片描述
    1、只读存储器(ROM)
    只读存储器在使用过程中,只能读出存储的信息而不能用通常的方法将信息写入的存储器,其中又可以分为以下几种。
    (1)掩膜ROM,利用掩膜工艺制造,一旦做好,不能更改,因此只适合于存储成熟的固定程序和数据。工厂大量生产时,成本很低。
    (2)可编程ROM,简称PROM,由厂商生产出的空白存储器,根据用户需要,利用特殊方法写入程序和数据,但是只能写一次,写入后信息固定的,不能更改。
    (3)光擦除PROM, 简称EPROM,这种存储器编写后,如果需要擦出可用紫外线灯制造的擦除器照射20分钟左右,使存储器复原用户可再编程。
    (4) 电擦除PROM, 简称EEPROM, 顾名思义可以通过电来进行擦除,这种存储器的特点是能以字节为单位擦除和改写,而且不需要把芯片拔下插入编程器编程,在用户系统即可进行。
    (5)Flash Memory, 简称闪存。它是非易失性存储器,在电源关闭后仍能保持片内信息,与EEPROM相比,闪存存储器具有成本低密度大的优点。

    2、随机读写存储器(RAM)
    分为两类: 双极型和MOS型两种。
    (1)双极型 RAM,其特点是存取速度快,采用晶体管触发器作为基本存储电路,管子较多,功耗大,成本高,主要用于高速缓存存储器(Cache).
    (2) MOS RAM, 其特点是功耗低,密度大,故大多采用这种存储器,它又分为两种:
    静态RAM(SRAM),动态RAM(DRAM)

    SRAM : 存储原理是用双稳态触发器来做存储电路,状态稳定,只要不掉电,信息就不会丢失,优点是不用刷新,缺点是集成度低。

    DRAM : 存储原理是用电容器来做存储电路,优点是电路简单,集成度高,缺点是由于电容会漏电需要不停的刷新。

    展开全文
  • 第五章——半导体存储器 文章目录第五章——半导体存储器一、半导体存储器概述※(一)分类(二)结构二、典型存储器芯片及其接口特性※(一)典型的SRAM——6116(二)典型的DRAM——2164A(三)典型的ROM——2732A...
  • 半导体存储器 磁表面存储器(具有非易失性) 磁盘(直接存取) 磁带(顺序存现) 磁芯存储器 光盘存储器(不易失性) 按存取方式 随机存储器RAM 静态(触发器原理) 动态(电容原理) 只读存储器ROM(只能读...
  • 半导体存储器存储器的分类内存储器(简称内存)外存储器半导体存储器的分类随机读写存储器RAM只读存储器ROM半导体存储器的主要技术指标1.存储容量 :2.存取时间3.存储周期4.功耗5.可靠性6.集成度7.性能/价格比...
  • 第4章 半导体存储器及其接口
  • 半导体存储器,+存储器原理,存储器设计,我感觉将的挺好的,让大家了解存储器原理,与大家分享。
  • 微型计算机原理及应用:半导体存储器.ppt

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 6,287
精华内容 2,514
关键字:

半导体存储器原理