精华内容
下载资源
问答
  • XILINX GTX学习笔记

    千次阅读 热门讨论 2019-07-15 19:54:52
    最近换工作了,今天第一天上班,上午办理了入职手续,下午就接到了试用期的工作任务,主要是底层的接口开发,目前第一个工作就是实现ZYNQ的GTX数据传输,还有千兆以太网、SPI、I2C、UART、DDR3这些都是在PS端,感觉...

    关于GTX接口网上理论的介绍有很多,以及IP核的配置介绍也有,但是没有人介绍说怎么封装用户的接口,我这里简单的说一种方法:
    下面是网上搜集的一些GTX的相关资料链接:

    1. https://blog.csdn.net/weixin_42229533/article/details/86541557 ([ZYNQ入门宝典]GTX高速口怎么玩(一))
    2. https://blog.csdn.net/weixin_42229533/article/details/86541970 ([ZYNQ入门宝典]GTX高速口带着IBERT一起玩(二))
    3. https://blog.csdn.net/u010161493/article/details/77658599 (xilinx IP核配置,一步一步验证Xilinx Serdes GTX最高8.0Gbps)

    一、GTX作为只传输数据,我们一般不走协议,为了采用更高的传输效率,采用64b/66b编码直接传输,每个通道传输的最大速率受参考时钟的影响,我的板子上的GTX参考时钟为100Mhz,每个通道的最大传输速率为2.5Gbps,VIVADO的IP核配置如下:
    在这里插入图片描述

    展开全文
  • Xilinx FPGA的GTx

    千次阅读 2018-10-10 15:36:36
    Xilinx的针对Gigabit应用的FPGA基本都会集成一些高速串行接口,统称为 Gigabit Transceiver(GTx),包括GTP、GTR、GTX、GTH、GTZ、GTY、GTM(传输速率不断增加)等,不同系列的FPGA集成的GTx不同,详见表1。 表1 ...

    Xilinx的针对Gigabit应用的FPGA基本都会集成一些高速串行接口,统称为
    Gigabit Transceiver(GTx),包括GTP、GTR、GTX、GTH、GTZ、GTY、GTM(传输速率不断增加)等,不同系列的FPGA集成的GTx不同,详见表1。

    表1 不同系列FPGA集成的GTx及性能

    “”

     

    GTx transceiver支持如下高速接口(不同系列,集成度不一样,有些只有在高端系列中才有):
    PCI Express, Revision 1.1/2.0/3.0;
    10GBASE-R;
    Interlaken;
    10 Gb Attachment Unit Interface (XAUI), Reduced Pin eXtended Attachment Unit Interface (RXAUI), 100 Gb Attachment Unit Interface (CAUI), 40 Gb Attachment Unit Interface (XLAUI);
    Common Packet Radio Interface (CPRI™)/Open Base Station ;Architecture Initiative (OBSAI);
    OC-48/192;
    OTU-1, OTU-2, OTU-3, OTU-4;
    Serial RapidIO (SRIO);
    Serial Advanced Technology Attachment (SATA)/Serial Attached SCSI (SAS);
    Serial Digital Interface (SDI);
    SFF-8431 (SFP+)。

    GTx收发器采用的是差分信号对数据进行传输,其中LVDS(Low Voltage Different Signal)和CML(Current Mode Logic)是常用的两种差分信号标准。

    GTx接收和发送方向均由PCS和PMA两部分组成,PCS提供丰富的物理编码层特性,如8b/10b编码等;PMA部分为模拟电路,提供高性能的串行接口特性,如预加重与均衡。

    不同系列的GTx,集成的PCS和PMA的功能不一样,越高端的系列,集成的功能越多,传输的速率越快。下表为最新的GTY集成的PCS和PMA的功能。

    “”

    展开全文
  • Xilinx平台GTX简易使用教程,先“知其然”,慢慢再研究“所以然”。

    GTX简易使用教程,先“知其然”,慢慢再研究“所以然”。


    目录

    一、GTX必备基础知识

    二、时钟篇

    三、复位与初始化

    四、GTX   IP核配置介绍

    五、GTX收发测试

    六、后记



    一、GTX必备基础知识

    虽说搬砖只需要会用IP就行,但是为了把砖搬好,还是需要了解一些必备姿势的:

    Xilinx FPGA平台GTX简易使用教程(一)GTX基础知识

    1. 什么是GTX?(GTP/GTX/GTH/GTZ)
    2. PMA与PCS
    3. Quad (QPLL /CPLL)
    4. 8b/10b(K28.5)
    5. GTX收发流程(TX/RX)
    6. ibert  IP(眼图)

    二、时钟篇

    Xilinx FPGA平台GTX简易使用教程(二)GTX时钟篇

    照例,时钟单独讲,时钟理清了,它才能正确工作~

    1. GTX参考时钟
    2. 系统时钟
    3. GTX核输出以供逻辑使用的时钟

    三、复位与初始化

    所有IP核没有正确工作,原因一半是时钟,一半是复位。

    Xilinx FPGA平台GTX简易使用教程(三)GTX复位与初始化

    四、GTX   IP核配置介绍

    干货来了,搬砖全靠它!

    Xilinx FPGA平台GTX简易使用教程(四)GTX IP核配置教程

    1. GTX配置界面
    2. GTX端口信号说明

    五、GTX收发测试

    用最简单的姿势将GTX用起来!

    Xilinx FPGA平台GTX简易使用教程(五)GTX收发测试及示例工程介绍

    1. Example Design介绍
    2. GTX收发测试

    先放个测试结果图吧:

    输入: 0-100的累加数(只截取了0-7)

     输出:0-100的累加数(只截取了0-7)

     先发个目录,整理好了逐一发出来。

    六、后记

            水平所限,很多地方都理解的不够深入。所以本系列文章采取了最简单的“不求甚解”方式进行介绍,很多可选的功能都没有用上;但,这是从0到1的突破,后续继续学习,从1到10的拓展,干吧得! 

            GTX完结之后,继续SRIO的整理。

    展开全文
  • Xilinx 7 高速收发器GTX/GTH的官方使用文档,很详细。
  • 理解GTX的必备姿势,学起来!

    理解GTX的必备姿势,学起来!


    汇总篇:

    Xilinx FPGA平台GTX简易使用教程(汇总篇)

    目录

    一、什么是GTX?

     二、Quad/Channel

    三、PMA与PCS

    四、GTX收发处理流程

    五、其他内容


    一、什么是GTX?

    GT  :Gigabit Transceiver千兆比特收发器;

    GTX :Xilinx 7系列FPGA的高速串行收发器,硬核

    xilinx的7系列FPGA根据不同的器件类型,集成了GTP、GTX、GTH、GTZ四种串行高速收发器,可以支持多种协议如PCI Express,SATA,JESD204B等。

    四种收发器主要区别是支持的线速率不同,下图可以说明在7系列里面器件类型和支持的收发器类型以及最大的收发器数量。

     如我们常用的芯片 : 7K325TFFG900-2 ,集成了16个GTX。

    如下图,我的测试工程使用了1个GTX,可使用16个。

    另外,下面还可以看到Cell Types:GTXE2_COMMON与GTXE2_CHANNEL,这个先混个眼熟,后面会继续谈到。

     二、Quad/Channel

    我们先看一张GTX的结构图:(以7K325T为例)

     

    Quad:4个GTX位1组,称为Quad,也就是图中标记的大红框。

    从图中可以看到,7K325T芯片共有4个Quad,也就是16个GTX。

    我们继续来看Quad的布局图:

     简单总结下:

    Quad:

    包含4个Channel(每个channel包含一个GTX),1个QPLL,2个差分输入参考时钟;

    QPLL :

    也就是一个Quad共用的PLL,属于GTXE2_COMMON;

     Channel:每个channel就是一个GTX,包含一个CPLL和一对收发器;

    CPLL : 每个Channel独有的PLL,属于GTXE2_CHANNEL;

    注:

    CPLL最高支持线速6.x G,而QPLL则可超过10G;在通道线速较大(超过6.xGbps)时,IP会自动使用QPLL。

    GTXE2_COMMON、GTXE2_CHANNEL :是Xilinx的器件原语(primitive),原语是Xilinx针对其器件特征开发的一系列常用模块的名字,用户可以将其看成Xilinx公司为用户提供的库函数;原语类似最底层的描述方法,使用好处多多~

    三、PMA与PCS

    接上一节,我们继续看Channel的拓扑结构:

             看图说话,发送端(TX)和接收端(RX)功能独立,均由PMA和PCS两个子层组成。

            PMA:(Physical Media Attachment,物理媒介适配层)

            PCS:(Physical Coding Sublayer,物理编码子层)

            其中PMA子层包含高速串并转换(PISO)、预/后加重、接收均衡、时钟发生器及时钟恢复等电路。PCS子层包含8B/10B编解码、缓冲区、通道绑定和时钟修正等电路。这么来说,PMA是最基本的单位,负责模拟部分,而PCS主要负责并行的数字电路处理,理论上来说PCS完全可以由逻辑设计完成;但是硬核专用电路实现肯定功能更强大更稳定!

    四、GTX收发处理流程

            GTX发送端处理流程:首先用户逻辑数据经过8B/10B编码后,进入一个发送缓存区Phase Adjust FIFO,该缓冲区主要是PMA子层和PCS子层两个时钟域的时钟隔离,解决两者时钟速率匹配和相位差异的问题,最后经过高速Serdes进行并串转换(PISO parallel-in serial-out),有必要的话,可以进行预加重、后加重(Pre/Post Emp)。值得一提的是,如果在PCB设计时不慎将TXP和TXN差分引脚交叉连接,则可以通过极性控制来弥补这个设计错误。

            接收端和发送端过程相反,相似点较多,这里就不赘述了,需要注意的是RX接收端的弹性缓冲区(RX Elastic Buffer),其具有时钟纠正和通道绑定功能。

    五、其他内容

    介绍一些专用名词和使用的技术。

    1. PRBS :伪随机序列码,在一定程度的随机数,使用PRBS这种伪随机码进行高速串行通道的测试,主要是测试误码率的情况。
    2. ibert:GTX辅助IP核,集成式比特误码率测试仪,是Xilinx专门用于具有高速串行接口的 FPGA 芯片的调试和交互式配置工具。放一张测试眼图吧:(1.25Gbps)

             眼图中颜色越蓝的地方,BER 值越小,说明这个区域误码率越低,或者几乎没有误码率。颜色越红,表示这个区域误码率越高。一般来讲,这个眼图的眼睛张的越开,说明数据传输信号越好。Link 的速度越低,对应的眼图也会更好,Link 的速度越高,对应的眼图会下降。

     3. 8b/10b

    8b/10b编码主要是为了解决直流平衡。也就是0/1数量的平衡。

    优点:具备错误检测;

    缺点:效率不高,具有20%开销;因此出现了64b/66b编码。

    K28.5 :8b/10b编码中常用k28.5来做K码,对应过来就是0xBC,主要用于接收数据对齐。

    注:上述介绍均为简单说明,可能不够精确,有个概念就好。

    2021-11-22日晚22:35分

    狗命要紧,洗洗睡了!明天继续《第二篇-时钟与复位》

     

    展开全文
  • 汇总篇: Xilinx FPGA平台GTX简易使用教程(汇总篇) 目录 前言 一、复位与初始化 二、复位模式 三、CPLL复位 四、QPLL复位 五、GTX TX初始化与复位 5.1 GTX TX复位和初始化的端口信号 5.2 GTX TX复位对配置完成的...
  • 干货来了,GTX IP核配置,搬砖全靠它~~
  • FPGA Xilinx 7系列高速收发器GTX通信工程代码
  • GTX IP配置完了,你不得搞个回环测试一番?
  • 时钟就是脉搏,能否工作全靠它!
  • XILINX GTX/GTP 使用小结

    万次阅读 多人点赞 2018-06-07 13:55:55
    XILINX GTX/GTP 使用小结来源: EETOP 赛灵思(Xilinx) 社区1.XILINX GTX介绍GTX是Virtex系列 FPGA上的低功耗吉比特收发器,在V6芯片上GTX工作带宽范围是750Mb/s到6.6Gb/s,支持收发双向,且收发双向独立。GTX接收和...
  • 1、时钟纠正原理 时钟纠正比较简单,下面一个图就能说清楚。 首先为什么要使用时钟纠正,是因为CDR恢复的用户时钟user_clk和硬核时钟XCLK虽然频率一样,但是会有略微的不同,正是这样导致内部的FIFO有可能读空和写满...
  • 采用Vivado 配置xilinx GTX的SATA设计

    万次阅读 2017-11-20 18:01:25
    从Vivado开始,配置GTX的时候,多了一个SATA协议支持,但有些小地方还需要自己另外设置。整理了一下,分享给大家。 首先打开Transceivers wizard: 打开页签,线速率和参考时钟选择,在协议里面选择SATA2或者...
  • Xilinx GTX/GTH时钟篇(7系列)

    千次阅读 2019-08-18 16:14:35
    Xilinx GTX/GTH时钟篇(7系列) 时钟选择是整个GTX使用的重点,通常调试出现问题很多原因都是出现在时钟方面。这个章节描述GTH时钟的重点内容。 GTH可以使用相邻QUAD的参考时钟,如下图所示QUAD2可以使用QUAD1和QUAD...
  • 本文是用于总结xilinx VIVADO 中的GTX IP例程的学习成果。主要是从IP的设置,IP核的例程代码构成与引用两方面介绍GTX的使用情况。
  • xilinx IP核配置,一步一步验证Xilinx Serdes GTX最高8.0Gbps

    万次阅读 多人点赞 2017-08-28 22:34:07
    一步一步验证Xilinx Serdes高速收发器 GTX 最高线速 8.0Gbps 手把手IP核配置,理解每个配置选项的原理
  • Xilinx 7系列FPGA 高速收发器GTX/GTH的一些基本概念

    万次阅读 多人点赞 2019-04-21 21:07:05
    所以单独写一篇基本概念的介绍,基于Xilinx 7系列的GTX。 需要说明,文本只是初步介绍基本概念,会尽量使用通俗浅显的描述而避免使用专业词汇,也只会描述一些基本的、常用的内容,不能保证全面型。所以从专业角度...
  • FPGA Xilinx 7系列高速收发器GTX通信

    千次阅读 多人点赞 2020-10-30 16:04:00
    Xilinx 7系列高速收发器GTX 说明: FPGA: TX端_zynq(7z035) RX端_zynq(7z100)。 两个FPGA通过SFP(光纤)接口相连进行GTX的通信。 环境:Vivado2018.2。 IP核:7 Series FPGAs Transceivers Wizard(3.6) SFP模块: ...
  • 1、通道绑定原理 通道绑定只支持8b10b编码协议,通道绑定利用内部的FIFO来抵消通道间的延时差,原理如下图 master channel 和slave channel都有特定的字节,可以是K码。当master 检测到K码时,进行一个计数,slave...
  • 关于xilinx FPGA gtx和gth的区别

    千次阅读 2020-11-05 14:44:09
    关于xilinx FPGA的gtx和gth区别 有次面试,面试官问xilinx gtx和gth的区别,懵了,我只说了一下速率不同????,其他也说不出了,在此记录一下gtx和gth的区别吧。参考ug476如下; ![在这里插入图片描述]...
  • 赛灵思7000系列 FPGA的技术参考手册、Layout参考、管脚定义。开发者必备!
  • 前言: 年底了,换工作为了准备面试,综合全网各路老鸟的优质博客加上一些自己的理解,整理了如下学习笔记;蛮开心入职了自己满意的单位,分享出来,希望大家都有所收获。 吉比特收发器(MGT)是吉比特级串行器/解串...
  • 这本书讲解了基于ISE平台的xilinx官方IP核的运行原理和使用方法,全中文
  • Xilinx系列FPGA芯片IP核详解》完整版。550页PDF格式。刘东华。FPGA的IP 核详解书籍。。FIFO使用,
  • A7的高速串行接口叫GTP,波特率最高可达6.6Gbps,K7系列就叫做GTX,波特率最高可达12.5Gbps,V7系列有GTX、GTH、GTZ三种,其中GTX支持最高波特率为12.5Gbps,GTH最高支持13.1Gbps,GTZ最高支持28.05Gbps,它们家的XC...
  • Xilinx_7_Series_GTX简介

    2017-11-21 17:11:00
    Xilinx_7_Series_GTX简介 https://wenku.baidu.com/view/4639cde7bb68a98270fefab6.html

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 743
精华内容 297
关键字:

gtxxilinx