精华内容
下载资源
问答
  • 目录1.TTL门电路输入端2.CMOS门电路输入端3.三态输出门电路4.漏极开路输出门电路(OD)5.集电极开路输出门电路(OC)6.CMOS和TTL对比 1.TTL门电路输入端 1.输入悬空=输入高电平 因为这时可以看作是输入端接了一个...
  • CMOS和TTL集成门电路在实际使用经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作?本文给出了解决这个问题的方法,供大家参考。 CMOS门电路 CMOS门电路一般是...
  • CMOS和TTL集成门电路在实际使用经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作?  一、CMOS门电路  CMOS 门电路一般是由MOS管构成,由于MOS管的栅极和其它...
  • CMOS和TTL集成门电路在实际使用经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作?  一、CMOS门电路  CMOS 门电路一般是由MOS管构成,由于MOS管的栅极和其它...
  • 由于MOS管在电路中是一压控元件,基于这一特点,输入端信号易受外界干扰,所以在使用CMOS门电路时输入端特别注意不能悬空。在使用应采用以下方法: 1、与门和与非门电路:由于与门电路的逻辑功能是输入信号只要有...
  • TTL门和MOS门悬空输入的处理

    千次阅读 2020-06-29 16:55:43
     由三极管的阻抗特性可知,当输入端串联电阻,会影响TTL电路的输入电压,当输入端串联电阻大于1kΩ,即使串联电阻后接地,其输入端的电压相当于高电平。  所以针对TTL门可以展开讨论:  (1)与门、与非门...

    引言

      本来是数字电路学习时很重要的考点,但是总容易忘掉,所以记录一下~

    内容

     TTL 

      TTL电路中的TTL是Transistor-Transistor-Logic的英文缩写,指的是晶体管逻辑电路,即TTL门是又三极管组成的。

      由三极管的阻抗特性可知,当输入端串联电阻时,会影响TTL电路的输入电压,当输入端串联电阻大于1kΩ时,即使串联电阻后接地,其输入端的电压相当于高电平。

      所以针对TTL门可以展开讨论:

      (1)与门、与非门。悬空输入可以是

          a.接到VDD

          b.与一条输入并联

          c.串联大于1kΩ电阻接地

          d.悬空

        虽然c和d原则上可行,但从电路可靠性的角度来说不建议这么处理。

      (2)或门、或非门。悬空输入可以是

          a.接到地

          b.与一条输入并联

          c.串联小于1kΩ电阻接地

        直接接地就最好了。

     MOS

      由MOS管的特性可知,MOS管输入阻抗很大。输入阻抗大,对于微弱信号的捕捉能力就很强(简单地把干扰源等效为一个理想电压源和一个内阻的串联,输入电阻越大输入的分压越大),所以悬空时很容易受周围信号的干扰。

      所以,严禁悬空,该接地接地,该接VDD接VDD。

    展开全文
  • CMOS和TTL集成门电路在实际使用经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作?  一、CMOS门电路  CMOS 门电路一般是由MOS管构成,由于MOS管的...
  • TTL输入端悬空相当于高电平的原因

    千次阅读 2020-05-07 09:50:25
    TTL输入端悬空相当于高阻抗

    在这里插入图片描述TTL输入端悬空相当于高阻抗
    由图片里的公式可知 输入端电压为高电平

    展开全文
  • TTL门电路与CMOS门电路引脚是否能悬空及原因解释

    万次阅读 多人点赞 2018-05-06 12:20:59
    COMS集成电路的输入阻抗很高,输入端悬空,会受到感应信号的干扰而误认为是有效输入信号,易出现错误的输出,故引脚不可悬空。且由于COMS的内部为MOS管,故电流非常小,所以引脚不论是接大电阻还是小电阻,都算低...

        CMOS集成电路的输入阻抗很高,输入端悬空,会受到感应信号的干扰而误认为是有效输入信号,易出现错误的输出,故引脚不可悬空。且由于COMS的内部为MOS管,故电流非常小,所以引脚不论是接大电阻还是小电阻,都算低电平。

        对TTL门电路来说具有输入特性和负载特性,存在开门电阻Ron和关门电阻Roff,若Ri小于关门电阻,则相当于引脚接了低电平;反之,若Ri大于开门电阻,则相当于引脚接了高电平。在使用TTL与非门时,如果输入信号数比输入端少,就会有多余输入端。多余输入端若处于悬空状态就相当于接了RI=无穷的电阻,即相当与接高电位,对电路的逻辑功能无影响。但为了避免多余输入端拾取干扰,一般将多余输入端接高电平,或者与有用端并接。

    展开全文
  • 目录1.TTL门电路输入端2.CMOS门电路输入端3.三态输出门电路4.漏极开路输出门电路(OD)5.集电极开路输出门电路(OC)6.CMOS和TTL对比 1.TTL门电路输入端 1.输入悬空=输入高电平 因为这时可以看作是输入端接了一个...

    1.TTL门电路输入端

    1.输入悬空=输入高电平
    因为这时可以看作是输入端接了一个无穷大的电阻。
    TTL反相器的输入端悬空(R=无穷)时,输出必为低电平。也就是说,从输出端看过去,相当于输入了高电平信号,所以TTL输入悬空状态和输入高电平等效。

    2.输入端是低电平串联10KΩ电阻,相当于输入高电平
    TTL门电路的输入端负载特性,只有在输入端接的串联电阻小于910Ω的时候,输入的低电平才能被门电路识别出来,串联电阻再大的话就呈现高电平。(CMOS门电路不考虑这种特性情况)
    有些题目或者书里可以简单认为,接地或低电平接电阻≤1kΩ时,相当于输入低电平;接地或低电平接电阻≥2kΩ时相当于高电平。
    当然了,如果是电源电压接一个电阻再输入电路,就是高电平。

    3.输入端接地的情况
    直接接地时,就是低电平
    先经过一个电阻接地时,若电阻很小(几十Ω),相当于低电平;电阻大(几千Ω),相当于高电平

    2.CMOS门电路输入端

    1.输入端通常不允许悬空,否则逻辑关系乱套

    2.输入端接地,低电平
    由于CMOS的输入端接地时没有电流流过,即使加一个电阻,也是低电平状态。

    3.输入低电平就是低电平,高电平就是高电平
    CMOS不考虑接了电阻时的特性情况。

    3.三态输出门电路

    除了高低电平两个状态外,还有第三个状态,即高阻态。

    1.EN表示控制端(使能端)。在电路图中加一个倒三角▽就表示三态门输出门(TSL门)。三态门是一个扩展逻辑功能的输出级,也是一种控制开关,主要是用于总线的连接。

    2.如果低电平有效,就在EN输入端加一个小圆圈。 没有小圆圈表示高电平有效,有小圆圈表示低电平有效。

    3.高电平有效是指,EN端输入是高电平时正常工作,输入低电平时呈高阻态。 反之就是低电平有效。

    4.EN和EN’ 表示输入端,EN’ 是EN的非

    5.可以实现总线结构(BUS)
    一个总线上可以接很多个三态输出门电路,但是总线只允许同时只有一个使用者。如果器件EN控制某一个门电路不输出的话,它就处于高阻态,相当于没有接在总线上,不影响其它器件的工作。总线每一次传输信号,有且仅有一个三态门电路处于正常工作状态,其余都是处于高阻态。
    由于总线结构是只允许同时只有一个使用者的,故而不能实现线与,但是OD和OC电路可以实现线与。

    6.例子
    EN1
    当EN=1,Y=AB
    当EN=0,Y=高阻态

    EN2
    当EN=1,EN’ =0,Y=AB
    当EN=0,EN’ =1,Y=高阻态
    若此图中不是EN’ ,而是EN,那么
    当EN=1,Y=高阻态
    当EN=0,Y=AB

    4.漏极开路输出门电路(OD)

    1.OD(open drain)电路是CMOS门电路的一种输出结构,对应TTL的OC电路。
    OD

    2.电路的特点是在输出端添加上拉电阻到电源(必须加,否则无法输出高电平)。

    3.将多个OD输出的引脚连接到一条线上,形成“线与逻辑”关系,也就是线与。说白了,当所有的输出都为高电平时,总输出才是高电平,否则是低电平。

    5.集电极开路输出门电路(OC)

    1.OC(open collecter)电路是TTL门电路的一种输出结构,对应CMOS的OD电路。
    OC
    2.电路的特点是在输出端添加上拉电阻到电源(必须加,否则无法输出高电平)。

    3.将多个OC输出的引脚连接到一条线上,形成“线与逻辑”关系,也就是线与。说白了,当所有的输出都为高电平时,总输出才是高电平,否则是低电平。

    6.CMOS和TTL对比

    1.CMOS电路的工作速度比TTL电路的低
    2.CMOS带负载的能力比TTL电路强
    3.CMOS电路的电源电压允许范围较大,约3~18V,抗干扰能力比TTL电路强
    4.CMOS电路的功耗比TTL电路小得多

    展开全文
  • 由于MOS管在电路中是一压控元件,基于这一特点,输入端信号易受外界干扰,所以在使用CMOS门电路时输入端特别注意不能悬空。在使用应采用以下方法: 1、与门和与非门电路:由于与门电路的逻辑功能是输入信号只要有...
  • CMOS,TTL门电路多与输入端如何处理

    千次阅读 多人点赞 2017-03-19 17:47:30
    CMOS和TTL集成门电路在实际使用经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作? 一、CMOS门电路 CMOS 门电路一般是由MOS管构成,由于MOS管的栅极和其它各极...
  • CMOS和TTL集成门电路在实际使用经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作? 一、CMOS门电路 CMOS 门电路一般是由MOS管构成,由于MOS管的栅极和其它各极...
  • 为什麽CMOS电路输入端不准悬空,而TTL电路输入端不准串接大电阻? https://zhidao.baidu.com/question/75609926.html?qbl=relate_question_1&word=%CA%E4%C8%EB%B6%CB%B4%AE%BD%D3%D0%A1%B5%E7%D7%E8  ...
  • 悬空断开)这个高电压(高电平),是自己产生的! 会和外来的信号一样吗? 真实地接一个高电平信号,会对后接电路产生驱动和作用,产生影响;不接信号,哪来因素对后面电路产生作用力影响力呢? ----电路没学好...
  • 由于MOS管在电路中是一压控元件,基于这一特点,输入端信号易受外界干扰,所以在使用CMOS门电路时输入端特别注意不能悬空。在使用应采用以下方法
  • TTL门电路与CMOS门电路

    千次阅读 多人点赞 2017-04-26 00:00:50
    TTL和CMOS门电路的区别:  1. TTL和带缓冲的TTL信号 输出高电平>2.4V,输出低电平=2.0V,输入低电平  2. CMOS电平:   1逻辑电平电压接近于电源电压,0逻辑电平接近于0V。而且具有很宽的噪声容限。   3. ...
  • 电子之TTL和CMOS门电路的区别

    千次阅读 2016-03-06 16:24:59
    电子之TTL和CMOS门电路的区别  1. TTL和带缓冲的TTL信号 输出高电平>2.4V,输出低电平=2.0V,输入低电平,噪声容限是0.4V。  2. CMOS电平:  1逻辑电平电压接近于电源电压,0逻辑电平接近于0V。而且...
  • CMOS门与TTL门

    万次阅读 多人点赞 2019-07-08 09:52:11
    一、CMOS门电路:以MOS管作为开关器件的门电路是CMOS门电路,其中为P-MOS管和N-MOS管构成互补的结构形式,因此称为互补对称式金属氧化物半导体电路(CMOS电路)。 (1)、CMOS反相器:又称非门,是CMOS电路的基本结构...
  • TTL集成门电路

    千次阅读 多人点赞 2019-04-18 15:27:00
    一、TTL集成门电路的结构1.总体结构 所谓TTL就是transistor transistor logic,就是说是由晶体管和晶体管之间构成电路。 2.TTL集成门电路典型输入级形式 1)二极管与门输入 2)二极管或门输入 3)单发射...
  • 一、CMOS门电路  ...由于MOS管在电路中是一压控元件,基于这一特点,输入端信号易受外界干扰,所以在使用CMOS门电路时输入端特别注意不能悬空。在使用应采用以下方法:  1、与门和与非门电路:由于与
  • 集成电路按晶体管的性质分为TTL和CMOS两大类,TTL以速度见长,CMOS以功耗低而著称,其中CMOS电路以其优良的特性成为目前应用最广泛的集成电路。有初学者在使用CM...
  • 上拉是将不确定信号通过一个电阻钳位在高电平,电阻同时限流作用;下拉是将不确定信号通过一个电阻钳位在低电平。即,电路中加上拉电阻或...对于非集电极(或漏极)开路输出型电路(如普通门电路,其提升电流和电...
  • CMOS和TTL电路区别

    千次阅读 2019-11-17 19:31:25
    1、CMOS是场效应管构成(单极性电路),TTL为双极晶体管构成(双极性电路) 2、COMS的逻辑电平范围比较大(5~15V),TTL只能在5V下工作 3、CMOS的高低电平之间相差比较大、抗干扰性强,TTL则相差小,抗干扰能力差 ...
  • 数字电子技术之逻辑门电路

    千次阅读 多人点赞 2020-05-23 00:49:57
    数字电子技术之逻辑门电路
  • 一、CMOS与TTL电路的区别 1) CMOS是场效应管构成(单极性电路),TTL为双极晶体管构成(双极性电路) 2)COMS的逻辑电平范围比较大(5~15V),TTL只能在5V下工作 3)CMOS的高低电平之间相差比较大、抗干扰性强,TTL则...
  • 比较TTL集成电路与CMOS集成电路

    千次阅读 2020-03-28 14:11:20
    比较TTL集成电路与CMOS集成电路元件构成高低电平范围集成度比较:逻辑门电路比较 元件构成 TTL集成电路使用(transistor)晶体管,也就是PN结。功耗较大,驱动能力强,一般工作电压+5V。如下图与非门:Y=A+B CMOS...
  • 1. TTL 门电路输入端悬空时,应视为( A) A.高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项的逻辑相邻项是( D) A.ABCD B.C.D. 3. 全加器中向高位的进位为( D) A. B. C.D. 4. 一片十六选一数据选择器,它...
  • 逻辑门电路:由具体器件构成能够实现基本和常用逻辑关系的 电子线路,简称门电路。 是实现逻辑功能的基本单元。 数字集成电路 ①由三极管组成的双极型集成电路,例如晶体管-晶体管逻辑电路(TTL电路)和射极耦合逻辑...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 1,265
精华内容 506
关键字:

ttl门电路输入端悬空时