精华内容
下载资源
问答
  • CMOS和TTL集成门电路在实际使用经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作?本文给出了解决这个问题的方法,供大家参考。CMOS门电路CMOS门电路一般是由MOS...

    CMOS和TTL集成门电路在实际使用时经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作?本文给出了解决这个问题的方法,供大家参考。

    CMOS门电路

    CMOS门电路一般是由MOS管构成,由于MOS管的栅极和其它各极间有绝缘层相隔,在直流状态下,栅极无电流,所以静态时栅极不取电流,输入电平与外接电阻无关。由于MOS管在电路中是一压控元件,基于这一特点,输入端信号易受外界干扰,所以在使用CMOS门电路时输入端特别注意不能悬空。在使用时应采用以下方法:

    与门和与非门电路

    由于与门电路的逻辑功能是输入信号只要有低电平,输出信号就为低电平,只有全部为高电平时,输出端才为高电平。而与非门电路的逻辑功能是输入信号只要有低电平,输出信号就是高电平,只有当输入信号全部为高电平时,输出信号才是低电平。所以某输入端输入电平为高电平时,对电路的逻辑功能并无影响,即其它使用的输入端与输出端之间,仍具有与或者与非逻辑功能。这样对于CMOS与门、与非门电路的多余输入端就应采用高电平,即可通过限流电阻(500Ω)接电源。

    或门、或非门电路

    或门电路的逻辑功能是输入信号只要有高电平输出信号就为高电平,只有输入信号全部为低电平时,输出信号才为低电平。而或非门电路的逻辑功能是输入信号只要有高电平,输出信号就是低电平,只有当输入信号全部是低电平时输出信号才是高电平。这样当或门或者或非门电路某输入端的输入信号为低电平时,并不影响门电路的逻辑功能。所以或门和或非门电路多余输入端的处理方法应是将多余输入端接低电平,即通过限流电阻(500Ω)接地。

    TTL门电路

    TTL门电路一般由晶体三极管电路构成。根据TTL电路的输入伏安特性可知,当输入电压小于阐值电压UTH,即输入低电平时输入电流比较大,一般在几百微安左右。当输入电压大于阈值电压UTH时,输入高电平时输入电流比较小,一般在几十微安左右。由于输入电流的存在,如果TT L门电路输入端串接有电阻,则会影响输入电压。其输入阻抗特性为:当输入电阻较低时,输入电压很小,随外接电阻的增加,输入电平增大,当输入电阻大于IKΩ时,输入电平就变为阈值电压UTH即为高电平,这样即使输入端不接高电平,输入电压也为高电平,影响了低电平的输入。所以对于TTL电路多余输入端的处理,应采用以下方法:

    TTL与门和与非门电路

    对于TTL与门电路,只要电路输入端有低电平输入,输出就是低电平。只有输入端全为高电平时,输出才为高电平。对于TTL与非门而言,只要电路输入端有低电平输入,输出就为高电平,只有输入端全部为高电平时,输出才为低电平。根据其逻辑功能,当某输入端外接高电平时对其逻辑功能无影响,根据这一特点应采用以下四种方法:将多余输入端接高电平,即通过限流电阻与电源相连接;根据TTL门电路的输入特性可知,当外接电阻为大电阻时,其输入电压为高电平,这样可以把多余的输入端悬空,此时输入端相当于外接高电平;通过大电阻(大于1kΩ)到地,这也相当于输入端外接高电平;当TTL门电路的工作速度不高,信号源驱动能力较强,多余输入端也可与使用的输入端并联使用。

    TTL或门、或非门

    对于下TTL或门电路,逻辑功能是只要输入端有高电平输出端就为高电平,只有输入端全部为低电平时,输出端才为低电平,TTL或非门电路,逻辑功能是只要输入端有高电平,输出端就为低电平,只有输入端全部为低电平时,输出才为高电平,根据上述逻辑功能,TTL或门、或非门电路多余输入端的处理应采用以下方法:接低电平;接地;由TTL输入端的输入伏安特性可知,当输入端接小于IKΩ的电阻时输入端的电压很小,相当于接低电平,所以可以通过接小于IKΩ(500Ω)的电阻到地。

    三态门之高阻态的理解

    高阻态这是一个数字电路里常见的述语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,其电压值可以浮动在高低电平之间的任意数值上,随它后面所接的电路而定。

    高阻态的实质

    电路分析时高阻态可做开路理解。可以把它看作输出(输入)电阻非常大,极限可以认为悬空(也就是说理论上高阻态不是悬空),它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。当门电路的输出上拉管导通而下拉管截止时,输出为高电平;反之就是低电平;如上拉管和下拉管都截止时,输出端就相当于浮空(没有电流流动),其电平随外部电平高低而定,即该门电路放弃对输出端电路的控制。

    悬空

    就是逻辑器件的输入引脚即不接高电平,也不接低电平。由于TTL逻辑器件的内部结构,当它输入引脚悬空时,相当于该引脚接了高电平。一般实际运用时,引脚不建议悬空,易受干扰。对于TTL或非门接地处理,对于TTL与非门可以悬空或接高电平。至于COMS不能悬空,那是因为COMS的栅极和衬底是被二氧化硅隔开,它比较脆弱,只能承受几百伏的电压,而静电能达到上千伏,COMS悬空时电压为VDD/2。

    由于TTL集成电路的低电平驱动能力比高电平驱动能力大得多,所以常用低电平有效OC门输出的七段译码器来驱动。

    本篇文章介绍了在逻辑IC中CMOS和TTL出现多余输入端的解决方法,并且对每种情况进行了较为详细的说明,希望大家能从本文得到有用的知识,解决输入端多余的问题。

    展开全文
  • 出处:维库电子市场网 发布于:2016-07-07 14:50:21CMOS和TTL集成门电路在实际使用经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作?一、CMOS门电路CMOS 门电路...

    【E问E答】CMOS和TTL集成门电路多余输入端如何处理?

    出处:维库电子市场网 发布于:2016-07-07 14:50:21

    CMOS和TTL集成门电路在实际使用时经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作?

    一、CMOS门电路

    CMOS 门电路一般是由MOS管构成,由于MOS管的栅极和其它各极间有绝缘层相隔,在直流状态下,栅极无电流,所以静态时栅极不取电流,输入电平与外接电阻无关。由于MOS管在电路中是一压控元件,基于这一特点,输入端信号易受外界干扰,所以在使用CMOS门电路时输入端特别注意不能悬空。在使用时应采用以下方法:

    1、与门和与非门电路:由于与门电路的逻辑功能是输入信号只要有低电平,输出信号就为低电平,只有全部为高电平时,输出端才为高电平。而与非门电路的逻辑功能是输入信号只要有低电平,输出信号就是高电平,只有当输入信号全部为高电平时,输出信号才是低电平。所以某输入端输入电平为高电平时,对电路的逻辑功能并无影响,即其它使用的输入端与输出端之间仍具有与或者与非逻辑功能。这样对于CMOS与门、与非门电路的多余输入端就应采用高电平,即可通过限流电阻(500Ω)接电源。

    2、或门、或非门电路:或门电路的逻辑功能是输入信号只要有高电平输出信号就为高电平,只有输入信号全部为低电平时,输出信号才为低电平。而或非门电路的逻辑功能是输入信号只要有高电平,输出信号就是低电平,只有当输入信号全部是低电平时输出信号才是高电平。这样当或门或者或非门电路某输入端的输入信号为低电平时并不影响门电路的逻辑功能。所以或门和或非门电路多余输入端的处理方法应是将多余输入端接低电平,即通过限流电阻(500Ω)接地。

    二、TTL门电路

    TTL门电路一般由晶体三极管电路构成。根据TTL电路的输入伏安特性可知,当输入电压小于阐值电压UTH,即输入低电平时输入电流比较大,一般在几百微安左右。当输入电压大于阈值电压UTH时,输入高电平时输入电流比较小,一般在几十微安左右。由于输入电流的存在,如果TT L门电路输入端串接有电阻,则会影响输入电压。其输入阻抗特性为:当输入电阻较低时,输入电压很小,随外接电阻的增加,输入电平增大,当输入电阻大于IKΩ时,输入电平就变为阈值电压UTH即为高电平,这样即使输入端不接高电平,输入电压也为高电平,影响了低电平的输入。所以对于TTL电路多余输入端的处理,应采用以下方法:

    1、TTL与门和与非门电路:对于TTL与门电路,只要电路输入端有低电平输入,输出就是低电平。只有输入端全为高电平时,输出才为高电平。对于TTL与非门而言,只要电路输入端有低电平输入,输出就为高电平,只有输入端全部为高电平时,输出才为低电平。根据其逻辑功能,当某输入端外接高电平时对其逻辑功能无影响,根据这一特点应采用以下四种方法:(1)将多余输入端接高电平,即通过限流电阻与电源相连接;(2)根据TTL门电路的输入特性可知,当外接电阻为大电阻时,其输入电压为高电平,这样可以把多余的输入端悬空,此时输入端相当于外接高电平;(3)通过大电阻(大于1kΩ)到地,这也相当于输入端外接高电平;(4)当TTL门电路的工作速度不高,信号源驱动能力较强,多余输入端也可与使用的输入端并联使用。

    2、TTL或门、或非门:对于下TTL或门电路,逻辑功能是只要输入端有高电平输出端就为高电平,只有输入端全部为低电平时,输出端才为低电平,TTL或非门电路,逻辑功能是只要输入端有高电平,输出端就为低电平,只有输入端全部为低电平时,输出才为高电平,根据上述逻辑功能,TTL或门、或非门电路多余输入端的处理应采用以下方法:(1)接低电平;(2)接地;(3)由TTL输入端的输入伏安特性可知,当输入端接小于IKΩ的电阻时输入端的电压很小,相当于接低电平,所以可以通过接小于IKΩ(500Ω)的电阻到地。

    三、三态门之高阻态的理解

    1、高阻态这是一个数字电路里常见的述语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,其电压值可以浮动在高低电平之间的任意数值上,随它后面所接的电路而定。

    2、高阻态的实质:电路分析时高阻态可做开路理解。你可以把它看作输出(输入)电阻非常大,极限可以认为悬空(也就是说理论上高阻态不是悬空),它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。当门电路的输出上拉管导通而下拉管截止时,输出为高电平;反之就是低电平;如上拉管和下拉管都截止时,输出端就相当于浮空(没有电流流动),其电平随外部电平高低而定,即该门电路放弃对输出端电路的控制。

    3、悬空(浮空,floating):就是逻辑器件的输入引脚即不接高电平,也不接低电平。由于TTL逻辑器件的内部结构,当它输入引脚悬空时,相当于该引脚接了高电平。一般实际运用时,引脚不建议悬空,易受干扰。对于TTL或非门接地处理,对于TTL与非门可以悬空或接高电平。至于COMS不能悬空,那是因为COMS的栅极和衬底是被二氧化硅隔开,它比较脆弱,只能承受几百伏的电压,而静电能达到上千伏,COMS悬空时电压为VDD/2。

    4、由于TTL集成电路的低电平驱动能力比高电平驱动能力大得多,所以常用低电平有效OC门输出的七段译码器来驱动。

    展开全文
  • 目录1.TTL门电路输入端2.CMOS门电路输入端3.三态输出门电路4.漏极开路输出门电路(OD)5.集电极开路输出门电路(OC)6.CMOS和TTL对比 1.TTL门电路输入端 1.输入悬空=输入高电平 因为这时可以看作是输入端接了一个...
  •  由三极管的阻抗特性可知,当输入端串联电阻,会影响TTL电路的输入电压,当输入端串联电阻大于1kΩ,即使串联电阻后接地,其输入端的电压相当于高电平。  所以针对TTL门可以展开讨论:  (1)与门、与非门...

    引言

      本来是数字电路学习时很重要的考点,但是总容易忘掉,所以记录一下~

    内容

     TTL 

      TTL电路中的TTL是Transistor-Transistor-Logic的英文缩写,指的是晶体管逻辑电路,即TTL门是又三极管组成的。

      由三极管的阻抗特性可知,当输入端串联电阻时,会影响TTL电路的输入电压,当输入端串联电阻大于1kΩ时,即使串联电阻后接地,其输入端的电压相当于高电平。

      所以针对TTL门可以展开讨论:

      (1)与门、与非门。悬空输入可以是

          a.接到VDD

          b.与一条输入并联

          c.串联大于1kΩ电阻接地

          d.悬空

        虽然c和d原则上可行,但从电路可靠性的角度来说不建议这么处理。

      (2)或门、或非门。悬空输入可以是

          a.接到地

          b.与一条输入并联

          c.串联小于1kΩ电阻接地

        直接接地就最好了。

     MOS

      由MOS管的特性可知,MOS管输入阻抗很大。输入阻抗大,对于微弱信号的捕捉能力就很强(简单地把干扰源等效为一个理想电压源和一个内阻的串联,输入电阻越大输入的分压越大),所以悬空时很容易受周围信号的干扰。

      所以,严禁悬空,该接地接地,该接VDD接VDD。

    展开全文
  • 目录1.TTL门电路输入端2.CMOS门电路输入端3.三态输出门电路4.漏极开路输出门电路(OD)5.集电极开路输出门电路(OC)6.CMOS和TTL对比 1.TTL门电路输入端 1.输入悬空=输入高电平 因为这时可以看作是输入端接了一个...

    1.TTL门电路输入端

    1.输入悬空=输入高电平
    因为这时可以看作是输入端接了一个无穷大的电阻。
    TTL反相器的输入端悬空(R=无穷)时,输出必为低电平。也就是说,从输出端看过去,相当于输入了高电平信号,所以TTL输入悬空状态和输入高电平等效。

    2.输入端是低电平串联10KΩ电阻,相当于输入高电平
    TTL门电路的输入端负载特性,只有在输入端接的串联电阻小于910Ω的时候,输入的低电平才能被门电路识别出来,串联电阻再大的话就呈现高电平。(CMOS门电路不考虑这种特性情况)
    有些题目或者书里可以简单认为,接地或低电平接电阻≤1kΩ时,相当于输入低电平;接地或低电平接电阻≥2kΩ时相当于高电平。
    当然了,如果是电源电压接一个电阻再输入电路,就是高电平。

    3.输入端接地的情况
    直接接地时,就是低电平
    先经过一个电阻接地时,若电阻很小(几十Ω),相当于低电平;电阻大(几千Ω),相当于高电平

    2.CMOS门电路输入端

    1.输入端通常不允许悬空,否则逻辑关系乱套

    2.输入端接地,低电平
    由于CMOS的输入端接地时没有电流流过,即使加一个电阻,也是低电平状态。

    3.输入低电平就是低电平,高电平就是高电平
    CMOS不考虑接了电阻时的特性情况。

    3.三态输出门电路

    除了高低电平两个状态外,还有第三个状态,即高阻态。

    1.EN表示控制端(使能端)。在电路图中加一个倒三角▽就表示三态门输出门(TSL门)。三态门是一个扩展逻辑功能的输出级,也是一种控制开关,主要是用于总线的连接。

    2.如果低电平有效,就在EN输入端加一个小圆圈。 没有小圆圈表示高电平有效,有小圆圈表示低电平有效。

    3.高电平有效是指,EN端输入是高电平时正常工作,输入低电平时呈高阻态。 反之就是低电平有效。

    4.EN和EN’ 表示输入端,EN’ 是EN的非

    5.可以实现总线结构(BUS)
    一个总线上可以接很多个三态输出门电路,但是总线只允许同时只有一个使用者。如果器件EN控制某一个门电路不输出的话,它就处于高阻态,相当于没有接在总线上,不影响其它器件的工作。总线每一次传输信号,有且仅有一个三态门电路处于正常工作状态,其余都是处于高阻态。
    由于总线结构是只允许同时只有一个使用者的,故而不能实现线与,但是OD和OC电路可以实现线与。

    6.例子
    EN1
    当EN=1,Y=AB
    当EN=0,Y=高阻态

    EN2
    当EN=1,EN’ =0,Y=AB
    当EN=0,EN’ =1,Y=高阻态
    若此图中不是EN’ ,而是EN,那么
    当EN=1,Y=高阻态
    当EN=0,Y=AB

    4.漏极开路输出门电路(OD)

    1.OD(open drain)电路是CMOS门电路的一种输出结构,对应TTL的OC电路。
    OD

    2.电路的特点是在输出端添加上拉电阻到电源(必须加,否则无法输出高电平)。

    3.将多个OD输出的引脚连接到一条线上,形成“线与逻辑”关系,也就是线与。说白了,当所有的输出都为高电平时,总输出才是高电平,否则是低电平。

    5.集电极开路输出门电路(OC)

    1.OC(open collecter)电路是TTL门电路的一种输出结构,对应CMOS的OD电路。
    OC
    2.电路的特点是在输出端添加上拉电阻到电源(必须加,否则无法输出高电平)。

    3.将多个OC输出的引脚连接到一条线上,形成“线与逻辑”关系,也就是线与。说白了,当所有的输出都为高电平时,总输出才是高电平,否则是低电平。

    6.CMOS和TTL对比

    1.CMOS电路的工作速度比TTL电路的低
    2.CMOS带负载的能力比TTL电路强
    3.CMOS电路的电源电压允许范围较大,约3~18V,抗干扰能力比TTL电路强
    4.CMOS电路的功耗比TTL电路小得多

    展开全文
  • CMOS和TTL集成门电路在实际使用经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作?  一、CMOS门电路  CMOS 门电路一般是由MOS管构成,由于MOS管的栅极和其它...
  • 由于MOS管在电路中是一压控元件,基于这一特点,输入端信号易受外界干扰,所以在使用CMOS门电路时输入端特别注意不能悬空。在使用应采用以下方法: 1、与门和与非门电路:由于与门电路的逻辑功能是输入信号只要有...
  • CMOS和TTL集成门电路在实际使用经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作?  一、CMOS门电路  CMOS 门电路一般是由MOS管构成,由于MOS管的...
  • CMOS和TTL集成门电路在实际使用经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作?本文给出了解决这个问题的方法,供大家参考。 CMOS门电路 CMOS门电路一般是...
  • 由于MOS管在电路中是一压控元件,基于这一特点,输入端信号易受外界干扰,所以在使用CMOS门电路时输入端特别注意不能悬空。在使用应采用以下方法: 1、与门和与非门电路:由于与门电路的逻辑功能是输入信号只要有...
  • CMOS和TTL集成门电路在实际使用经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作?  一、CMOS门电路  CMOS 门电路一般是由MOS管构成,由于MOS管的栅极和其它...
  • CMOS和TTL集成门电路在实际使用经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作? 一、CMOS门电路 CMOS 门电路一般是由MOS管构成,由于MOS管的栅极和其它各极...
  • 点赞关注不迷路CMOS和TTL门电路的对比TTL门电路输入端悬空时相当于高电平输入输入端接有电阻时其电阻阻值大于1.4K时该端也相当于高电平电阻值小于0.8K时该端才是低电平. ------而CMOS逻辑门电路输入端不管是接大...
  • 由于MOS管在电路中是一压控元件,基于这一特点,输入端信号易受外界干扰,所以在使用CMOS门电路时输入端特别注意不能悬空。在使用应采用以下方法
  • 一、CMOS门电路  ...由于MOS管在电路中是一压控元件,基于这一特点,输入端信号易受外界干扰,所以在使用CMOS门电路时输入端特别注意不能悬空。在使用应采用以下方法:  1、与门和与非门电路:由于与
  • 第3章 集成逻辑门电路 31 选择填空 1由TTL门组成的电路如图3.1-1所示已知它们的输入低电平电流为输入高电平电流为试问当时的拉灌电流为时的拉灌电流为...3TTL门电路输入端悬空时应视为高电平低电平不定此时如用万用表测
  • 1. TTL 门电路输入端悬空时,应视为( A) A.高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项的逻辑相邻项是( D) A.ABCD B.C.D. 3. 全加器中向高位的进位为( D) A. B. C.D. 4. 一片十六选一数据选择器,它...
  • 一、选择题 (230分) 1、 ...TTL门电路输入端悬空时,应视为() A、 高电平 B、 低电平 C、 不定 D、 高阻 正确答案: A 4、 在何种输入情况下,“或非”运算的结果是逻辑“1”() A...
  • 1. 8421码和8421BCD码的区别是什么? ...答: 对于TTL门电路来说, 其输入端悬空或通过大电阻接地, 相当于输入"1". 3. CMOS或非门的多余输入端该如何处理? 答: 首先要明确的是, CMOS门电路的输...
  • 本文主要讲了数字电路和的作用以及如何选用,下面一起来学习一下: 1、当TTL电路驱动COMS电路时,如果TTL电路输出的高电平低于COMS电路的高电平(一般为3.5V),这时就需要在TTL的输出接,以提高输出高电平的值。...
  • 1、当TTL电路驱动COMS电路,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出接上拉电阻,以提高输出高电平的值。 2、OC门电路必须加上拉电阻,才能使用。 3、为加大...
  • 解密电路中的上拉和下拉电阻

    千次阅读 2010-03-03 13:39:00
    上拉电阻:1、当TTL电路驱动COMS电路,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出接上拉电阻,以提高输出高电平的值。2、OC门电路必须加上拉电阻,才能使用。3、为...
  • 由于OC门电路的输出管的集电极悬空,使用需外接一个上拉电阻Rp到电源VCC。OC门使用上拉电阻以输出高电平,此外为了加大输出引脚的驱动能力,上拉电阻阻值的选择原则,从降低功耗及芯片的灌电流能力考虑应当足够大;...
  • 1、当TTL电路驱动COMS电路,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出接上拉电阻,以提高输出高电平的值。 2、OC门电路必须加上拉电阻,才能使用。 3、为加大...
  •  1、当TTL电路驱动COMS电路,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出接上拉电阻,以提高输出高电平的值。  2、OC门电路必须加上拉电阻,才能使用。  3、...
  • 上下拉电阻的作用

    2021-01-20 06:19:43
     1、当TTL电路驱动COMS电路,如果TTL电路输出的高电平低于COMS电路的高电平(一般为3.5V), 这时就需要在TTL的输出接上拉电阻,以提高输出高电平的值。  2、OC门电路必须加上拉电阻,以提高输出的高电平值。...
  •  1、当TTL电路驱动COMS电路,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V), 这时就需要在TTL的输出接上拉电阻,以提高输出高电平的值。  2、OC门电路必须加上拉电阻,以提高输出的高电平...
  •  (1)当TTL电路驱动COMS电路,如果TTL电路输出的高电平低于COMS电路的高电平(一般为3.5V),这时就需要在TTL的输出接上拉电阻,以提高输出高电平的值。  (2)OC门电路必须加上拉电阻,才能使用。  (3)...
  •  (1)当TTL电路驱动COMS电路,如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V),这时就需要在TTL的输出接上拉电阻,以提高输出高电平的值。  (2)OC门电路必须加上拉电阻,才能使用。  ...

空空如也

空空如也

1 2 3 4 5 6
收藏数 107
精华内容 42
关键字:

ttl门电路输入端悬空时