精华内容
下载资源
问答
  • 在用PC对单片机进行在线调试或者烧录程序时,通常会用到一个转换小板,进行电平转换,为什么需要转换,这里介绍下这两个电平的规定EIA-RS-232C电平(PC串口电平)RS-232C标准(协议)的全称是EIA-RS-232C标准,其中EIA...

    在用PC对单片机进行在线调试或者烧录程序时,通常会用到一个转换小板,进行电平转换,为什么需要转换,这里介绍下这两个电平的规定

    EIA-RS-232C电平(PC串口电平)

    RS-232C标准(协议)的全称是EIA-RS-232C标准,其中EIA(Electronic

    Industry

    Association)代表美国电子工业协会,RS(Recommended

    standard)代表推荐标准,232是标识号,C代表RS232的最新一次修改(1969),在这之前,有RS232B、RS232A。它规定连接电缆和机械、电气特性、信号功能及传送过程。常用物理标准还有EIA;RS-232-C、EIA;RS-422-A、EIA;RS-423A、EIA;RS-485。这里只介绍EIA;RS-232-C(简称232,RS232)。例如,目前在IBM

    PC机上的COM1、COM2接口,就是RS-232C接口。

    EIA-RS-232C对电器特性、逻辑电平和各种信号线功能都作了规定:

    在TXD和RXD上:逻辑1(MARK)=-3V~-15V

    逻辑0(SPACE)=+3V~+15V

    在RTS、CTS、DSR、DTR和DCD等控制线上:

    信号有效(接通,ON状态,正电压)=+3V~+15V

    信号无效(断开,OFF状态,负电压)=-3V~-15V

    以上规定说明了RS-323C标准对逻辑电平的定义。对于数据(信息码):逻辑“1”(传号)的电平低于-3V,逻辑“0”(空号)的电平高于+3V;对于控制信号;接通状态(ON)即信号有效的电平高于+3V,断开状态(OFF)即信号无效的电平低于-3V,也就是当传输电平的绝对值大于3V时,电路可以有效地检查出来,介于-3V~+3V之间的电压无意义,低于-15V或高于+15V的电压也认为无意义,因此,实际工作时,应保证电平在±(3~15)V之间。

    TTL(晶体管-晶体管逻辑)电平(比如i2c通信)

    TTL电平信号被利用的最多是因为通常数据表示采用二进制规定,+5V等价于逻辑“1”,0V等价于逻辑“0”,这被称做TTL(晶体管-晶体管逻辑电平)信号系统,这是计算机处理器控制的设备内部各部分之间通信的标准技术。

    TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的,首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低,另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路;再者,计算机处理器控制的设备内部的数据传输是在高速下进行的,而TTL接口的操作恰能满足这个要求。TTL型通信大多数情况下,是采用并行数据传输方式,而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题,这些问题对可靠性均有影响。

    TTL输出高电平>2.4V,输出低电平<0.4V。在室温下,一般输出高电平是3.5V,输出低电平是0.2V。最小输入高电平和低电平:输入高电平>=2.0V,输入低电平<=0.8V,噪声容限是0.4V。

    从以上定义可以看出,这个两个电平是有不同的规定的,因此在使用到了这两种电平的接口进行通信时需经过转换处理,以便进行正确的数据传输。

    展开全文
  • TTL与CMOS 高低电平 电路区别比较

    千次阅读 2013-11-08 23:59:15
    TTL与CMOS 高低电平 电路区别比较 来源:互联网 作者: 一.TTL TTL集成电路的主要型式为晶体管-晶体管逻辑门(transistor-transistor logic gate),TTL大部分都采用5V电源。 1.输出高电平Uoh和输出低...

    TTL与CMOS 高低电平 电路区别比较

    来源:互联网 作者:

    一.TTL

    TTL集成电路的主要型式为晶体管-晶体管逻辑门(transistor-transistor logic gate),TTL大部分都采用5V电源。

    1.输出高电平Uoh和输出低电平Uol

    Uoh≥2.4V,Uol≤0.4V

    2.输入高电平和输入低电平

    Uih≥2.0V,Uil≤0.8V

    二.CMOS

    CMOS电路是电压控制器件,输入电阻极大,对于干扰信号十分敏感,因此不用的输入端不应开路,接到地或者电源上。CMOS电路的优点是噪声容限较宽,静态功耗很小。

    1.输出高电平Uoh和输出低电平Uol

    Uoh≈VCC,Uol≈GND

    2.输入高电平Uoh和输入低电平Uol

    Uih≥0.7VCC,Uil≤0.2VCC (VCC为电源电压,GND为地)

    从上面可以看出:

    在同样5V电源电压情况下,COMS电路可以直接驱动TTL,因为CMOS的输出高电平大于2.0V,输出低电平小于0.8V;而TTL电路则不能直接驱动CMOS电路,TTL的输出高电平为大于2.4V,如果落在2.4V~3.5V之间,则CMOS电路就不能检测到高电平,低电平小于0.4V满足要求,所以在TTL电路驱动COMS电路时需要加上拉电阻。如果出现不同电压电源的情况,也可以通过上面的方法进行判断。

    如果电路中出现3.3V的COMS电路去驱动5V CMOS电路的情况,如3.3V单片机去驱动74HC,这种情况有以下几种方法解决,最简单的就是直接将74HC换成74HCT(74系列的输入输出在下面有介绍)的芯片,因为3.3V CMOS 可以直接驱动5V的TTL电路;或者加电压转换芯片;还有就是把单片机的I/O口设为开漏,然后加上拉电阻到5V,这种情况下得根据实际情况调整电阻的大小,以保证信号的上升沿时间。

    三.74系列简介

    74系列可以说是我们平时接触的最多的芯片,74系列中分为很多种,而我们平时用得最多的应该是以下几种:74LS,74HC,74HCT这三种,这三种系列在电平方面的区别如下:

    输入电平 输出电平

    74LS TTL电平 TTL电平

    74HC COMS电平 COMS电平

    74HCT TTL电平 COMS电平

    ++++++++++++++++++++++++++++++++++++

    TTL和CMOS电平

    1、TTL电平(什么是TTL电平):

    输出高电平>2.4V,输出低电平<0.4V。在室温下,一般输出高电平是3.5V,输出低电平是0.2V。最小输入高电平和低电平:输入高电平>=2.0V,输入低电平<=0.8V,噪声容限是0.4V。

    2、CMOS电平:

    1逻辑电平电压接近于电源电压,0逻辑电平接近于0V。而且具有很宽的噪声容限。

    3、电平转换电路:

    因为TTL和COMS的高低电平的值不一样(ttl 5v<==>cmos 3.3v),所以互相连接时需要电平的转换:就是用两个电阻对电平分压,没有什么高深的东西。

    4、OC门,即集电极开路门电路,OD门,即漏极开路门电路,必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载,所以又叫做驱动门电路。

    5、TTL和COMS电路比较:

    1)TTL电路是电流控制器件,而CMOS电路是电压控制器件。

    2)TTL电路的速度快,传输延迟时间短(5-10ns),但是功耗大。COMS电路的速度慢,传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关,频率越高,芯片集越热,这是正常现象。

    3)COMS电路的锁定效应:

    COMS电路由于输入太大的电流,内部的电流急剧增大,除非切断电源,电流一直在增大。这种效应就是锁定效应。当产生锁定效应时,COMS的内部电流能达到40mA以上,很容易烧毁芯片。

    防御措施: 1)在输入端和输出端加钳位电路,使输入和输出不超过不超过规定电压。

    2)芯片的电源输入端加去耦电路,防止VDD端出现瞬间的高压。

    3)在VDD和外电源之间加限流电阻,即使有大的电流也不让它进去。

    4)当系统由几个电源分别供电时,开关要按下列顺序:开启时,先开启COMS路得电 源,再开启输入信号和负载的电源;关闭时,先关闭输入信号和负载的电源,再关闭COMS电路的电源。

    6、COMS电路的使用注意事项

    1)COMS电路时电压控制器件,它的输入总抗很大,对干扰信号的捕捉能力很强。所以,不用的管脚不要悬空,要接上拉电阻或者下拉电阻,给它一个恒定的电平。

    2)输入端接低内阻的信号源时,要在输入端和信号源之间要串联限流电阻,使输入的电流限制在1mA之内。

    3)当接长信号传输线时,在COMS电路端接匹配电阻。

    4)当输入端接大电容时,应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。

    5)COMS的输入电流超过1mA,就有可能烧坏COMS。

    7、TTL门电路中输入端负载特性(输入端带电阻特殊情况的处理):

    1)悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。

    2)在门电路输入端串联10K电阻后再输入低电平,输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知,只有在输入端接的串联电阻小于910欧 时,它输入来的低电平信号才能被门电路识别出来,串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。COMS门电路就不用考虑这些了。

    8、TTL电路有集电极开路OC门,MOS管也有和集电极对应的漏极开路的OD门,它的输出就叫做开漏输出。OC门在截止时有漏电流输出,那就是漏电流,为什么有漏电流呢?那是因为当三极管截止的时候,它的基极电流约等于0,但是并不是真正的为0,经过三极管的集电极的电流也就不是真正的 0,而是约0。而这个就是漏电流。

    开漏输出:OC门的输出就是开漏输出;OD门的输出也是开漏输出。它可以吸收很大的电流,但是不能向外输出的电流。所以,为了能输入和输出电流,它使用的时候要跟电源和上拉电阻一齐用。OD门一般作为输出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需要。

    9、什么叫做图腾柱,它与开漏电路有什么区别?

    TTL集成电路中,输出有接上拉三极管的输出叫做图腾柱输出,没有的叫做OC门。因为TTL就是一个三级关,图腾柱也就是两个三级管推挽相连。所以推挽就是图腾。一般图腾式输出,高电平400UA,低电平8MA

    +++++++++++++++++++++++++++++++++++++++++++

    CMOS 器件不用的输入端必须连到高电平或低电平, 这是因为 CMOS 是高输入阻抗器件, 理想状态是没有输入电流的. 如果不用的输入引脚悬空, 很容易感应到干扰信号, 影响芯片的逻辑运行, 甚至静电积累永久性的击穿这个输入端, 造成芯片失效.

    另外, 只有 4000 系列的 CMOS 器件可以工作在15伏电源下, 74HC, 74HCT 等都只能工作在 5伏电源下, 现在已经有工作在 3伏和 2.5伏电源下的 CMOS 逻辑电路芯片了.

    CMOS电平和TTL电平:

    CMOS逻辑电平范围比较大,范围在3~15V,比如4000系列当5V供电时,输出在4.6以上为高电平,输出在0.05V以下为低电平。输入在3.5V以上为高电平,输入在1.5V以下为低电平。

    而对于TTL芯片,供电范围在0~5V,常见都是5V,如74系列5V供电,输出在2.7V以上为高电平,输出在 0.5V以下为低电平,输入在2V以上为高电平,在0.8V以下为低电平。因此,CMOS电路与 TTL电路就有一个电平转换的问题,使两者电平域值能匹配。

    有关逻辑电平的一些概念 :

    要了解逻辑电平的内容,首先要知道以下几个概念的含义:

    1:输入高电平(Vih):保证逻辑门的输入为高电平时所允许的最小输入高电平,当输入电平高于Vih时,则认为输入电平为高电平。

    2:输入低电平(Vil):保证逻辑门的输入为低电平时所允许的最大输入低电平,当输入电平低于Vil时,则认为输入电平为低电平。

    3:输出高电平(Voh):保证逻辑门的输出为高电平时的输出电平的最小值,逻辑门的输出为高电平时的电平值都必须大于此Voh。

    4:输出低电平(Vol):保证逻辑门的输出为低电平时的输出电平的最大值,逻辑门的输出为低电平时的电平值都必须小于此Vol。

    5: 阀值电平(Vt):数字电路芯片都存在一个阈值电平,就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值,对于CMOS电路的阈值电平,基本上是二分之一的电源电压值,但要保证稳定的输 出,则必须要求输入高电平> Vih,输入低电平

    对于一般的逻辑电平,以上参数的关系如下:

    Voh > Vih > Vt > Vil > Vol

    6:Ioh:逻辑门输出为高电平时的负载电流(为拉电流)。

    7:Iol:逻辑门输出为低电平时的负载电流(为灌电流)。

    8:Iih:逻辑门输入为高电平时的电流(为灌电流)。

    9:Iil:逻辑门输入为低电平时的电流(为拉电流)。

    门电路输出极在集成单元内不接负载电阻而直接引出作为输出端,这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路(OC)、漏极开路(OD)、发射极开路(OE),使用时应审查是否接上拉电阻(OC、OD门)或下拉电阻(OE门),以及电阻阻值是否合适。对于集电极开路(OC)门,其上拉电阻阻值RL应满足下面条件:

    (1):RL < (VCC-Voh)/(n*Ioh+m*Iih)

    (2):RL > (VCC-Vol)/(Iol+m*Iil)

    其中n:线与的开路门数;m:被驱动的输入端数。

    10:常用的逻辑电平

    ·逻辑电平:有TTL、CMOS、LVTTL、ECL、PECL、GTL;RS232、RS422、LVDS等。

    ·其中TTL和CMOS的逻辑电平按典型电压可分为四类:5V系列(5V TTL和5V CMOS)、3.3V系列,2.5V系列和1.8V系列。

    ·5V TTL和5V CMOS逻辑电平是通用的逻辑电平。

    ·3.3V及以下的逻辑电平被称为低电压逻辑电平,常用的为LVTTL电平。

    ·低电压的逻辑电平还有2.5V和1.8V两种。

    ·ECL/PECL和LVDS是差分输入输出。

    ·RS-422/485和RS-232是串口的接口标准,RS-422/485是差分输入输出,RS-232是单端输入输出。

    ++++++++++++++++++++++++++++

    OC门,又称集电极开路(漏极开路)与非门门电路,Open Collector(Open Drain)。

    为什么引入OC门?

    实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上,将这些与非门上的数据(状态电平)用同一条导线输送出去。因此,需要一种新的与非门电路--OC门来实现“线与逻辑”。

    OC门主要用于3个方面:

    1、实现与或非逻辑,用做电平转换,用做驱动器。由于OC门电路的输出管的集电极悬空,使用时需外接一个上拉电阻Rp到电源VCC。OC门使用上拉电阻以输出高电平,此外为了加大输出引脚的驱动能力,上拉电阻阻值的选择原则,从降低功耗及芯片的灌电流能力考虑应当足够大;从确保足够的驱动电流考虑应当足够小。

    2、线与逻辑,即两个输出端(包括两个以上)直接互连就可以实现“AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用,而一般TTL门输出端并不能直接并接使用,否则这些门的输出管之间由于低阻抗形成很大的短路电流(灌电流),而烧坏器件。在硬件上,可用OC门或三态门(ST门)来实现。 用OC门实现线与,应同时在输出端口应加一个上拉电阻。

    3、三态门(ST门)主要用在应用于多个门输出共享数据总线,为避免多个门输出同时占用数据总线,这些门的使能信号(EN)中只允许有一个为有效电平(如高电平),由于三态门的输出是推拉式的低阻输出,且不需接上拉(负载)电阻,所以开关速度比OC门快,常用三态门作为输出缓冲器。

    +++++++++++++++++++++++++++++++++++++

    什么是OC、OD?

    集电极开路门(集电极开路 OC 或漏极开路 OD)

    Open-Drain是漏极开路输出的意思,相当于集电极开路(Open-Collector)输出,即TTL中的集电极开路(OC)输出。一般用于线或、线与,也有的用于电流驱动。

    Open-Drain是对MOS管而言,Open-Collector是对双极型管而言,在用法上没啥区别。

    开漏形式的电路有以下几个特点:

    a. 利用外部电路的驱动能力,减少IC内部的驱动。 或驱动比芯片电源电压高的负载.

    b.可以将多个开漏输出的Pin,连接到一条线上。通过一只上拉电阻,在不增加任何器件的情况下,形成“与逻辑”关系。这也是I2C,SMBus等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时,下降延是芯片内的晶体管,是有源驱动,速度较快;上升延是无源的外接电阻,速度慢。如果要求速度高电阻选择要小,功耗会大。所以负载电阻的选择要兼顾功耗和速度。

    c. 可以利用改变上拉电源的电压,改变传输电平。例如加上上拉电阻就可以提供TTL/CMOS电平输出等。

    d. 开漏Pin不连接外部的上拉电阻,则只能输出低电平。一般来说,开漏是用来连接不同电平的器件,匹配电平用的。

    正常的CMOS输出级是上、下两个管子,把上面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个:电平转换和线与。

    由于漏级开路,所以后级电路必须接一上拉电阻,上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的转换了。

    线与功能主要用于有多个电路对同一信号进行拉低操作的场合,如果本电路不想拉低,就输出高电平,因为OPEN-DRAIN上面的管子被拿掉,高电平是靠外接的上拉电阻实现的。(而正常的CMOS输出级,如果出现一个输出为高另外一个为低时,等于电源短路。)

    OPEN-DRAIN提供了灵活的输出方式,但是也有其弱点,就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电,所以当电阻选择小时延时就小,但功耗大;反之延时大功耗小。所以如果对延时有要求,则建议用下降沿输出。

    展开全文
  • 当逻辑门输出端是低电平时,灌入逻辑门的电流称为灌电流,灌电流越大,输出端的低 ...超过这个数值, TTL 逻辑门的规范规定 UOLMAX≤0.4~0.5V(STC15 的 UOLMAX为 0.7V)。所以,灌 电流有一个上限。 当...

    当逻辑门输出端是低电平时,灌入逻辑门的电流称为灌电流,灌电流越大,输出端的低
    电平就越高。由三极管输出特性曲线也可以看出,灌电流越大,饱和压降越大,低电平越大。
    然而,逻辑门的低电平是有一定限制的,它有一个最大值 UOLMAX。在逻辑门工作时,不允许
    超过这个数值, TTL 逻辑门的规范规定 UOLMAX≤0.4~0.5V(STC15 的 UOLMAX为 0.7V)。所以,灌
    电流有一个上限。
    当逻辑门输出端是高电平时,逻辑门输出端的电流是从逻辑门中流出,这个电流称为拉
    电流。拉电流越大,输出端的平就越低高电。这是因为输出级三极管是有内阻的,内阻上的
    电压降会使输出电压下降。拉电流越大,输出端的高电平越低。然而,逻辑门的高电平是有
    一定限制的,它有一个最小值 UOHMIN。在逻辑门工作时,不允许超过这个数值, TTL 逻辑门的
    规范规定 UOHMIN≥2.4V(STC15 的 UOLMAX为 1.8V)。所以,拉电流也有一个上限。

    在集成电路中,吸电流、拉电流输出和灌电流输出是一个很重要的概念。拉即泄,主动
    输出电流,是从输出口输出电流;灌即充,被动输入电流,是从输出端口流入;吸则是主动
    吸入电流,是从输入端口流入。
     

    展开全文
  • 3.4 TTL门电路1. 双极性三极管的开关特性(静态)图1在数字电路中,三极管作为开关元件,主要工作在饱和和截止两种开关状态,放大区只是极短暂的过渡状态。2. 三极管的开关时间(动态特性)图2(1) 开启时间ton :三极管...

    3.4 TTL门电路

    1. 双极性三极管的开关特性(静态)

    7aeb5b95b7dd5f8dbc117156bcd0a106.png

    图1

    在数字电路中,三极管作为开关元件,主要工作在饱和和截止两种开关状态,放大区只是极短暂的过渡状态。

    2. 三极管的开关时间(动态特性)

    bf2dce7f81105765e47ec57f3956db2f.png

    图2

    (1) 开启时间ton :三极管从截止到饱和所需的时间。

    ton = td +tr

    td :延迟时间 tr :上升时间

    (2) 关闭时间toff :三极管从饱和到截止所需的时间。

    toff = ts +tf

    ts :存储时间(几个参数中最长的;饱和越深越长)

    tf :下降时间

    toff > ton 。 

    开关时间一般在纳秒数量级。高频应用时需考虑

    3. TTL反相器(Transistor-Transistor Logic)

    40d13efcb4a6e9b856f59183015032c4.png

    图3

    d49e944df5dd85372eedfa82e0215eca.png

    图4

    Ø采用推拉式输出级利于提高开关速度和负载能力

    VT3组成射极输出器,优点是既能提高开关速度,又能提高负载能力。

    当输入高电平时,VT4饱和,uB3=uC2=0.3V+0.7V=1V,VT3和VD截止,VT4的集电极电流可以全部用来驱动负载。

    当输入低电平时,VT4截止,VT3导通(为射极输出器),其输出电阻很小,带负载能力很强。

    可见,无论输入如何,VT3和VT4总是一管导通而另一管截止。这种推拉式工作方式,带负载能力很强。

    019ca33210c537ea03f8fd740d2af784.png

    图5

    8eccaea78aad6463d3819e10723d9882.png

    图6

    b7375589bd15332483fb90ffc17edc86.png

    图7

    8c794e08fde5bc207dae5f88539ef45f.png

    图8

    38a4f4b966cdd009854731351bca338a.png

    图9

    两个重要参数:

    (1) 输入短路电流IIS

    uI = 0V时,iI从输入端流出。

    iI =-(VCC-UBE1)/R1 =-(5-0.7)/4 ≈-1.1mA

    (2) 高电平输入电流IIH

    当输入为高电平时,VT1的发射结反偏,集电结正偏,处于倒置工作状态,倒置工作的三极管电流放大系数β反很小(约在0.01以下),所以

    iI = IIH =βiB2

    IIH很小,约为10μA左右。

    Ø输入负载特性

    TTL反相器的输入端对地接上电阻RI 时,uI随RI 的变化而变化的关系曲线。

    68eac96c384d66c453d11f432ba97f33.png

    图10

    b8f7824e5ae3d83dd61fe380e14a754c.png

    图11

    85145d0eec2f045da8546a1b715dec36.png

    图12

    (1) 关门电阻ROFF —— 在保证门电路输出为额定高电平的条件下,所允许RI 的最大值称为关门电阻。典型的TTL门电路ROFF≈ 0.7kΩ。

    (2) 开门电阻RON—— 在保证门电路输出为额定低电平的条件下,所允许RI 的最小值称为开门电阻。典型的TTL门电路RON≈ 2kΩ。

      数字电路中要求输入负载电阻RI ≥ RON或RI ≤ ROFF ,否则输入信号将不在高低电平范围内。

      振荡电路则令 ROFF ≤ RI ≤ RON使电路处于转折区。

    5d67eede4fa85c76362a679de64818cf.png

    图13

    291b0622b9b3d2d4a509740e27b7f1a6.png

    图14

    f4b7dd98b57a1df4e7e1c737ae90f745.png

    图15

    a5f671a9812e2d1df26fd003fc88d6c8.png

    图16

    5bd7938e8c18ddc0191d55ba72891bfa.png

    图17

    展开全文
  • TTL电平CMOS电平

    2016-09-10 10:35:28
    单片机 模拟 器件搜索 半导体基础知识 放大电路分析 放大电路频率特性 负反馈放大电路 集成运算放大器 ...TTL电平CMOS电平 来源:http://www.21ic.com/jichuzhishi/analog/ques
  • TTL电平和CMOS电平总结

    2017-05-26 20:23:11
    TTL电平和CMOS电平总结 1,TTL电平:   输出高电平>2.4V,输出低电平=2.0V,输入低电平 ... 因为TTL和COMS的高低电平的值不一样(ttl 5vcmos 3.3v),所以互相连接时需要电平的转换 4,OC门,
  • TTL和CMOS电平总结

    2021-01-20 05:37:12
    简介:本文总结了TTL和CMOS电平的特点、使用方式等内容 。  1,TTL电平(什么是TTL电平): ...  输出高电平>2.4V,输出低电平<0>=2.0V,输入低电平...  3.CMOS的高低电平之间相差比较大、抗干扰性强,TTL则相差小
  • 逻辑高低电平

    千次阅读 2018-02-23 17:06:48
    关于逻辑高低电平 1) 5V CMOS、 HC、 AHC、 AC中, 输入大于3.5V算高电平 | | 输入小于1.5V算低电平; 2) 5V TTL 、ABT 、AHCT、 HCT、 ACT中 , 输入大于2V算高电平 | | 输入小于0.8V算低电平...
  • TTL电平、COMS电平、232电平、USB电平的区别与转换方法一、电平信号的主要特性电平 输入 输出特点 高低高低TTL大于2.0小于1.2V大于2.4V小于0.8V所有的主控制芯片引脚(包括串口的RX,TX,普通IO口)都是TTL电平,...
  • TTL电平

    2017-11-16 08:57:00
    什么是ttl电平 TTL电平信号被利用的最多是因为通常数据表示采用二进制规定,+5V等价于逻辑"1",0V等价于逻辑"0",这被称做TTL(晶体管-晶体管逻辑电平)信号系统,这是计算机处理器控制的设备内部各部分之间通信的...
  • TTL电平和CMOS电平

    2009-11-12 09:33:17
    高低电平是与电源有关的,TTL和CMOS电路是不同的CMOS的电源电压不同,高低电平也不同。 TTL电路的电平就叫TTL 电平,CMOS电路的电平就叫CMOS电平 TTL集成电路的全名是晶体管-晶体管逻辑集成电路(Transistor-...
  • 在使用TTL或CMOS数字集成电路时,只有对它们的输入、输出高、低电平值了解清楚,在应用数字集成电路时才能保证得到预期的效果。 这里以TTL型数字集成电路74LS04M(反相器)与CMOS型数字集成电路CD4069(反相器)为例,...
  • TTL电平与CMOS电平

    2017-08-23 10:00:25
    原文链接:... 来源:21ic 作者: ...关键字:CMOS TTL 电平 ...什么是ttl电平 ...TTL电平信号被利用的最多是因为通常数据表示采用二进制规定,+5V等价于逻辑"1",0V等价于逻辑"0",这被称
  • TTL电平 和 232电平的区别和转化

    万次阅读 2017-06-26 11:35:59
    之前用stm32与电脑做串口通讯,使用了USB转TTL电平模块。一直没有弄清楚其什么是RS232电平,什么是TTL电平,以及为什么他们要相互转化。    什么是TTL电平:  TTL(晶体管-晶体管逻辑电平),这是计算机...
  • TTL电平,CMOS电平

    2009-12-12 18:09:00
    3,电平转换电路: 因为TTL和COMS的高低电平的值不一样(ttl 5vcmos 3.3v),所以互相连接时需要电平的转换:就是用两个电阻对电平分压,没有什么高深的东西。哈哈 4,OC门,即集电极开路门电路,
  • 什么是ttl电平 TTL电平信号被利用的最多是因为通常数据表示采用二进制规定,+5V等价于逻辑"1",0V等价于逻辑"0",这被称做TTL(晶体管-晶体管逻辑电平)信号系统,这是计算机处理器控制的设备内部各部分之间通信的...
  • 简介:本文总结了TTL和CMOS电平的特点、使用方式等内容 。  1,TTL电平(什么是TTL电平): ...  输出高电平>2.4V,输出低电平<0>=2.0V,输入低电平<...  3.CMOS的高低电平之间相差比较大、抗干扰性强,TTL则相

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 2,535
精华内容 1,014
关键字:

ttl高低电平范围