精华内容
下载资源
问答
  • TTL输入端悬空相当于高电平的原因

    千次阅读 2020-05-07 09:50:25
    TTL输入端悬空相当于高阻抗

    在这里插入图片描述TTL输入端悬空相当于高阻抗
    由图片里的公式可知 输入端电压为高电平

    展开全文
  • 引言  本来是数字电路学习时很重要的考点,但是总容易忘掉,所以记录一下~ 内容  TTL   TTL电路中的TTL是Transistor-Transistor-Logic的英文缩写,指的是晶体管逻辑电路,即TTL...悬空输入可以是  a.接到VDD

    引言

      本来是数字电路学习时很重要的考点,但是总容易忘掉,所以记录一下~

    内容

     TTL 

      TTL电路中的TTL是Transistor-Transistor-Logic的英文缩写,指的是晶体管逻辑电路,即TTL门是又三极管组成的。

      由三极管的阻抗特性可知,当输入端串联电阻时,会影响TTL电路的输入电压,当输入端串联电阻大于1kΩ时,即使串联电阻后接地,其输入端的电压相当于高电平。

      所以针对TTL门可以展开讨论:

      (1)与门、与非门。悬空输入可以是

          a.接到VDD

          b.与一条输入并联

          c.串联大于1kΩ电阻接地

          d.悬空

        虽然c和d原则上可行,但从电路可靠性的角度来说不建议这么处理。

      (2)或门、或非门。悬空输入可以是

          a.接到地

          b.与一条输入并联

          c.串联小于1kΩ电阻接地

        直接接地就最好了。

     MOS

      由MOS管的特性可知,MOS管输入阻抗很大。输入阻抗大,对于微弱信号的捕捉能力就很强(简单地把干扰源等效为一个理想电压源和一个内阻的串联,输入电阻越大输入的分压越大),所以悬空时很容易受周围信号的干扰。

      所以,严禁悬空,该接地接地,该接VDD接VDD。

    展开全文
  • 1. CMOS是场效应管构成,TTL为双极晶体管构成。CMOS典型门电路TTL门电路2.COMS的逻辑电平范围比较大(5~15V),TTL只能在5V下工作3.CMOS的高低电平之间相差比较大、抗干扰性强,...6.TTL门电路的输入端悬空相当于1,...

    1. CMOS是场效应管构成,TTL为双极晶体管构成。

    6db7972d3ce27f0b512c7ce60b9e68ff.gif

    CMOS典型门电路

    b02f32eb0294a8bd4ce644f5febc451f.gif

    TTL门电路

    2.COMS的逻辑电平范围比较大(5~15V),TTL只能在5V下工作

    3.CMOS的高低电平之间相差比较大、抗干扰性强,TTL则相差小,抗干扰能力差

    4.CMOS功耗很小,TTL功耗较大(1~5mA/门)

    5.CMOS的工作频率较TTL略低,但是高速CMOS速度与TTL差不多相当。

    6.TTL门电路的输入端悬空相当于1,CMOS门电路的输入端不允许悬空。

    其中RS232采用 负逻辑 -15v ~ -3v 代表1

    +3v ~ +15v 代表0.

    ——————————————————————————

    CMOS电平和TTL电平:CMOS逻辑电平范围比较大,范围在3~15V,比如4000系列(4011与非门),当5V供电时,输出在4.6以上为高电平,输出在0.05V以下为低电平。输入在3.5V以上为高电平,输入在1.5V以下为低电平。

    而对于TTL芯片,供电范围在0~5V,常见都是5V,如74系列5V供电,输出在2.7V以上为高电平,输出在 0.5V以下为低电平,输入在2V以上为高电平,在0.8V以下为低电平。

    几个重要参数

    输入高电平(Vih):保证逻辑门的输入为高电平时所允许的最小输入高电平,当输入电平高于Vih时,则认为输入电平为高电平。

    输入低电平(Vil):保证逻辑门的输入为低电平时所允许的最大输入低电平,当输入电平低于Vil时,则认为输入电平为低电平。

    输出高电平(Voh):保证逻辑门的输出为高电平时的输出电平的最小值,逻辑门的输出为高电平时的电平值都必须大于此Voh。

    输出低电平(Vol):保证逻辑门的输出为低电平时的输出电平的最大值,逻辑门的输出为低电平时的电平值都必须小于此Vol。

    0400553a2506d9f8523032351c806e3c.png

    Ioh:逻辑门输出为高电平时的负载电流(为拉电流)。(拉和灌是站在外围电路的角度上考虑的)

    Iol:逻辑门输出为低电平时的负载电流(为灌电流)。

    Iih:逻辑门输入为高电平时的电流(为灌电流)。

    Iil:逻辑门输入为低电平时的电流(为拉电流)。

    展开全文
  • 1. CMOS是场效应管构成,TTL为双极晶体管构成。CMOS典型门电路TTL门电路2.COMS的逻辑电平范围比较大(5~15V),TTL只能在5V下工作3.CMOS的高低电平之间相差比较大、抗干扰性强,...6.TTL门电路的输入端悬空相当于1,...

    1. CMOS是场效应管构成,TTL为双极晶体管构成。

    8bd1c1c71db5f381bcf0aa198835997a.gif

    CMOS典型门电路

    8b51412ed896f1135538c9173bcdc4ed.gif

    TTL门电路

    2.COMS的逻辑电平范围比较大(5~15V),TTL只能在5V下工作

    3.CMOS的高低电平之间相差比较大、抗干扰性强,TTL则相差小,抗干扰能力差

    4.CMOS功耗很小,TTL功耗较大(1~5mA/门)

    5.CMOS的工作频率较TTL略低,但是高速CMOS速度与TTL差不多相当。

    6.TTL门电路的输入端悬空相当于1,CMOS门电路的输入端不允许悬空。

    其中RS232采用 负逻辑 -15v ~ -3v 代表1

    +3v ~ +15v 代表0.

    ——————————————————————————

    CMOS电平和TTL电平:CMOS逻辑电平范围比较大,范围在3~15V,比如4000系列(4011与非门),当5V供电时,输出在4.6以上为高电平,输出在0.05V以下为低电平。输入在3.5V以上为高电平,输入在1.5V以下为低电平。

    而对于TTL芯片,供电范围在0~5V,常见都是5V,如74系列5V供电,输出在2.7V以上为高电平,输出在 0.5V以下为低电平,输入在2V以上为高电平,在0.8V以下为低电平。

    几个重要参数

    输入高电平(Vih):保证逻辑门的输入为高电平时所允许的最小输入高电平,当输入电平高于Vih时,则认为输入电平为高电平。

    输入低电平(Vil):保证逻辑门的输入为低电平时所允许的最大输入低电平,当输入电平低于Vil时,则认为输入电平为低电平。

    输出高电平(Voh):保证逻辑门的输出为高电平时的输出电平的最小值,逻辑门的输出为高电平时的电平值都必须大于此Voh。

    输出低电平(Vol):保证逻辑门的输出为低电平时的输出电平的最大值,逻辑门的输出为低电平时的电平值都必须小于此Vol。

    8834ed75bb51f45fd4fb51f50cc9cf71.png

    Ioh:逻辑门输出为高电平时的负载电流(为拉电流)。(拉和灌是站在外围电路的角度上考虑的)

    Iol:逻辑门输出为低电平时的负载电流(为灌电流)。

    Iih:逻辑门输入为高电平时的电流(为灌电流)。

    Iil:逻辑门输入为低电平时的电流(为拉电流)。

    展开全文
  • TTL电平最常用于有关电专业,如:电路、数字电路、微机原理与接口技术、单片机等课程中都有所涉及。在数字电路中只有两种电平(高和低)高电平+5V、低电平0V.同样运用比较广泛的还有CMOS电平、232电平、485电平等。TTL...
  • 关于电平,是日常电气电子技术工作中经常遇到的问题,那么TTL电平、CMOS电平、RS232电平到底有哪些区别?TTL电平(一)TTL高电平3.6~5V,低...TTL电路不使用的输入端悬空为高电平另外,CMOS集成电路电源电压可以在较大...
  • TTL电平信号被利用的最多是因为通常数据表示采用二进制规定,+5V等价于逻辑"1",0V等价于逻辑"0",这被称做TTL(晶体管-晶体管逻辑电平)信号系统,这是计算机处理器控制的设备内部各部分之间通信的标准技术。TTL电平...
  • TTL门电路与CMOS门电路引脚是否能悬空及原因解释

    万次阅读 多人点赞 2018-05-06 12:20:59
    COMS集成电路的输入阻抗很高,输入端悬空,会受到感应信号的干扰而误认为是有效输入信号,易出现错误的输出,故引脚不可悬空。且由于COMS的内部为MOS管,故电流非常小,所以引脚不论是接大电阻还是小电阻,都算低...
  • 1,TTL电平:输出高电平>2.4V,输出低电平<0.4V。在室温下,一般输出高电平是3.5V,输出低电平是0.2V。最小输入高电平和低电平:输入高电平>=2.0V,输入低电平<=0.8V,噪声容限是0.4V。2,CMOS电平:1...
  • TTL电路TTL集成电路的主要型式为晶体管-晶体管逻辑门(transistor-transistor logic gate),TTL大部分都采用5V电源。1.输出高电平Uoh和输出低电平UolUoh≥2.4V,Uol≤0.4V2.输入高电平和输入低电平Uih≥2.0V,Uil≤...
  • 一、CMOS与TTL电路的区别 1) CMOS是场效应管构成(单极性电路),TTL为双极晶体管构成(双极性电路) 2)COMS的逻辑电平范围比较大(5~15V),TTL只能在5V下工作 3)CMOS的高低电平之间相差比较大、抗干扰性强,TTL则...
  • 什么是TTL电平?TTL电平信号被利用的最多是因为通常数据表示采用二进制规定,+5V等价于逻辑"1",0V等价于逻辑"0",这被称做TTL(晶体管-晶体管逻辑电平)信号系统,这是计算机处理器控制的设备内部各部分之间通信的...
  • 为什麽CMOS电路的输入端不准悬空,而TTL电路的输入端不准串接大电阻? https://zhidao.baidu.com/question/75609926.html?qbl=relate_question_1&amp;word=%CA%E4%C8%EB%B6%CB%B4%AE%BD%D3%D0%A1%B5%E7%D7%E8  ...
  • CMOS和TTL集成门电路在实际使用时经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能使电路正常而稳定的工作?本文给出了解决这个问题的方法,供大家参考。CMOS门电路CMOS门电路一般是由MOS...
  • 悬空断开)这个高电压(高电平),是自己产生的! 会和外来的信号一样吗? 真实地接一个高电平信号,会对后接电路产生驱动和作用,产生影响;不接信号,哪来因素对后面电路产生作用力影响力呢? ----电路没学好...
  • )↑↑↑ 典型TTL逻辑与非门工作原理 多发射级晶体管导通状态 TTL电路与非门逻辑简化方式 与非门电压传输特性 视频看完,立即做一道题检验你的学习成果,下图中输入和输出的逻辑关系是什么? 福利:请将你的答案写在...
  • 本文主要讲一下关于TTL电平、CMOS电平、RS232电平的定义以及区别,希望对大家有所帮助。(一)、TTL电平标准TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的。首先计算机处理器控制的设备内部的数据...
  • 【E问E答】CMOS和TTL集成门电路多余输入端如何处理?出处:维库电子市场网 发布于:2016-07-07 14:50:21CMOS和TTL集成门电路在实际使用时经常遇到这样一个问题,即输入端有多余的,如何正确处理这些多余的输入端才能...
  • TTL和CMOS的区别

    万次阅读 多人点赞 2019-05-15 19:34:17
    什么是TTL电平,什么是CMOS电平,他们的区别 (一)TTL高电平3.6~5V,低电平0V~2.4V ...TTL电路不使用的输入端悬空为高电平 另外,CMOS集成电路电源电压可以在较大范围内变化,因而对电源的要求不像TTL集成电路...
  • TTL与coms区别

    2018-05-15 13:00:53
    什么是TTL电平,什么是CMOS电平,他们的区别(一)TTL高电平3.6~5V,低... TTL电路不使用的输入端悬空为高电平 另外,CMOS集成电路电源电压可以在较大范围内变化,因而对电源的要求不像TTL集成电路那样严格。 用...
  • TTL与CMOS详解

    2012-07-03 12:32:35
    什么是TTL电平,什么是CMOS电平,他们的区别 (一)TTL高电平3.6~5V,低电平0V~2.4V CMOS电平Vcc可达到12V ...TTL电路不使用的输入端悬空为高电平 另外,CMOS集成电路电源电压可以在较大范围内变化,因而对...
  • TTL电平与CMOS电平

    千次阅读 2013-12-06 21:22:55
    什么是TTL电平,什么是CMOS电平,他们的区别 (一)TTL高电平3.6~5V,低电平0V~2.4V... TTL电路不应用的输入端悬空为高电平 另中,CMOS集成电路电源电压可以在较大范畴内变动,因此对电源的要供不像TTL集成电路这样严格。
  • 也就是说,从输出端看过去,相当于输入了高电平信号,所以TTL输入悬空状态和输入高电平等效。 2.输入端是低电平串联10KΩ电阻,相当于输入高电平 TTL门电路的输入端负载特性,只有在输入端接的串联电阻小于910Ω的...
  • CMOS 与 TTL 的区别

    2010-04-13 12:55:00
    (一) TTL 高电平 3.6~5V,低电平 0V~2.4VCMOS 电平 Vcc 可...TTL 电路不使用的输入端悬空为高电平,另外,CMOS 集成电路电源电压可以在较大范围内变化,因而对电源的要求不像 TTL 集成电路那样严格。用 TTL 电平他们就
  • 目录1.TTL门电路输入端2.CMOS门电路输入端3.三态输出门电路4.漏极开路输出门电路(OD)5.集电极开路输出门电路(OC)6...也就是说,从输出端看过去,相当于输入了高电平信号,所以TTL输入悬空状态和输入高电平等效。...
  • 集成电路按晶体管的性质分为TTL和CMOS两大类,TTL以速度见长,CMOS以功耗低而著称,其中CMOS电路以其优良的特性成为目前应用最广泛的集成电路。有初学者在使用CMOS集成电路时,有些多余的输入端,做悬空处理,是非常...
  • ..CMOS电路不使用的输入端不能悬空,会造成逻辑混乱。这是为什么?CMOS电路的输入阻抗非常高,很容易受到干扰,所以必须将不用的输入端接地.集成电路按晶体管的性质分为TTL和CMOS两大类,TTL以速度见长,...

空空如也

空空如也

1 2 3 4 5 ... 12
收藏数 237
精华内容 94
关键字:

ttl悬空