USB2.0接口定义
 
USB2.0接口 是 Universal Serial Bus 的缩写，由 Compaq, Digital, IBM, Intel, Microsoft, NEC, Northern Telecom出品。外观pc一侧为 4 针公插，设备一侧为 4 针母插。两根信号线两跟电源线，进行全双工模式的高速数据传输。 
 
 
 
 
USB2.0接口引脚定义表
 
 
 
 
 
 
 
 
 
Pin
 
 
 
 
Name
 
 
 
 
Description
 
 
 
 
1
 
 
 
 
VCC
 
 
 
 
+5 VDC
 
 
 
 
2
 
 
 
 
D-
 
 
 
 
Data -
 
 
 
 
3
 
 
 
 
D+
 
 
 
 
Data +
 
 
 
 
4
 
 
 
 
GND
 
 
 
 
Ground
 
 
 
 
请详见下图：
 

 
 
  
 
   
USB2.0接口管脚定义  
 
   
 
 
  
 
  
 
   

        
   
 
  
 
 
 
 

     USB，是英文U
  niversal S
  erial B
  us（
  通用串行总线）的缩写，而其中文简称为“通串线”，是一个
  外部总线标准，用于规范电脑与
  外部设备的连接和通讯。是应用在PC领域的接口技术。USB接口支持设备的即插即用和
  热插拔功能。USB是在1994年底由
  英特尔、
  康柏、IBM、
  Microsoft等多家公司联合提出的。
  外观上计算机一侧为 4 针公插，设备一侧为 4 针母插。
 
 
 

   
  usb引脚定义:
 
 
 

   
  
 
   

    
   
 
   
 
    
mini usb引脚定义:
 
    
针脚
名称
说明
接线颜色
1
V CC
电源+5V
红
2
DATA-
数据线负极
白
3
DATA+
数据线正极
绿
4
ID
A型：与地相连
 
B型：不接地(空)
5
GND
接地
黑
    


 
 
   
  其中
   ID脚在OTG功能中才使用。由于Mini-USB接口分Mini-A、B和AB接口。如果你的系统仅仅是用做Slave，那么就使用B接口。系统控制器会判断ID脚的电平判断是什么样的设备插入，如果是高电平，则是B接头插入，此时系统就做主模式(master mode)。如果ID为低，则是A接口插入，然后系统就会使用HNP对话协议来决定哪个做Master，哪个做Slave。
  
 
  
 
   

    
   
 
   

    从左往右依次为：
    miniUSB公口(A型插头)、miniUSB公口(B型插头)、USB公口(B型)、USB母口(A型插座)、USB公口(A型插头)
   
 
   
 
    

     
    
 
     
   
  
   
 
   

    注：
   
 
  
 
  

   在USB插头的四个触电中，电源和地这两个触点比较长，中间两条D+和D-相对较短一点。这是为了支持热插拔而专门设计的硬件结构。当USB插入时，先接通GND和Vbus，而后接通数据线。当USB拔下来时，先断开数据线，再断开Vbus和GND。这样就保证了在插拔过程一只，不会出现有数据信号而无电源的情况。如果数据线早于电源线接通，则可能会让芯片I/O引脚 电压比较电源电压高，从而导致我们常说的芯片闩锁（Latch Up）现象
  
 
  

    
  
 
  

    
  
 
 
 
转载于:https://www.cnblogs.com/xiheji/p/5122519.html

虽然常常设计usb接口电路，但是还是经常分不清楚引脚顺序，哈哈！！
 今天恰好溜达的时候看到了这些资料，记录下来供查询方便。
 
 USB –Type-C插头是可反转使用的，任一方向插入均可；无论怎样插入，电源的连接都是正确的。由于插座上含有两组连在一起的数据线D+/D-，所以插头以任意方向插入时数据线都是连通的。用于高速通讯的TX/RX不能被连接在一起，所以CC线被用于对电缆的插入方向进行标识，并经由硬件线路对TX/RX进行路由，确保配置正确
 
 
USB Type-C标准相对于旧标准的另一不同点是它引入了双角色能力。每根USB Type-C电缆的两端都是完全等同的，这就意味着连接起来的两台设备必须相互进行沟通以确定自己应作为主机还是外设而存在。角色的沟通需针对数据和电源分别进行，此工作在电缆接通之后就要进行。用于数据通讯的主机端口被称为下行端口 (Downstream Facing Port, DFP)，外设端口被称为上行端口 (Upstream Facing Port, UFP)。而电源方面，供电端被称为源端 (Source)，耗电端被称为吸端 (Sink)。有的设备既可以有数据上的双角色 (Dual Roles of Data, DRD) 能力，又具有电源上的双角色 (Dual Roles of Power, DRP) 能力。CC线在两台设备连接期间能起到定义电源角色的作用。
USB Type-C系统带来的另一个好处是较高的供电能力。传统的USB电缆只容许提供2.5W功率，USB Type-C电缆则容许提供高达5V/3A即15W的最大功率，如果采用了电源传输 (Power Deliver, PD) 协议，电压电流指标就可以提升到20V/5A即100W的最大功率，这就容许通过USB端口为大型设备如监视器等设备供电，也容许对含有大型电池包的笔记本电脑等设备进行充电。新的USB PD 3.0协议还支持可编程电源 (Programmable Power Supply, PPS) 协议，容许对总线电压和电流进行精确调节，而电压则可以低于5V。利用这样的协议，使用可调的总线电压对电池进行直接充电的高效直充系统就成为可能，这时的总线电压可以低达3V。标准的Type-C电缆额定的负载能力是3A，当更高的电流出现时，含有电子标签的电缆就必须被使用了，其中的电子标签可经CC线对电缆的能力进行标识。电子标签需要的电源供应是5V的，可用CC线经由电缆的VCONN向其提供。
 部分文字和图片引用：https://www.richtek.com/Design%20Support/Technical%20Document/AN056?sc_lang=zh-CN

基于FPGA的USB2.0接口通信
 
概述
 
本文主要介绍一种基于FPGA的FT232H接口通信开发方案。传统的USB通信开发对工程人员的要求比较高，除了上层应用软件以外，还需要掌握一定的USB传输协议、固件编程以及底层驱动等等。对于FPGA固件开发人员来说，我只关心数据如何可以正确的收发，说白了就是给我说清楚接口交互时相关信号之间的时序关系即可，其他的内容并不是这么关心。FTDI公司的FT232H应运而生，他把USB的相关协议封装在芯片内部，只把数据端口部分开发给工程开发人员。与市面上另外一款USB芯片（cypress的CY7C68013）相比，FT232H在模式配置上，有官方提供的工具软件直接进行模式配置，而不需要像前者那样，还要编写模式配置的相关代码，从而大大提高开发效率。
 
接口芯片FT232H
 
FT232H是一款单通道的高速USB转UART/FIFO芯片，支持USB2.0协议。通过配套的软件可以配置成不同的应用模式，如下图所示：
 
 
 
FT232H的内部结构
从图1中我们可以了解到，FT232H芯片内部可以划分为UTMI_PHY、USB_protocol and FIFO ctrol、Tx/Rx Buffer、MPSSE/Multi_purpose UART/FIFO controler以及EEPROM_interface这几部分。其中MPSSE/Multi_purpose UART/FIFO controler是面向用户设计的IO，通过配置成不同的模式，管脚对应的定义不一样。
 
         我们通过把FT232H配置成同步FIFO模式，已达到最快的传输速率。
 
 
FIFO模式下的拓扑结构
软件设计
 
芯片工作模式配置
 
FT232H在出厂的时候，默认是UART模式，配置长同步FIFO模式，需要通过官方提供的配置软件FT_PROG进行配置，配置过程十分简单，如下：
 
 
 
 
 
 
如上图所示，配置过程大体上可以分为上述3个步骤。需要注意的是在进行第一步之前，PC上需要安装好相应的驱动，才能够识别出芯片；还有一个需要注意的地方是，Property中product_desc里面的值可以自己修改，但是上位机一定要与之对应，否则编写的上位机软件有可能打不开设备。
 
代码设计
 
 
同步FIFO模式下的读写时序关系
发送端（FPGA--->USB--->PC）
 
 
通常来说，为了处理好异时钟域数据传输问题，都会在FPGA端例化一个FIFO来作为与USB接口交互的缓存。在数据发送有个需要注意的地方，当发送速率比USB传输速率快，FT232H内部缓存被填满的时候（TXE#被拉高），会出现丢数据情况。在处理的时候需要特别注意一下。
 
我们画一下相关时序就知道怎么回事了。
 
 
FIFO常规模式下时序图
从图中可以看出，FIFO的读使能持续了5个clk,由于FIFO的输出最少都有1个clk的延迟，所以这次数据传输只传输了4个有效数据，剩下一个数据只能由下一次传输，当然这种情况，在传输流式的数据是没有问题的，碰上我之前的项目，读写由上位机发起，并且读写的数据长度也由上位机决定的时候，就会出现上位机会少接收一个数据的现象。
 
         那么有没有办法解决这种现象呢？答案是肯定的，我比较推荐的一种方法如下：
 
 
First_word Fall through模式的时序
将例化FIFO的时候，设置成First_word Fall through模式就可以了，至于这种模式是什么，请自行度娘脑补一下。
 
 
 
 
         方法还有很多，只要时序对的上即可。
 
接收端（PC—>USB--->FPGA）
 
 
 
接收端的设计比较简单，这里就不展开论述了。