精华内容
下载资源
问答
  • EDA的原理框图

    2021-01-19 22:58:00
    原理框图就是通过一个设计实体内部各个组成部件的互连来描述系统的内部组成及其相互之间的关系的一种图形表示模型。根据其描述的抽象层次,原理框图有门级、寄存器级、芯片级、系统级原理框图等几种。如图是门级、...
  • 智能手机原理框图

    2018-11-16 11:34:23
    智能手机原理框图,可用于手机电源电路学习设计。LDO be used for digital Baseband≈ Processor and RF PA
  • QPSK调制解调原理,有原理框图及步骤接收,非常详细。QPSK是数字调制方式的一种,非常常见,有需要的朋友可以下载看看!
  • 本文主要讲了信号发生器原理框图,下面一起来学习一下
  • HDLC FPGA设计原理框图PPT
  • 典型变频器的原理框图如图所示  尽管国内目前应用的变频器的品牌有约120种之多,外观不同,结构各异,但基本电路结构是相似的,主要有:  1)主电路一对低压变频器来说,其主电路几乎均为电压型交—直一交电路...
  • linux0.11内核原理框图

    2015-07-31 11:04:13
    linux0.11内核原理框图 VISIO版
  • 原理框图就是通过一个设计实体内部各个组成部件的互连来描述系统的内部组成及其相互之间的关系的一种图形表示模型。根据其描述的抽象层次,原理框图有门级、寄存器级、芯片级、系统级原理框图等几种。如图是门级、...
  • 主要描述了fpga设计中的关键模块fifo模块的连接关系及输入输出
  • 通过这个框图,知道整个过程,明白其中的工作原理,对电路进行设计
  • OFDM 原理框图OFDM.pdf发送方大法师法大法师法
  • 接收机解调原理框图

    2019-10-04 10:46:38
    RS公司 低中频全数字化调制与解调 转载于:https://www.cnblogs.com/brissnote/p/3463838.html

    RS公司

    低中频全数字化调制与解调

     

    转载于:https://www.cnblogs.com/brissnote/p/3463838.html

    展开全文
  • mirrorlink原理框图

    2020-12-13 22:49:08
    使用visio绘制的框架,简单形象的说明了mirrorlink连接的物理原理和应用通讯原理。方便大家了解mirrorlink。
  • (0)Rtlsdr可以接收 25MHz ~ 1.75GHz 的信号; (1)天线接收 fc 信号之后,经过本地振荡器 flo 下变频为固定中频信号(3.57MHz); (2) 经过模数转换(采样率固定为28.8MHz),变成数字中频信号;...

    在这里插入图片描述

    在这里插入图片描述
    (0)Rtlsdr可以接收 25MHz ~ 1.75GHz 的信号;

    (1)天线接收 fc 信号之后,经过本地振荡器 flo 下变频为固定中频信号(3.57MHz);
    (2) 经过模数转换(采样率固定为28.8MHz),变成数字中频信号;
    (3)经过 IQ 数字解调,重采样和抽取滤波器,信号经过 USB 端口 输出到电脑端;
    (4)经过电脑端后再进行后续处理。

    展开全文
  • 伺服电机驱动器的原理图和DSP程序,是原厂的一手技术资料,成熟方案,对于研究伺服驱动器的有重大研究价值。
  • 三种射频通信接收机原理框图及优缺点

    万次阅读 多人点赞 2019-03-20 22:18:00
    【1】超外差接收机原理和二次变频原因 https://blog.csdn.net/wordwarwordwar/article/details/56667757 【2】发射本振泄漏—零中频架构中令人烦恼的问题  https://www.sohu.com/a/169509040_292853 【3】零...

    目录

    1.超外差接收机SuperHeterodyne Receiver

    2.零中频接收机Homodyne Receiver

    3. 数字中频接收机

    名词解释:

    参考文献


     

    1.超外差接收机SuperHeterodyne Receiver

    典型的超外差式接收机的如图,振荡器产生一个始终比接收信号高一个中频频率的振荡信号,在混频器将振荡信号与接收信号相减产生一个新的频率即中频,这就是“外差”。

    射频信号处理过程:射频信号经天线接收后,经过带通滤波器BPF1的频带选择和低噪声放大器LNA放大,通过混频器Mixer将射频信号先下变频到中频,在中频段对信号进一步进行信道选择(带通滤波器BPF2)放大(AMP);再使用解调器Demod(IQ解调)将中频信号解调为基带信号Baseband

    优点:

    1. 在射频链路进行频带选择,在中频链路进行信道选择。提高滤波器Q值,易于设计实现。
    2. 合理分配增益,避免单级过高的增益造成放大器自激。此外较低的中频放大器更易设计。
    3. 方便AD采样。
    4. 【1】由于采用“差频”作用,外来信号必须和振荡信号相差为预定的中频才能进入电路,而且选频回路、中频放大谐振回路又是一个良好的滤波器,其他干扰信号就被抑制了,从而提高了选择性。

    缺点:

    组合频率干扰较多,特别是镜像干扰,位于射频信号相对本振频率的镜像频率处的干扰信号将会通过混频器下变频到中频频带,且无法用信道选择滤波器进行滤除,恶化了接收信号质量。

    解决办法:

    1. 采用镜像抑制滤波器。
    2. 采用正交混频器,正交混频也叫复数混频, 本振只有正或负频率分量,混频后只有(f_RF+f_LO)或(f_RF-f_LO).
    3. 采用高中频技术,通过增高中频频率使得镜像频率远离射频通带。

    2.零中频接收机Homodyne Receiver

    射频信号处理过程:射频信号经天线接收后,经过带通滤波器BPF的频带选择和低噪声放大器LNA放大,通过解调器Demod(IQ解调)将射频信号直接下面变频到基带,对基带信号进行低通滤波LPF,然后放大(AMP)。

    优点:

    1. 不存在镜像干扰。
    2. 结构简单,所需元器件数量少,易于集成,低功耗。

    缺点:

    1.本振泄露,由于混频器的本振频率与射频信号频率相同,本振信号容易泄露到射频链路中产生干扰,甚至通过接收天线反向辐射到空间中,形成对邻近信道的干扰;

    2.直流偏置,本振自混频产生的直流分量进入基带,恶化信号的信噪比,甚至使基带放大器饱和,影响动态范围。

    3. I/Q不平衡(I/Q imbalance)【3】在射频处做IQ混频,IQ失配问题更严重。链路增益分配过于集中还可能会增加放大器自激的可能性。

    4.闪烁噪声(1/f)【3】(没有仔细了解)

    5.偶次谐波(even harmonic) 【3】(没有仔细了解)

    3. 数字中频接收机

    数字中频接收机是在超外差接收机的基础上,将第二次下变频和之后模拟基带处理部分数字化,即在中频直接A/D采样的接收机结构。

    射频信号处理过程:射频信号经天线接收后,经过带通滤波器BPF1的频带选择和低噪声放大器LNA放大,通过混频器Mixer将射频信号先下变频到中频,在中频段对信号进一步进行信道选择(带通滤波器BPF2)放大(AMP);然后将第一中频信号送入ADC,对输出的数字信号进行数字下变频解调(Digital Demod)。

    优点:

    对于超外差接收机,数字中频接收机的优点是通过数字处理方法,可避免在模拟基带处理中可能产生的I/Q两路不平衡的问题。

    缺点:

    对ADC性能要求较高,需要高性能ADC:

    1.根据接收机的中频频率,要求ADC达到相应的采样率。
    2.根据接收机的前级增益,要求ADC具有足够的分辨率和噪声性能。
    3.根据接收机对镜频等杂散的抑制度,要求ADC具有足够的线性度。
    4.根据接收机的动态范围,要求ADC具有充足的动态范围。
    5.根据接收机的信道带宽,要求ADC需要有大于该带宽的带宽。

    名词解释:

    滤波器Q:品质因数

    Q值是滤波器的品质因数,定义为中心频率除以滤波器带宽。

    滤波器品质因数,用滤波器的中心频率F(单位HZ)与-3dB带宽B(单位HZ)的比值来表达,即Q=F/B,描述了滤波器分离信号中相邻频率成分能力。品质因数Q越大,表明滤波器的分辨能力越高,即越能选出单一的频率。

    相对带宽:信号带宽与中心频率之比。

    自激振荡:自激震荡是指不外加激励信号而自行产生的恒稳和持续的振荡。如果在放大器的输入端不加输入信号,输出端仍有一定的幅值和频率的输出信号,这种现象就是自激振荡。

    本振泄露(LOL:Local Oscillator Leakage)【2】:本振指本地振荡器LO。RF混频器有两个输入端口和一个输出端口,如图1所示。理想混频器将产生一个输出,它是两个输入的乘积。就频率而言,该输出的频率应当是FIN + FLO以及FIN – FLO,不含其它项。如果任一输入不在驱动状态下,则不会有输出。

                                                                                         图1. 理想混频器

    在图1中,FIN被设置为基带频率为1 MHz的FBB,FLO被设置为本振频率为500 MHz的FLO。如果是理想混频器,它将产生一个输出,其中包含两个信号音,频率分别为499 MHz和501 MHz。然而,如图2所示,真实混频器的输出还将产生未混频的FBB和FLO,。未混频的FBB处产生的能量可以忽略不计,因为它远离所需的输出,并且将被混频器输出之后的RF组件滤除。未混频的FLO就是泄露的本振信号,其产生的能量就是一个问题,它非常接近或在所需的输出信号内,并且很难或无法通过滤波去除,因为滤波也会滤除所需的信号。可驱动混频器的本振 (LO) 已经泄漏到混频器的输出端口。LO还有其他途径可以泄漏到系统输出端,例如通过电源或跨越硅本身。无论本振如何泄漏,其泄漏都可被称为LOL。

                                                                                         图2. 真实混频器

    镜像频率:上面提到的本振频率FLO与输入信号频率FIN通过混频器产生两个输出FIN + FLO以及FIN – FLO,它们关于FLO对称,如果只需要FIN – FLO,那么FIN + FLO就是镜像频率。

    直流偏置【3】:为了理解直流偏置的起源和影响,我们可以参照图四的接收通道进行说明。如图四(a)所示,本振口,混频器口,LNA之间的隔离度不好,LO(本振信号)可以直接通过LNA和混频器,我们叫做“本振泄露”, 这种现象是由于芯片内部的电容及基底耦合的,耦合的Lo信号经过LNA到达混频器,和输入的LO信号混频,叫做“自混频”,这样会在 C 点产生直流成分;近似的情况如(b),从 LNA出来的信号耦合到混频器的本振输入口,从而产生了直流分量。

    直流分量有什么害处?

    答:直流分量会导致A/D的低几比特失效(被直流分量淹没)。解决办法有两种,要么在A/D采样之前利用模拟电路进行补偿,要么在采样后在数字域进行去DC。

    组合频率干扰:

    参考第11-13页PPThttps://wenku.baidu.com/view/48c109610b1c59eef8c7b4ea.html

    参考文献

    本文内容主要参考论文【0】。

    【0】蓝骥. 宽带毫米波通信接收前端的研究[D]. 2015.

    【1】超外差接收机原理和二次变频原因https://blog.csdn.net/wordwarwordwar/article/details/56667757

    【2】发射本振泄漏—零中频架构中令人烦恼的问题 https://www.sohu.com/a/169509040_292853

    【3】零中频接收机的问题以及设计解决方案https://blog.csdn.net/zq07506149/article/details/82352242

    【4】超外差接收机工作原理?https://www.zhihu.com/question/22836679

    展开全文
  • PAL解码器电路原理框图设计.doc
  • 10程序和原理图,程序原理框图,CC++源码.zip.zip
  • 串口通信的基本概念及原理理解 2017/11/12 22:52 1.同步通信和异步通信: 异步通信:指通信的发送与接收设备使用各自的时钟控制数据的发送和接收过程。为使双方的收发协调,要求发送和接收设备的时钟尽可能一致,即...
    一.串口通信的基本概念及原理理解 2017/11/12 22:52
    1.同步通信和异步通信:
    异步通信 :指通信的发送与接收设备使用各自的时钟控制数据的发送和接收过程。为使双方的收发协调,要求发送和接收设备的时钟尽可能一致, 即发送方和接收方没有统一的时钟节拍、而各自按照自己的节拍工作。
    异步通信是以字符(构成的帧)为单位进行传输,字符与字符之间的时间间隔是任意的,但每个字符中的各位是以固定的时间传送的,即字符之间不一定有“位间隔”的整数倍的关系,但同一字符内的各位之间的距离均为“位间隔”的整数倍。如下图所示。

    同步通信时要建立发送方时钟对接收方时钟的直接控制,使双方达到完全同步。此时,传输数据的位之间的距离均为“位间隔”的整数倍,同时传送的字符间不留间隙,即 保持位同步关系,也保持字符同步关系 。以上图异步通信传输示意图做参考。
    2.电平信号和差分信号
    (1)、电平信号和差分信号是用来描述通信线路传输方式的。也就是说如何在通信线路上表达1和0.
    (2)、电平信号的传输线中有一个参考电平线(一般是GND),然后信号线上的信号值是由信号线电平和参考电平线的电压差决定。
    (3)、差分信号的传输线中没有参考电平,所有都是信号线。然后1和0的表达靠信号线之间的电压差。
    总结:电平信号的2根通信线之间的电平差异容易受到干扰,传输容易失败;差分信号不容易受到干扰因此传输质量比较稳定,现代通信一般都使用差分信号,电平信号几乎没有了。
    总结2:看起来似乎相同根数的通信线下,电平信号要比差分信号要快;但是实际还是差分信号快,因为差分信号抗干扰能力强,因此1个发送周期更短。
    3.并行 串行通讯概念及特点
    (1) 并行通信 是指数据的各位同时在多根数据线上发送或接收.
    串行通信 是指使用一条数据线,将数据一位一位地依次传输,每一位数据占据一个固定的时间长度。其只需要少数几条线就可以。
    (2)并行特点:控制简单、传输速度快;由于传输线较多,长距离传送时成本高且接收方的各位同时接收存在困难.信号线占用多。
    (3)在系统间交换信息,特别适用于计算机与计算机、计算机与外设之间的远距离通信.
    串行特点:传输线少,长距离传送时成本低,但数据的传送控制比并行通信复杂.
    总结:其实这么多年发展,最终胜出的是:异步、串行、差分,譬如USB和网络通信。
    4.串口通信的基本概念
    4.1 串口通信的特点:异步、电平信号、串行
    (1)、异步:串口通信的发送方和接收方之间是没有统一的时钟信号的。
    (2)、电平信号:串口通信出现的时间较早,速率较低,传输的距离较近,所以干扰还不太明显,因此当时使用了电平信号传输。后期出现的传输协议都改成差分信号传输了。
    (3)、串行通信:串口通信每次同时只能传输1个二进制位。
    4.2 RS232电平和TTL电平
    (1)电平信号是用信号线电平减去参考线电平得到电压差,这个电压差决定传输值是1或0.
    (2)在电平信号时多少V代表1,多少V代表0不是固定的,取决于电平标准。譬如RS232电平中-3V~-15V表示1;+3~+15V表示0;TTL电平则是+5V表示1,0V表示0.
    (3)不管哪种电平都是为了在传输线上表示1和0.区别在于适用的环境和条件不同。RS232的电平定义比较大,适合干扰大、距离远的情况;TTL电平电压范围小,适合距离近且干扰小的情况。
    总结:串口通信时因为是异步通信,所以通信双方必须事先约定好通信参数,这些通信参数包括:波特率、数据位、奇偶校验位、停止位(串口通信中起始位定义是唯一的,所以一般不用选择)
    4.3 串行通信的制式
    单工:单向的(或者是收或者是发)
    半双工:(串行通信)收/发不可同时进行
    全双工:(串行通信)收/发可同时进行
    如图所示:

    串口通信线最少需要2根(GND和信号线),可以实现单工通信,也可以使用3根通信线(Tx、Rx、GND)来实现全双工。
    5.S5PV210串行通信接口详解
    5.1 S5PV210的串口控制器工作原理框图

    (1) transmitter由发送缓冲区和发送移位器构成 。我们要发送信息时,首先将信息进行编码(一般用ASCII码)成二进制流,然后将一帧数据(一般是8位)写入发送缓冲区(从这里以后程序就不用管了,剩下的发送部分是硬件自动的),发送移位器会自动从发送缓冲区中读取一帧数据,然后自动移位(移位的目的是将一帧数据的各个位分别拿出来)将其发送到Tx通信线上。
    (2) receiver由接收缓冲区和接收移位器构成 。当有人通过串口线向我发送信息时,信息通过Rx通信线进入我的接收移位器,然后接收移位器自动移位将该二进制位保存入我的接收缓冲区,接收完一帧数据后receiver会产生一个中断给CPU,CPU收到中断后即可知道receiver接收满了一帧数据,就会来读取这帧数据。
    (3) 串口控制器中有一个波特率发生器 作用是产生串口发送/接收的节拍时钟 。波特率发生器其实就是个时钟分频器,它的工作需要源时钟(APB总线来),然后内部将源时钟进行分频(软件设置寄存器来配置)得到目标时钟,然后再用这个目标时钟产生波特率(硬件自动的)。
    5.2 S5PV210串行通信接口扩展功能详解
    FIFO模式及其作用
    (1)典型的串口设计,发送/接收缓冲区只有1字节,每次发送/接收只能处理1帧数据。这样在单片机中没什么问题,但是到复杂SoC中(一般有操作系统的)就会有问题,会导致效率低下,因为CPU需要不断切换上下文。
    (2)解决方案就是想办法扩展串口控制器的发送/接收缓冲区,譬如将发送/接收缓冲器设置为64字节,CPU一次过来直接给发送缓冲区64字节的待发送数据,然后transmitter慢慢发,发完再找CPU再要64字节。但是串口控制器本来的发送/接收缓冲区是固定的1字节长度的,所以做了个变相的扩展,就是FIFO。
      FIFO ( 数据结构 中的 先入先出 队列,这里这个大的缓冲区叫FIFO是因为这个缓冲区的工作方式类似于FIFO这种数据结构。,例如OV7670等摄像头的FIFO芯片,原理也一样。
    DMA模式及其作用
    (1)DMA direct memory access, 直接内存访问 。DMA本来是DSP中的一种技术,DMA技术的核心就是在交换数据时不需要CPU参与,模块可以自己完成。 例如STM32的内部DMA寄存器
    (2)DMA模式要解决的问题和上面FIFO模式是同一个问题,就是串口发送/接收要频繁的折腾CPU造成CPU反复切换上下文导致系统效率低下。
    (3)传统的串口工作方式(无FIFO无DMA)效率是最低的,适合低端单片机;高端单片机上CPU事物繁忙所以都需要串口能够自己完成大量数据发送/接收。这时候就需要FIFO或者DMA模式。FIFO模式是一种轻量级的解决方案,DMA模式适合大量数据迸发式的发送/接收时。
    IrDA模式及其用法
    (1) IrDA其实就是红外线通信
    (2)红外通信的原理是发送方固定间隔时间向接收方发送红外信号(表示1或0)或者不发送红外信号(表示0或者1),接收方每隔固定时间去判断有无红外线信号来接收1和0.
    (3)分析可知,红外通信和串口通信非常像,都是每隔固定时间发送1或者0(判断1或0的物理方式不同)给接收方来通信。因此210就利用串口通信来实现了红外发送和接收。
    (4)210的某个串口支持IrDA模式,开启红外模式后,我们只需要向串口写数据,这些数据就会以红外光的方式向外发射出去(当然是需要一些外部硬件支持的),然后接收方接收这些红外数据即可解码得到我们的发送信息。
    5.3 S5PV210串行通信与中断与时钟设计
    5.3.1、串行通信与中断的关系
    (1) 发送方可以选择使用中断,也可以选择不使用中断。
    • 使用中断:发送方先设置好中断并绑定一个中断处理程序,然后发送方丢一帧数据给transmitter,transmitter发送耗费一段时间来发送这一帧数据,这段时间内发送方CPU可以去做别的事情,等transmitter发送完成后会产生一个TXD中断,该中断会导致事先绑定的中断处理程序执行,在中断处理程序中CPU会切换回来继续给transmitter放一帧数据,然后CPU切换离开;
    • 不使用中断:发送方事先禁止TXD中断(当然也不需要给相应的中断处理程序了),发送方CPU给一帧数据到transmitter,然后transmitter耗费一段时间来发送这帧数据,这段时间CPU在这等着(CPU没有切换去做别的事情),待发送方发送完成后CPU再给它一帧数据继续发送直到所有数据发完。CPU是怎么知道transmitter已经发送完了?有一个状态寄存器,状态寄存器中有一个位叫发送缓冲区空标志,transmitter发送完成(发送缓冲区空了)就会给这个标志位置位,CPU就是通过不断查询这个标志位为1还是0来指导发送是否已经完成的。
    (2) 因为串口通信是异步的,异步的意思就是说发送方占主导权。也就是说发送方随时想发就能发,但是接收方只有时刻等待才不会丢失数据。所以这个差异就导致发送方可以不用中断,而接收方不得不使用中断模式
    5.3.2、210串行通信接口的时钟设计
    (1) 在S5PV210的串口控制器工作原理框图中,串口控制器中有一个波特率发生器 ,所以,发送transmitter和接收receiver都需要一个时钟信号,那么这个时钟从哪里来?
    • 源时钟信号是外部APB总线(PCLK_PSYS,66MHz)提供给串口模块的(这就是为什么我们说串口是挂在APB总线上的),在上一节总结的时钟框架图中,可以查阅到。
    • 然后进到串口控制器内部后给波特率发生器(实质上是一个分频器),在波特率发生器中进行分频,分频后得到一个低频时钟,这个时钟就是给transmitter和receiver使用的。
    (2) 串口通信中时钟的设置主要看寄存器设置 。重点的有:
    • 寄存器源设置(为串口控制器选择源时钟,一般选择为PCLK_PSYS,也可以是SCLK_UART),还有波特率发生器的2个寄存器。
    (3) 波特率发生器有2个重要寄存器
    • UBRDIVn和UDIVSLOTn,其中UBRDIVn是主要的设置波特率的寄存器,UDIVSLOTn是用来辅助设置的,目的是为了校准波特率的。

    展开全文
  • 读者要想对数控系统有一个准确的维修思路,首先要了解该数控系统的硬件结构,为此,本文首先给出FANUC0i系统主CPU板的构成框图
  • MSP430的最小系统板,DXP所画的,可以直接去PCB工厂打印复制的。
  • (1)分频器 (2)控制器设计 (3)计数器设计 (4)分位译码电路设计--1 (5)分位译码电路设计—2 (6)数码管驱动设计
  • iphone4s 工作原理框图

    2015-03-25 16:33:42
    iphone4s原理图,工作原理,常见几种故障
  • FPGA设计中主模块的原理框图,FPGA设计中主模块的原理框图
  • stm32f407z原理框图.sch

    2015-05-07 11:47:09
    stm32f407z原理
  • 原理框图

    2011-03-30 11:23:00
    1.工业自动化框图
  • 使用1799设计游戏耳麦电路,目前已经量产中,深圳芯驰电域科技,专业游戏耳麦设计厂家.
  • 24路舵机控制器的原理框图,STM32主控
  • 星星之火-2:GSM手机的工作原理框图

    千次阅读 2020-10-02 23:35:28
    (1)话筒与听筒 话筒:把空气中震动的声音信号转换成基带的模拟的话音电信号 听筒:把成基带的模拟的话音电信号转换成空气中震动的声音信号 (2)A/D转换与D/A转换 ...GSM作为一个全数字的系统,对于语音数据...
  •  工作原理:² 转速给定既作为调节加减速的频率f指令值,同时乘以适当比例作为定子电压V1的指令值。该比例决定了V/f比值,由于频率和电压由同一给定值控制,因此可以保证压频比为恒定。 图8-9 采用恒压频比控制...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 19,401
精华内容 7,760
关键字:

原理框图