精华内容
下载资源
问答
  • 以下就用CMOS双D触发器CD4013组成的几种脉冲宽度检测电路作一介绍。 检测线路之一如图l所示。ICl、IC2为一片CD4013,其中ICl构成一单稳态触发器,单稳态输出端Q1作为D触发器IC2的时钟脉冲,Q2端作vo输出端。由于ICl...
  • 文章目录21.1稳态触发器21.1.1 RS触发器1.基本RS触发器 ...RS触发器、JK触发器、D触发器和T触发器等; 按其结构 分 主从型触发器和维持阻塞型触发器等。 21.1.1 RS触发器 1.基本RS触发器 ...

    21.1双稳态触发器

    • 触发器按其稳定工作状态
    • 分双稳态触发器、单稳态触发器、无稳态触发器(多谐振荡器)等。
    • 双稳态触发器按
      • 其逻辑功能分
      • RS触发器、JK触发器、D触发器和T触发器等;
    • 按其结构
      • 主从型触发器和维持阻塞型触发器等。

    21.1.1 RS触发器

    1.基本RS触发器

    展开全文
  • 触发器详解——(一)D触发器

    千次阅读 多人点赞 2020-02-16 08:49:30
    触发器是时序逻辑电路的基本单元,用来存储1位2进制信息,具有记忆和存储功能,其信息由稳态电路来保存。触发器位脉冲边缘敏感器间,分为上升沿敏感和下降沿敏感。触发器的种类很多,由D触发器,J-K触发器,T...

    触发器是时序逻辑电路的基本单元,用来存储1位2进制信息,具有记忆和存储功能,其信息由双稳态电路来保存。触发器位脉冲边缘敏感器间,分为上升沿敏感和下降沿敏感。触发器的种类很多,由D触发器,J-K触发器,T触发器等。并且根据运用场景的不同,触发器还会有置位,复位,使能和选择等功能。

    1、D触发器介绍

    D触发器是一种最简单的触发器,在触发边沿到来时,将输入端的值存入其中,并且这个值与当前存储的值无关。在两个有效的脉冲边沿之间,D的跳转不会影响触发器存储的值,但是在脉冲边沿到来之前,输入端D必须有足够的建立时间,保证信号稳定。D触发器的逻辑符号如图1-1所示。
    图1-1
    D触发器逻辑符号

    2、电路结构

    触发器主要有两种电路结构,CMOS逻辑门如图2-1,和传输门构成的D触发器如图2-2
    图2-1CMOS逻辑门构成D触发器
    D触发器电路结构
    图2-2,传输门构成D触发器
    在这里插入图片描述
    两种电路结构实现的D触发器功能一模一样,我们以图2-1为例来分析触发工作原理。如图2-1所示:在clk上升沿到来之前,D输入端无论输入任何值触发器状态不会改变,次态等于现态。当时钟上升沿到来时,与时钟信号连接的非门产生的短暂延迟,使得触发器状态置成D输入端的状态。

    3、触发器特性表

    D触发器特性表
    在这里插入图片描述

    4、Verilog HDL语言描述D触发器

    1位D触发器

    module dff(clk,clr,rst,d,q);//clr清0,rst复位
    	input clk,clr,rst,d;
    	output q;
    	reg q;
    	always@(posedge clk or posedge clr)
    	begin
    		if(clr==1'b1)q<=1'b0;
    		else if(rst==1'b1)q<=1'b1;
    		else q<=d;
    	end
    endmodule
    

    测试代码

    module dff_t;
    	reg clk,rst,clr,d;
    	wire q;
    	initial
    		begin 
    			clk=1'b0;
    			forever #10 clk=~clk;
    		end
    	initial 
    		begin
    			clr=1'b0;
    			rst=1'b0; d=1'b0;
    			#10 rst=1'b1;clr=1'b0;d=1'b0;
    			#10 rst=1'b1;clr=1'b1;d=1'b1;
    			#10 rst=1'b0;clr=1'b0;d=1'b1;
    			#20 d=1'b0;
    			#20 d=1'b1;
    		end
    	dff U1(.clk(clk),.clr(clr),.rst(rst),.d(d),.q(q));
    endmodule 
    

    仿真波形
    在这里插入图片描述

    展开全文
  • 教材:数字设计基础与应用 第二版 邓元庆 关宇 贾鹏 石会 编著 清华大学出版社 源文档高清截图在后 3.2 触发器 1、触发器(flip-flop)的...稳态触发器逻辑功能分类为:SR、D、JK、T、T’等。 2、基本SR(RS)...

    教材:数字设计基础与应用 第二版 邓元庆 关宇 贾鹏 石会 编著 清华大学出版社
    源文档高清截图在后
    3.2 触发器
    1、触发器(flip-flop)的特点是:不触不发,一触即发。只有在特定的外部信号作用下,触发器的状态才变化。触发器有两个稳态,可分别表示二进制数码0和1,无外触发时可维持稳态,故也称“双稳态触发器”。双稳态触发器按逻辑功能分类为:SR、D、JK、T、T’等。

    2、基本SR(RS)触发器的结构如图。输入信号上的非号表示低电平有效,输出、输出端带有小圈,表示逻辑非。Q和Q’是触发器的两个互补输出端。规定Q的逻辑值表示触发器的状态。使Q = 1的操作称为置位(set)或置1,使Q = 0的操作称为复位(reset)或置0(clear)。

    当S’ = R’ = 0时,先经过与运算,结果一定为0,然后经过非运算,结果为1,所以Q’ = Q = 1。这违背了触发器的两个输出信号Q和Q’应该互补的规定。而且,如果S’和R’同时从0变为1,触发器的输出状态会受与非门的工作速度的影响。速度快的与非门在输入端变为1后经过与运算产生中间结果1,最终再输出0,速度慢的仍然输出1。由于无法确知与非门的延迟差异,因此触发器的稳态是0还是1不确定,这违背了电路设计的确定性原则。因此应该坚决禁止出现这种情况。
    不难推出基本SR触发器的真值表如下。可见,基本SR存储发起具有置位、复位、保持三种功能,简记为“全0非法,全1保持;01置1,10置0”。当输入为全1时,如果输入信号不变化,触发器的状态将保持下去,因此它能够存储一位二进制信息,即具有记忆功能。输入信号S’和R’分别起置位和复位作用,且都是低电平有效。基本SR触发器结构简单,是各种实用触发器的基础。

    3、基本SR触发器可以直接置一和置零,也能用来存储信息,但是其输出会随输入的变化而立即变化,实际使用不方便。在应用中,通常要求触发器在指定时刻才可以变化,于是用一个时钟脉冲(CP)来控制翻转。当出现CP时,触发器才被允许状态反转(也可以保持原状态不变)。将基本SR触发器改造,就可以构成各种时钟控制触发器的基本电路——时钟同步SR触发器。G1、G2构成基本SR触发器,G3、G4为导引电路。国标符号中,C是控制关联符,C后和S、R前的数字为关联对象号。关联对象号相同的端子看成一个整体。当控制输入有效时,相同关联对象号的输入信号才对电路起作用。CP只是触发变化的基准,只控制是否输出相应结果而不影响结果本身,故不将其列入输入栏。

    当CP = 0,G3、G4关闭(输出1),时钟同步SR触发器等效为一个基本SR触发器,保持原状态不变;CP = 1时,G3、G4打开,触发器状态根据S和R的取值相应变化。S、R仍然分别起置位和复位作用,但均为高电平有效。所以,S = R = 1时,G3、G4输出0,导致Q和Q’的值无法确定,该情形应被禁止出现。
    用卡诺图化简真值表,得到描述时钟同步SR触发器的状态转换规律的次态方程(状态方程、特征方程)以及对输入信号S、R的约束条件:
    Qn+1 = Sn + R’nQn
    SnRn = 0
    同样的方法,可以得到基本SR触发器的特征方程:
    Qn+1 = Sn + R’nQn
    Sn + Rn = 1

    当CP与S、R的变化不同步时,Q和Q’会随着S、R的多次变化而多次变化,这种在一个CP作用期间触发器多次状态变化的现象称为空翻。空翻未被了每一次CP最多一次翻转的原则,必须坚决避免。解决的办法是采用只对CP边沿而不是电平进行响应的边沿触发器。现有的集成触发器绝大多数都采用了这种结构,只在CP的上升沿或下降沿允许翻转,有效防止了空翻,工作速度更快,抗干扰能力很强。

    4、基本SR触发器优缺点及应用
    ①优点:电路简单,是构成其它双稳态触发器的基础。
    ②缺点:有约束条件,而且还有多个触发器不能按控制节拍同时工作,即没有控制时钟输入端。
    ③主要应用:防抖电路,即消抖动。
    硬件防抖根据不同机械开关可采用施密特触发器防抖和双稳态触发器防抖,使用比较多的是SR触发器。

    如图是一种防抖电路。按下开关时,K从S’到R’(或从R’到S’),无论这中间怎么抖动(一会儿悬空一会儿接S’一会儿接R’),只经过这三种状态:S’ = 1,R’ = 0;S’ = R’ = 0;S’ = 0,R’ = 1。由真值表,这样的抖动对Q和Q’的输出都没有影响。

    5、D触发器(delay flip-flop)是一种延迟型触发器。无论其现态是0还是1,CP的上升沿到来后,触发器的状态就一律变成上升沿(正沿)瞬间D端的值,相当于将数据D存入触发器中。国标符号>表示动态输入,说明触发器在CP信号边沿响应。输入端有无小圈分别表示下降沿触发和上升沿触发。

    6、JK触发器(JK flip-flop)一般是下降沿触发的。由真值表,J、K输入端的作用与SR触发器中的S、R分别相当,分别起置位和复位作用,均为高电平有效,但允许同时有效。JK为00、01、10、11时,分别实现保持、清零、置一、翻转操作。

    7、T触发器(toggle flip-flop)只有保持和翻转功能,也称计数触发器。激励输入端T接1时,变成只有翻转功能的T’触发器。但通用数字集成电路中并没有T或T’触发器,一般用D或JK触发器改接。D触发器改成T触发器时,激励表达式为D = Q⊕T:当T = 0时输出Q与输入D相同,当T = 1时则相反。用JK触发器构成T触发器时,激励表达式为J = K = T:当J = K = 0时次态Qn+1保持现态Qn,当J = K = 1时次态翻转。如果要求下降沿触发,CP输入端要加小圆圈。
    当JK触发器的J=K=1时,每来一个CP,触发器状态就翻转一次,此时JK触发器的功能就是一个逢二进一的计数器,JK触发器此时的工作状态称为计数状态。计数器可以累计收到的CP个数。计数器所能累计(记忆)脉冲个数的最大数目称为该计数器的模,用字母M表示。模为M的计数器也称M进制计数器,能实现逢M进一的计数功能。M = 2的计数器的Q端输出为计数脉冲信号的二分频(一半频率)。

    8、激励表中,触发器的现态和次态作为自变量,触发器的输入(激励)作为因变量。激励表可以由真值表直接推出,用于反映触发器从现态转向规定的次态时,输入端必须给予的信号。JK触发器的激励表中,激励中的Φ表示无论取0和1均对状态转换无影响。
    9、集成触发器的内部电路较复杂,本课程讨论集成触发器时一般只讨论外特性。集成触发器使用时,必须满足脉冲工作特性。CP的有效边沿到来时,激励输入应该已经到来一段时间,称为建立时间tset;有效边沿到来后,激励输入应该还要保持一段时间,称为保持时间th;CP有效边沿到来到输出端稳定经历的时间称为触发器的延迟时间tpd。触发器的建立时间和保持时间通常为几十ns,建立时间一般大于保持时间;延迟时间通常为几ns。由于这些因素,CP也必须在高电平持续时间TWH、低电平持续时间TWL、最高工作频率fmax等指标上满足要求。否则触发器不能正常工作。例如双D触发器芯片74LS74A,技术指标为:
    tsetmin = 20 ns, thmin = 5 ns, tpdmax = 40 ns, TWHmin = 25 ns, TWLmin = 25 ns, fmax = 25 MHz。

    10、JK触发器除了边沿触发电路结构外,还有主-从触发(master-slave triggered)电路结构,也称脉冲触发(pulse-triggered)结构。它由主从两个触发器构成,从触发器作整体输出。CP为高电平时,主触发器动作,从触发器不变;CP下降沿到来时,主触发器的状态传送到从触发器;CP为低电平时,主从触发器的状态均不变。主从触发器的国标符号中,CP端无小圆圈和动态输入符号>,但Q和Q’输出端框内要加延迟输出符号,表示触发器在CP下降沿到来时输出才变化。为保证主-从结构的JK触发器可靠工作,激励信号在CP = 1时要保持不变。

    11、有的集成触发器还会额外设置优先级更高的异步置位端S和异步复位端R,统称强制输入端。以下是一个带异步端的D触发器的逻辑符号、真值表和工作波形。异步置位信号(PR)’和异步复位信号(CLR)’低电平有效。当异步置位或复位有效时,触发器立即置位或复位,CP和激励都不起作用。只有当异步信号无效时,CP和激励才起作用。和基本SR触发器一样,不允许异步置位与异步复位同时有效。













    展开全文
  • 锁存器和触发器

    千次阅读 多人点赞 2019-04-11 16:50:56
    稳态电路 SR锁存器 D锁存器 触发器的电路结构和工作原理 触发器逻辑功能

    双稳态电路

    SR锁存器

    D锁存器

    触发器的电路结构和工作原理

    触发器的逻辑功能

    展开全文
  • 锁存器与触发器一、稳态电路二、SR锁存器三、D锁存器四、触发器主从D触发器的电路结构与原理集成D触发器芯片的内部逻辑电路图触发器的动态参数五、触发器的逻辑功能D触发器JK触发器T触发器SR触发器如何用D触发器...
  • 1.6 CMOS钟控触发器

    2020-10-25 11:54:30
    集成电路中,用D触发器比较多,是因为电路将逻辑运算和状态的切换功能是分离的,只有D触发器(次态等于D)单纯的实现状态的切换,其他都有逻辑运算。 对稳态电路进行修改,增加开关(两个开关互补),形成CMOS电路。...
  • D锁存器

    2020-09-14 00:31:40
    基本稳态电路 SR锁存器 基本SR锁存器 门控SR锁存器 D锁存器 D锁存器的电路结构 典型的D锁存器继承电路 D锁存器的动态特性 触发器的电路结构和工作 主从D触发器的电路结构和工作原理 ...D触发器逻辑功能的转化 ...
  • 一些逻辑器件型号

    2013-10-23 16:33:45
    数字逻辑器件 触发器 CD40106BM:六施密特触发器 CD4013BE:具有置位/复位功能双D型触发器 CD4013BM:具有置位/复位功能双D型触发器 CD40174BE:六D触发器 CD40174BM:六D触发器 CD40175BE:COMS四D触发器 ...
  • 数字逻辑实验指导书

    2018-11-27 21:45:47
    实验八 JK、D触发器逻辑功能及主要参数测试 实验-46 (一) 集成J-K触发器74LS112逻辑功能测试。 (二) 将J-K触发器转换成D触发器 (三) 设计将J-K触发器转换成T触发器 (四) 将D触发器转换成J-K触发器 (五) 将...
  • 一、CD4017功能概述CD4017是5位Johnson十进制计数器分频器,时钟输入端的斯密特触发器具有脉冲整形功能,对输入时钟脉冲上升和下降时间无限制,CD4017 提供了16 引线多层陶瓷列直插(D)、熔封陶瓷列直插(J)、塑料...
  • D触发器构成的4位移位寄存器II. 双向移位寄存器 74HC194二. 计数器三. 顺序脉冲发生器四. 序列信号发生器五. 时序逻辑电路的设计 一. 移位寄存器 移位寄存器具有存储代码、移位、数据转换、数值运算、数据处理等...
  • 数值逻辑之锁存器

    2020-05-29 15:01:20
    文章目录锁存器和触发器一、基本稳态电路1.1 原理1.2 定义1.3 电路图二、基本 SR 锁存器2.1 引入2.2 功能分析2.3 波形图2.4 逻辑符号2.5 动态特性三、门控 SR 锁存器3.1 引入3.2 原理3.3 逻辑符号四、逻辑门控 D ...
  • 74ls74 正沿触发双d触发器(带预置端和清除端) 74ls75 4位双稳锁存器 74ls76 双j-k触发器(带预置端和清除端) 74ls77 4位双稳态锁存器 74ls78 双j-k触发器(带预置端,公共清除端和公共时钟端) 74ls80 门控全加器...
  • 数电基础复习(三)

    2020-05-01 12:44:28
    时序逻辑器件: (1)基本稳态电(具有0,1两种逻辑状态,且一旦进入某一种状态,就能长期保持该状态不变的电路) (2)SR锁存器 ...(1)根据逻辑功能分类 SR触发器 JK触发器 D触发器 T触发器 (2...
  • 顺启动开关找到集成块U5(CD4013BE),查资料知道,CD4013BE是双D触发器逻辑功能是:CLK(即我们所说的CP)=1(上升沿触发)。Q=D;CLK=0期间,触发器保持;R=1,触发器置零,Q=0.  根据实测的电路见附图。其工作...
  • 顺启动开关找到集成块U5(CD4013BE),查资料知道,CD4013BE是双D触发器逻辑功能是:CLK(即我们所说的CP)=1(上升沿触发)。Q=D;CLK=0期间,触发器保持;R=1,触发器置零,Q=0.  根据实测的电路见附图。其工作...
  • 6.1.3 d触发器构成的稳态触发器 6.1.4 时基电路构成的稳态触发器 第2讲 单稳态触发器 6.2.1 晶体管单稳态触发器 6.2.2 门电路构成的单稳态触发器 6.2.3 d触发器构成的单稳态触发器 6.2.4 时基电路构成的...
  • 抢答电路能通过按键开关产生抢答信号使报警电路报警,抢答信号由74LS74双D触发器锁存,以达到不能多人抢答的功能。系统经仿真验证后,整个系统设计较为合理,工作状态稳定,能较好地完成既定的设计目标。
  • 2-68 用维持阻塞D触发器74LS175组成的4位寄存器 2-69 用D触发器74LS74组成的移位寄存器 2-70 用JK触发器组成的移位寄存器 2-71 四位双向移位寄存器74LS194 2-72 用两片74LS194接成八位双向移位寄存器 2-73 例...
  • 采用电池作电源,采用低功耗的芯片及液晶显示器,发生器使用石英晶振、计数振荡器CD4060及双D触发器74LS74,计数器采用同步双十进制计数器74LS160,锁存译码器是74LS248,整电报时电路用74LS74,74LS32及扬声器构成...
  • 4013 CMOS 带置位-复位的双D触发器.pdf 4014 CMOS 8级同步并入串入-串出移位寄存器.pdf 40147 CMOS 10线—4线BCD优先编码器.pdf 4015 CMOS 双4位串入-并出移位寄存器.pdf 4016 CMOS 四双向开关.pdf 40160 CMOS 非...
  • 逻辑电路的任何一个寄存器、存储器结构和其他逻辑单元都必须要附加复位逻辑...组合逻辑电路,没有存储功能,不需要复位信号一、同步复位和异步复位1、同步复位来看一个简单的同步复位的D触发器,Verilog代码如下:...
  • 7474 TTL 带置位复位正触发双D触发器 7476 TTL 带预置清除双J-K触发器 7483 TTL 四位二进制快速进位全加器 7485 TTL 四位数字比较器 7486 TTL 2输入端四异或门 7490 TTL 可二/五分频十进制计数器 7493 TTL 可二/八...
  • 74系列IC带管脚图

    2009-07-26 12:25:41
    7474 TTL 带置位复位正触发双D触发器 7476 TTL 带预置清除双J-K触发器 7483 TTL 四位二进制快速进位全加器 7485 TTL 四位数字比较器 7486 TTL 2输入端四异或门 7490 TTL 可二/五分频十进制计数器 7493 TTL 可二/八...
  • 2-68 用维持阻塞D触发器74LS175组成的4位寄存器 2-69 用D触发器74LS74组成的移位寄存器 2-70 用JK触发器组成的移位寄存器 2-71 四位双向移位寄存器74LS194 2-72 用两片74LS194接成八位双向移位寄存器 2-73 例5.3.1...
  • D-FLIPFLOP D触发器 FUSE 保险丝 GROUND 地 LAMP 灯 LED-RED 红色发光二极管 LM016L 2行16列液晶 可显示2行16列英文字符,有8位数据总线D0-D7,RS,R/W,EN三个控制端口(共14线),工作电压为5V。没背光,和...
  • D触发器 用状态机实现的计数器 简单的锁存器 各种功能的计数器 简单的12位寄存器 通用寄存器 带load、clr等功能的寄存器 带三态输出的8位D寄存器 移位寄存器 存储器举例 状态机举例 一个简单的状态机 莫尔型...
  • 555定时器是一种集成电路芯片,常被用于定时器、脉冲发生器和震荡电路。555可被作为电路中的延时器件、触发器或起振元件。 555定时器可工作在三种工作模式下: 单稳态模式... 稳态模式(或称施密特触发器模式:在D
  • D-FLIPFLOP D触发器 FUSE 保险丝 GROUND 地 LAMP 灯 LED-RED 红色发光二极管 LM016L 2行16列液晶 可显示2行16列英文字符,有8位数据总线D0-D7,RS,R/W,EN三个控制端口(共14线),工作电压为5V。没背光,和...

空空如也

空空如也

1 2 3
收藏数 48
精华内容 19
关键字:

双d触发器逻辑功能