文章目录
 
双稳态电路
锁存器Latch
RS锁存器
D锁存器
   
D触发器 Flip-Flop
 

 
双稳态电路
 
双稳态的定义：指稳定状态有两种，一种是0，一种是1。
 电路结构：两个非门交叉耦合
 
 逻辑功能分析：
 假设初始状态为1，即Q=1，由于两个非门首尾相接，电路保持在Q=1,Q’=0的状态，这就是第一种稳定状态。
 
 应用：双稳态电路有两个稳定状态1和0，可以存储数据。锁存器、寄存器都是双稳态器件。
 
锁存器Latch
 
why: 上面的双稳态电路没有输入，是存储不了输入的数据的了。因此就需要有输入的类似“交叉耦合反相器”结构的双稳态电路——锁存器。
 最基本的锁存器是RS锁存器，最常用的锁存器是D锁存器
 
RS锁存器
 
电路结构：
 
 逻辑功能分析：S=1,R=0，则Q=1置位；S=0,R=1则Q=0复位；S=R=0则Q保持。S=R=1，则Q=Q’=0，禁止
 这里的锁，也就是当下一刻，锁存器的置位端或者复位端的激励信号突然消失了，锁存器能够保持之前的状态（变成了开始的双稳态电路）。
 
D锁存器
 
why: RS锁存器当S和R同时有效时，输出错误，使用不够方便——一个输入；哪个时候存哪个数据分不开，相当于时间和内容不够清晰——加入控制信号clk。
 
定义: D锁存器（Latch）是一种对输入脉冲电平敏感的存储电路，它只在输入脉冲的高电平（或低电平）期间对输入信号敏感并改变状态，在低电平（或高电平）期间锁存，即存储数据0或1。
 这样就明确地说明了什么时候锁存什么数据，而不是像SR锁存器一样，不知道锁存什么数据。
 
电路结构和符号：
 
 
逻辑功能分析：
 
 总结为，在clk=1时，Q=D；在clk=0时，Q保持原来的值不变。
 这里的锁，指的是当clk无效(=0)时，锁存器能够保持之前的状态
 应用：
 ①锁存器可以用来构造触发器。
 2~4未看。
 ②锁存器的常用应用就是用来防电路毛刺了，具体的应用就是门控时钟了，这里请查看我的另外一篇博文，那里有较为详细的关于门控电路的描述。
 ③锁存器的一种叫做锁定锁存器（ lockup latch）的玩意用于修复扫描链插入时引起的时钟偏移问题，帮助修复保持时间违规，具体情况可以查看下面链接：
 http://vlsiuniverse.blogspot.com/2013/06/lockup-latches-soul-mate-of-scan-based.html (貌似需要fan墙才能查看…)
 ④类似通过修复保持时间来增强性能、锁存器流水线的应用，这些应用很难三言两语的说明，有些我也不是完全掌握，以后有时间再进行撰写。
 
D触发器 Flip-Flop
 
电路结构和符号：由两个D锁存器构成，驱动时钟的相位相反，前面的D锁存器称为主锁存器，后面的D锁存器称为从锁存器。
 
 
逻辑功能分析：
 假设要传输的数据D=D1
 clk=0的时候，主锁存打开进行传输数据，Qm = D1，从锁存器关闭。
 clk从0→1的时候，主锁存器准备关闭，保持原来的值D1，与此同时从锁存器准备打开，把Qm的值传输到输出Qs。（这个准备怎么理解…）
 在clk=1的时候，主锁存器关闭的，Qm保持D1，同时从锁存器打开，Qs=Qm=D1。
 接着clk从1→0的时候，主锁存器准备打开，准备传输数据；而从锁存器准备关闭。
 在clk=0的时候，主锁存打开，假设输入变成D=D2，则Qm*= D2；同时从锁存器关闭，从锁存器锁存的是原来的值即D1，因此输出Qs =D1。然后接下则上升沿就传输D2…
 总结为：D触发器在时钟上升沿的时候锁存在时钟上升沿采到的输入值，并且保持一个时钟周期。
 
参考资料：
 https://www.cnblogs.com/IClearner/p/6443539.html

 
单稳态触发器在数字电路中一般用于定时(产生一定宽度的矩形波)，整形(把不规则的波形变为幅度和宽度都相等的脉冲)及延时(将输入信号延迟一定时间后输出)等。
 
1. 555集成定时器
 
常用的555定时器有TTL定时器5G555和CMOS定时器CC7555等。
 
555集成定时器是一种模拟电路和数字电路相结合的中规模集成电路，其电路如下图所示。
 
 
555定时器含有两个电压比较器C1和C2，一个由“与非“门组成的基本RS触发器，一个放电晶体管T以及由三个5KΩ的电阻组成的分压器。比较器C1的参考电压为
 
 
,加在同相输入端；C2的参考电压为
 
 
,加在反相输入端。两者均由分压器上取得。
 
各外引线端的功能是：
 
1为接地端.2为低电平出发端，由此输入触发脉冲。当2端的输入电压高于1/3UCC时，C2的输出为“1“；当输入电压低于1/3UCC时，C2的输出为”0“，使基本RS触发器置”1“。
 
6为高电平触发端，由此输入触发脉冲。当输入电压低于2/3UCC时，C1的输出为“1“；当输入电压高于2/3UCC时，C1的输出为”0“，使触发器置”0“。
 
4为复位端，由此输入负脉冲(或使其电压低于0.7伏)而使触发器直接复位(置“0“)。
 
5为电压控制端，在此端可外加一电压以改变比较器的参考电压。不用时，经0.0.1uF的电容接“地“，以防止干扰的引入。
 
7为放电端，当触发器的Q端为“1“时，放电晶体管T导通，外接电容元件通过T放电。
 
3为输出端，输出电流可达200mA，因此可直接驱动继电器，发光二极管，扬声器，指示灯灯。输出高电压约低于电源电压UCC1－3V。
 
8为电源端，可在5－18V范围内使用。
 
2. 由555定时器组成的单稳态触发器
 
下图是由555定时器组成的单稳态触发器。R和C是外接元件，触发脉冲由2端输入。
 
工作原理：当触发脉冲尚未输入时，u1为“1”，其值大于
 
1/3Ucc，故比较器C2的输出为“1”。在稳定状态时触发器状态:
 
若Q=0, Q＝1，则晶体管T饱和导通，uc=UCE(sat)其值远低于2/3Ucc，故比较器C1的输出也为“1”，触发器的状态保持不变。
 
若Q=1, Q＝0，则晶体管截止，Ucc通过R对电容C充电，当uc上升略高于2/3Ucc时，比较器C1的输出为“0”，将触发器置“0”，翻转为Q=0, Q＝1。
 
可见，在稳定状态时Q=0,即输出电压u0为“0”。
 
在t1时刻，输入触发伏脉冲，其幅度低于1/3Ucc，故C2的输出为“0”，将触发器置“1”，u0由“0”变为“1”，电路进入暂稳状态。这时因Q＝0，晶体管截止，电源对电容C充电。虽然在t2时刻触发脉冲已消失，C2的输出变为“1”，但充电继续进行，直到uc上升略高于2/3Ucc时(在t3时刻)，C1的输出为“0”，从而使触发器自动翻转到Q=0, Q＝1的稳定状态。此后电容C迅速放电。
 
输出的是矩形脉冲，其宽度(暂稳状态持续时间)
 
tp=RCln3=1.1RC
 
结论：
 
1) 改变RC值，可改变脉冲宽度，从而可以进行定时控制。
 
 
2) 输入脉冲的波形往往是不规则的，边沿不陡，幅度不齐，不能直接输入到数字装置，需要单稳态触发器或另外某种触发器整形。
 
 
﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌
 
免责声明：内容整理自网络，版权归原作者所有，如涉及作品版权问题，请及时与我们联系，谢谢！
 
你和大牛工程师到底差了啥？
 
加入技术交流群，与高手面对面
 
添加发烧友小助手入群

 
 
 
  
点击蓝色字免费订阅，每天收到这样的好信息
  

  
稳态电路一般有一个输出端和两个输入端(“+”、“－”端各一个)，当输入端的“+”端有触发信号时，输出端不管原来是什么状态，都会立即变为高电平，且一直稳定地输出高电平。如果当输入端的“－”端有触发信号时，输出端不管原来是什么状态，都会立即变为低电平，且一直稳定地输出低电平。这就是双稳态电路。
  
通俗的说，就是有A和B两个状态位置，你把它拨到A它就一直处于A位置，你把它拨到B它就一直处于B位置，这就是双稳。
  
此开关有两稳定的状态，无触发时是不变的(不动作)，当接收到触发信号时变为另一状态，再次接收到触发信号时变为原来一状态，如此反复。
  
双稳态电路工作原理
  
图一为双稳态电路，它是由两级反相器组成的正反馈电路，有两个稳定状态，或者是BG1导通、BG2截止；或者是BG1截止、BG2导通，由于它具有记忆功能，所以广泛地用于计数电路、分频电路和控制电路中。
  
原理，图2(a)中，设触发器的初始状态为BG1导通，BG2截止，当触发脉冲方波从1端输入，经CpRp微分后，在A点产生正、负方向的尖脉冲，而只有正尖脉冲能通过二极管D1作用于导通管BG1的基极。ic1减小使BG1退出饱和并进入放大状态，于是它的集电极电位降低，经电阻分压器送到截止管BG2的基极，使BG2的基极电位下降，如果下降幅度足够时，BG2将由截止进入放大状态，因而产生下列正反馈过程(看下列反馈过程时，应注意：在图一的PNP电路中，晶体管的基极和集电极电位均为负值，所以uc1↓，表示BG1集电极电位降低，而uc1↑则表示BG1集电极电位升高，当BG1基极电位降低时，则ic1↑，反之当BG1基极电位升高时，ic1↓，ic1越来越小，ic2越来越大，最后到达BG1截止、BG2导通；接差触发脉冲方波从2端输入，并在t=t2时，有正尖脉冲作用于导通管BG2的基极，又经过正反馈过程，使BG1导通，BG2截止。以后，在1、2端的触发脉冲的轮流作用下，双稳电路的状态也作用相应的翻转，如图一(b)所示。
  

  
图一、双稳态电路
  
由上述过程可见：(1)双稳态电路的尖顶触发脉冲极性由晶体管的管型决定：PNP管要求正极性脉冲触发，而NPN管却要求负极性脉冲触发。(2)每触发一次，电路翻转一次，因此，从翻转次数的多少，就可以计算输入脉冲的个数，这就是双稳态电路能够计算的原理。
  
双稳态电路的触发电路形式有：单边触发、基极触发、集电极触发和控制触发等。
  
图二给出几种实用的双稳态电路。电路(a)中D3、D4为限幅二极管，使输出幅度限制在-6伏左右；电路(b)中的D5、D6是削去负尖脉冲；电路(C)中的ui1、ui2为单触发，ui为输入触发表一是上述电路的技术指标。
  

  
图二、种实用的双稳态电路
  
双稳态开关电路图分析
  
如图为双稳态开关控制电路。该控制电路在通电后，它的TH端被电阻R2拉向低电平，TR端被R1拉向高电平。这时，555电路的输出端输出低电平，继电器K为吸合状态。随后，如果按下SBl，由于TR端被拉向低电平，电路进入置位状态，输出端输出高电平，继电器断电释放，电路进入稳态；如果是按下SB2，则有高电平加至TH端，电路输出状态不变。在电路输出高电平的状态下，如果按下SB2 ，则有高电平加至TH端。这时TR端也为高电平，所以555电路翻转，输出端由高电平变为低电平，继电器通电吸合，进入另一个稳态。在随后的控制过程中，只要交替按下SB1与SB2中的一个，就会有一个对应的输出状态。只要不按下按钮，原有的输出状态就不会自动改变。
  

  
双稳态开关控制电路
  
 
 
 

 
555时基电路特点
 
时基电路是一种常用的模数混合型集成电路。由它组成的振荡器、单稳态触发器、双稳态触发器和各类电子开关等都被十分广泛地应用在各类电路之中。它具有定时精度高、响应速度快、温漂小、输出驱动电流大、结构简单等优点。
 
555时基电路型号命名
 
555时基芯片由其内部的三只5kΩ的分压电阻而得名。很多国内外的厂商都在生产555时基电路，其主要型号有NE555、MC14555、μA555、LM555、5G555等，其中NE555较为常见。不同厂商生产的555芯片其内部结构、功能以及管脚排序都相同，因此可以相互代换。但并不是所有包含555型号的芯片都为时基电路，如部分AD转换芯片、信号处理芯片等包含了555数字的芯片。
 
555时基电路内部结构
 

  
  
555时基电路内部结构图
 
 
时基电路内部由21个三极管、4个二极管和16个电阻组成了两个电压比较器、一个RS触发器、一个放电三极管。在上图中，A1A2为两个电压比较器，G1G2为RS触发器，T为放电三极管，三个5kΩ的电阻为比较器的分压电阻。
 
555时基电路工作原理
 
时基电路内部的三个5kΩ电阻组成了分压网络，三个电阻分得的2/3Vcc和1/3Vcc为比较器A1A2提供电压基准。两个比较器的输出端与RS触发器的输入端相连，控制其置位端S和复位端R，电路的输出端和放电端受到RS触发器的控制。
 

  
  
555时基电路真值表
 
 
当置0输入端的电压大于2/3Vcc时，比较器A1的输出端为高电平1，此时RS触发器置0，输出端为0，放电管T导通，放电端为0；
 
当置1输入端的电压小于1/3Vcc时，比较器A2的输出端为高电平1，此时RS触发器置1，输出端为1，放电管T截至，放电端为1；
 
当复位端为0时，输出端为0，放电端为0，其真值表如上图所示。
 
555时基电路主要参数
 

  
  
NE555极限参数
 
 

  
  
NE555主要电特性参数
 
 
NE555主要电特性参数及极限参数如上表所示。
 
555时基电路引脚排序及封装
 
NE555芯片主要有双列直插(DIP)及贴片封装(SOP)两种封装形式。早期的国产555型号还有金属CAN封装，现已不常使用。
 

  
  
NE555直插封装
 
 

  
  
NE555贴片封装
 
 
555时基电路主要应用电路
 
单稳态电路
 

  
  
555单键启动单稳态电路
 
 
双稳态电路
 

  
  
555R-S触发器电路
 
 

  
  
555施密特触发器电路
 
 
无稳态电路
 

  
  
555脉冲振荡电路
 
 
以上几种举例说明了555时基电路的基本应用电路，根据基本应用电路，可扩展出各类实用电路，主要应用在如定时、调速、振荡及开关等各种领域的电路中。