-
21 触发器和时序逻辑电路
2021-01-25 23:01:49文章目录21.1双稳态触发器21.1.1 RS触发器1.基本RS触发器 21.1双稳态触发器 触发器按其稳定工作状态 分双稳态触发器、单稳态触发器、无稳态触发器(多谐振荡器)等。 双稳态触发器按 其逻辑功能分 RS触发器、JK... -
集成电路中的基于CMOS双D触发器CD4013的脉冲宽度检测电路设计
2020-10-19 14:52:51ICl、IC2为一片CD4013,其中ICl构成一单稳态触发器,单稳态输出端Q1作为D触发器IC2的时钟脉冲,Q2端作vo输出端。由于ICl、IC2的置位S端接地,故稳态时ICl的Ql端恒为零,Ql端为高电平,VO输出为低电 -
SR latch D latch D filp-flop SR触发器 D触发器 D双稳态多谐震荡器 【数字电路】
2014-05-30 18:29:00SR latch D latch D filp-flop ...典型的SR 触发器就长上面那样啦 ...不要以为简单,酒吧 S R Q Q’ ...组成的元素很简单——或非门,但是实现的功能却很重要 SR是两个输入端口,Q 和 Q' 是输出端口 不要慌SR latch D latch D filp-flop
SR Latch
典型的SR 触发器就长上面那样啦
不要以为简单,就把 S R Q Q’ 之间的相对位置关系记错了!
组成的元素很简单——或非门,但是实现的功能却很重要
SR是两个输入端口,Q 和 Q' 是输出端口
不要慌,两个端口,就四种输入情况,一个个分析,就可以了解SR latch是怎么工作的
当 s == 1 , R == 0, 或门,只要是有1 ,或门处理结果就是1。
这里S端口输入的是1,那么Q‘ 得到的是0,这个0反馈到R输入端,由于R的输入端输入的两个都是0,于是Q就是1,这个Q反馈到S输入端
于是我们得到,S == 1 R ==0 ----->>>Q == 1 && Q’ == 0
当 s == 0 , R == 0
这种状态很有意思,始终要记得是或非门,那么此时如果输入0,是对结果“不影响”的,应为就相当于把输出的状态控制权交给了另外一个反馈输入
于是我们得到,S == 0 R ==0 ----->>> Q 和Q‘ ==不变
当 s == 0 , R == 1
此时,由于R输入了1,Q必为0,反馈到S的输入端,0,0,输入到S输入端口,Q‘ == 1
于是我们得到,S == 0 R ==1 ----->>>Q == 0 && Q’ == 1
当 s == 1 , R == 1
此时,由于S R都输入了1,Q和Q‘必为0,反馈到S的输入端,0,0,输入到S R输入端口
于是我们得到,S == 1 R ==1 ----->>> Q == 0 && Q’ == 0
S == 0 R ==0 ----->>> Q 和Q‘ ==不变
S == 1 R ==0 ----->>>Q == 1 && Q’ == 0
S == 0 R ==1 ----->>>Q == 0 && Q’ == 1
S == 1 R ==1----->>> Q == 0 && Q’ == 0
规律看的出来,不解释。。。规律的本质落脚在那个电路的或和非的功能上!
D Latch
用一个非门改进SR触发器,相当于讲SR触发器置于只能工作在 0 1 或者 1 0输入的状态下,这里的效果就是使得输出始终跟随着输入D。
图中,我给出了当D是0 和D是1两种情况的各个引脚端口的电位高低
不能怪我手抖,鼠标写出来的。。。都是扭曲的。。。字体
实际的D触发器还有个端口,就是CLK时钟信号端口,这个相当于一个使能作用端口,这个端口如果是高电平,那么整个器件正常工作,如果是低电平,保持原来的输出。
可以看到上图中,在CLK 2ns-3ns之间,输出Q是维持不变的,只有在CLK为高电平的时候,Q跟随D的电平,something is interesting, isn't it?
D flip-flop
OK, flip-flop的时间到了
如果clk端口是没有非门,如上图这样,就是上升沿触发,如果有个非门,就是下降沿触发
D触发器和D flip-flop(我实在不想鸟那个又臭又长的中文名字)的对比图,一目了然,有木有!
《自由引导人民》
欧仁·德拉克罗瓦(Eugène Delacroix)为纪念1830年法国七月革命而创作的油画作品
-
二维稳态热传导 代码实现_LGF系列教程(2)-实现翻转控制的函数LGF_PulseRelay
2020-11-20 09:57:18LGF_PulseRelay函数实现了具有翻转控制的双稳态触发器功能。该双稳态触发器能交替输出两种稳定的状态:0 和1。当第1次触发启动信号时,触发器会输出1并保持;第2次触发启动信号时,触发器会输出0并保持;第3次触发...今天这篇文章,我们来介绍下博途通用扩展函数库(LGF)的位逻辑函数中的——LGF_PulseRelay函数。
LGF_PulseRelay函数实现了具有翻转控制的双稳态触发器功能。
该双稳态触发器能交替输出两种稳定的状态:0 和1。当第1次触发启动信号时,触发器会输出1并保持;第2次触发启动信号时,触发器会输出0并保持;第3次触发启动信号时,触发器再次输出1;如此交替进行,实现了输出信号的翻转(Flip-Flop)。在LGF函数库的【位逻辑函数(bit logic operations】中可以找到LGF_PulseRealy,如下图所示:
将其拖拽到新创建的FB_Test中,系统会提示创建背景数据块。这里我们选择独立的背景数据块,新添加的函数LGF_PulseRelay如下图所示:
该函数有三个输入参数和一个输出参数。
输入参数:输出参数:
LGF_PulseRelay函数的时序图如下:
其中:
①:trigger信号的每次上升沿都会使out输出值翻转;
②:set信号的上升沿使out置位;
③:reset信号的上升沿使out复位;
④:如果set和reset同时触发,则reset优先,out复位;
举个例子:
要求用一个按钮实现电机的起停控制。
假设按钮的输入通道地址位I1.0;
电机继电器线圈的控制电路来自Q0.7;
则可以使用下面的代码实现单按钮控制电机启动和停止:这样,当按钮按下时电机将启动,再次按下按钮时电机将停止。
好了,关于博途通用扩展函数库的LGF_PulseRelay函数就先介绍到这里。如果你不知道怎样添加该函数库,请查看之前的文章。
我的新书《西门子S7-200 SMART PLC应用技术——编程、通信、装调、案例》已经出版,欢迎点击下面的链接查看:
-
双时隙的工作原理_双稳态电路的工作原理)
2020-12-22 06:10:03或者是BG1截止、BG2导通,由于它具有记忆功能,所以广泛地用于计数电路、分频电路和控制电路中,原理,图2(a)中,设触发器的初始状态为BG1导通,BG2截止,当触发脉冲方波从1端输入,经CpRp微分后,在A点产生正、负...双稳态电路的工作原理
双稳态电路是由什么组成的?他的工作原理是什么?
一、工作原理
图一为双稳态电路,
它是由两级反相器组成的正反馈电路,
有两个稳定状态,
或者是
BG1
导通、
BG2
截止;
或者是
BG1
截止、
BG2
导通,由于它具有记忆功能,所以广泛地用于计数电路、分频电路和控制电路中,
原理,图
2
(
a
)中,设触发器的初始状态为
BG1
导通,
BG2
截止,当触发脉冲方波从
1
端输入,经
CpRp
微分后,
在
A
点产生正、
负方向的尖脉冲,
而只有正尖脉冲能通过二极管
D1
作用于导通管
BG1
的基极是。
ic1
减小使
BG1
退出饱和并进入放大状态,于是它的集电极电位降低,经电阻分压器送到截止管
BG2
的基
极,使
BG2
的基极电位下降,如果下降幅度足够时,
BG2
将由截止进入放大状态,因而产生下列正反馈过
程
(看下列反馈过程时,
应注意:
在图一的
PNP
电路中,
晶体管的基极和集电极电位均为负值,
所以
uc1↓
,
表示
BG1
集电极电位降低,而
uc1↑
则表示
BG1
集电极电位升高,当
BG1
基极电位降低时,则
ic1↑
,反之
当
BG1
基极电位升高时,
ic1↓
ic1
越来越小,
ic2
越来越大,最后到达
BG1
截止、
BG2
导通;接差触发脉冲方波从
2
端输入,并在
t=t2
时,有正尖脉冲作用于导通管
BG2
的基极,又经过正反馈过程,使
BG1
导通,
BG2
截止。以后,在
1
、
2
端的触发脉冲的轮流作用下,双稳电路的状态也作用相应的翻转,如图一(
b
)所示。
图一、双稳态电路
由上述过程可见:
(
1
)
双稳态电路的尖顶触发脉冲极性由晶体管的管型决定:
PNP
管要求正极性脉冲触发,
而
NPN
管却要求负极性脉冲触发。(
2
)每触发一次,电路翻转一次,因此,从翻转次数的多少,就可以
计算输入脉冲的个数,这就是双稳态电路能够计算的原理。
双稳态电路的触发电路形式有:单边触发、基极触发、集电极触发和控制触发等。
图二给出几种实用的双稳态电路。电路(
a)
中
D3
、
D4
为限幅二极管,使输出幅度限制在
-6
伏左右;电路
(
b
)中的
D5
、
D6
是削去负尖脉冲;电路(
C
)中的
ui1
、
ui2
为单触发,
ui
为输入触发表一是上述电路的
技术指标。
图二、几种实用的双稳态电路
表一几种双稳态触发器的技术指标
图二
(a)(b)(c)(d)
管型二极管
2AP32AP152AK1C2AK17
三极管
3AX31B3AG403AK203DK3B
信号电平
“0”
(无信号)(
V
)
000+6
“1”
(有信号)(
V
)
-6-6-90
工作频率(
KHz
)
1060010008000
抗干扰电压(
V
)
≥1≥1.5≥20.8
-1
触发灵敏度(
V)≤4≤4.8≤72.5
输出端的吸收能力(
mA)≤4≤6.7≤210
输出端的发射能力(
mA)≤44≤12≤127
输出脉冲的上升时间(
μs
)
2≤0.30≤0.1≤0.1
输出脉冲的下降时间(
μs
)
2≤0.36≤0.15≤0.1
对
β
值的要求>
5050-8060-90
>
50
元件参数的允许化△
β
<
10,±
5%
△
β
<
10,±
5%
△
β
<
10,±
5%
△
β
<
10,±
5%
-
双稳态电路
2009-10-12 11:41:00一、工作原理图一为双稳态电路,它是由两级反相器组成的正反馈电路,有两个稳定状态,或者是BG1导通、BG2截止;或者是BG1截止、BG2导通,由于它具有记忆功能,所以广泛地用于计数电路、分频电路和控制电路中,原理,... -
元器件应用中的分立元件双稳态电路工作原理
2020-11-15 21:22:57图一为双稳态电路,它是由两级反相器组成的正反馈电路,有两个稳定状态,或者是BG1导通、BG2截止;或者是BG1截止、BG2导通,由于它具有记忆功能,所以广泛地用于计数电路、分频电路和控制电路中, 原理,图1(a)... -
边沿触发是什么意思_边沿触发器的动作特点及主要特点
2020-12-22 06:39:04触发器的基本特点触发器是组成时序逻辑电路的基本单元电路,它是一种有记忆功能的逻辑部件。...按照稳定工作状态分,可分为双稳态触发器、单稳态触发器、无稳态触发器(多谐振荡器)等;按照逻辑功能划分,可... -
【梳理】数字设计基础与应用 第3章 时序逻辑基础 3.2 触发器
2019-10-30 16:16:51教材:数字设计基础与应用 第二版 邓元庆 关宇 贾鹏 石会 编著 清华大学出版社 源文档高清截图在后 3.2 触发器 1、触发器(flip-flop)的...双稳态触发器按逻辑功能分类为:SR、D、JK、T、T’等。 2、基本SR(RS)... -
555定时器功能与应用特点
2020-10-23 07:22:52归纳了555定时器的功能,给出了一种易于记忆的简化模型,同时就其构成的无稳态触发器、单稳态触发器及双稳态触发器等应用电路的特点进行了探讨。 -
触发器详解——(一)D触发器
2020-02-16 08:49:30触发器是时序逻辑电路的基本单元,用来存储1位2进制信息,具有记忆和存储功能,其信息由双稳态电路来保存。触发器位脉冲边缘敏感器间,分为上升沿敏感和下降沿敏感。触发器的种类很多,由D触发器,J-K触发器,T... -
1.1触发器概述
2020-10-23 15:46:22触发器 概述 1.1.1 基本RS触发器 双稳态电路 保持良好,如何接收? 1.增加开关控制(RS触发器的基本原理)。...2.增加输入(CMOS的基本原理)。...当in1、in2均为1时,两个...A的,形成双稳态电路,实现保持的功能。 ... -
锁存器和触发器
2019-04-11 16:50:56双稳态电路 SR锁存器 D锁存器 触发器的电路结构和工作原理 触发器的逻辑功能 -
2017.0329.数字电路与系统-触发器小结
2017-03-29 08:33:00前言 1.在数字系统中,为了寄存二进制编码信息,采用触发器作为存储...本章介绍的是双稳态触发器,双可能就是指两个输出,稳态是指输出是稳定的。→对于双稳态的理解是错误的,查阅资料,双稳态是指两个稳定的工作... -
数字电路 第五章 触发器
2019-10-25 14:19:00触发器是一类具有记忆功能,可以存储二进制信息的双稳态电路。它是组成时序电路的基本单元,也是基本的时序电路。 输入信号发生变化时,触发器可以从一个稳定的状态转换到另一个稳定的状态。 基本RS触发器 基本RS... -
74触发器、锁存器原理和单元电路
2009-11-26 20:06:40双稳态存储单元电路 锁存器 触发器的电路结构和工作原理 触发器的逻辑功能 -
1.6 CMOS钟控触发器
2020-10-25 11:54:30对双稳态电路进行修改,增加开关(两个开关互补),形成CMOS电路。可以用CMOS管作为开关,会有电压损失,也可以用传输管作为开关,没有电压损失,但是晶体管数量变多。 另一种形式与理解 时钟比较灵活。但是也会有... -
数电基础(5)--锁存器和触发器
2020-05-06 22:33:30锁存器与触发器一、双稳态电路二、SR锁存器三、D锁存器四、触发器主从D触发器的电路结构与原理集成D触发器芯片的内部逻辑电路图触发器的动态参数五、触发器的逻辑功能D触发器JK触发器T触发器SR触发器如何用D触发器... -
IC基础知识10-锁存器和触发器
2021-04-07 15:41:03目录1. 简介2. 锁存器2.1 SR锁存器2.2 ...锁存器和触发器统称为双稳态电路,它们具有存储数据的功能,是构成各种时序电路的基本单元 2. 锁存器 2.1 SR锁存器 当S=0,R=0时,电路状态不变,故电路具有记忆功能 当S=1,R= -
锁存器,触发器概念及区别
2019-11-06 15:35:131.锁存器(latch)是由电平出发的存储单元,数据存储的动作取决于输入时钟,信号的电平值,仅当锁存器处于使能状态时,输出才会...2.触发器(Filp-Flop,简写FF)也叫双稳态门,是一种可以在两种状态下运行的数字... -
2.1 Latches--锁存器 和 FlipFlops--触发器 part1
2013-10-21 06:36:38内存的最基本功能的实现起源于双稳态电路(bistable)。什么是双稳态?看示意图:。(a)中I1的输出Q反馈给I2,由于I2是NOT门输出~Q然后再输入Q。。。。。。无限循环下去。发现什么了?如果初始值Q=1那么这个回路只要... -
典型电路-----DRAM
2013-04-11 09:04:04(2) SRAM 基本单元由6个MOS管构成,利用双稳态触发器的两个状态表示1和0,达到存储数据的功能。 SRAM 基本单元由6个MOS管构成,利用双稳态触发器的两个状态表示1和0,达到存储数据的功能。 当... -
《门老师教你快速看懂电子电路图》
2014-01-13 08:57:126.1.4 时基电路构成的双稳态触发器 第2讲 单稳态触发器 6.2.1 晶体管单稳态触发器 6.2.2 门电路构成的单稳态触发器 6.2.3 d触发器构成的单稳态触发器 6.2.4 时基电路构成的单稳态触发器 第3讲 施密特触发器 ... -
74系列芯片功能速查大全.doc
2019-09-14 03:41:5474123 TTL 双可再触发单稳态多谐振荡器 74125 TTL 三态输出高有效四总线缓冲门 74126 TTL 三态输出低有效四总线缓冲门 7413 TTL 4输入端双与非施密特触发器 74132 TTL 2输入端四与非施密特触发器 -
EDA典型单元电路的寄存器的设计
2021-01-19 22:58:31寄存器的主要组成部分是具有记忆功能的双稳态触发器。一个触发器可以储存1位二进制代码,要储存N位二进制代码,就得有N个触发器。寄存器从功能上说,通常可分为数码寄存器和移位寄存器两种。 数码寄存器用于寄存... -
EDA/PLD中的EDA典型单元电路的寄存器的设计
2020-11-16 09:25:44寄存器的主要组成部分是具有记忆功能的双稳态触发器。一个触发器可以储存1位二进制代码,要储存N位二进制代码,就得有N个触发器。寄存器从功能上说,通常可分为数码寄存器和移位寄存器两种。 数码寄存器用于寄存... -
555 定时器及其应用---报警电路
2008-01-17 16:31:002006-06-13 12:59:52 课题二 555 定时器及其应用---报警电路 555定时器一种模拟-数字混合式集成定时器,用它可以很方便的组成多谐振荡器、双稳态触发器和施密特触发器等脉冲电路,在工业控制等诸多方面有很... -
74LS系列集成块功能介绍
2010-03-29 08:27:4974ls121 单稳态触发器(施密特触发) 74ls122 可再触发单稳态多谐振荡器(带清除端) 74ls123 可再触发双单稳多谐振荡器 74ls125 四总线缓冲门(三态输出) 74ls126 四总线缓冲门(三态输出) 74ls128 2输入四或非线... -
74LS系列_74hc系列_CD系列芯片功能.doc
2019-05-19 14:25:4074LS123 TTL 双可再触发单稳态多谐振荡器 74LS125 TTL 三态输出高有效四总线缓冲门 74LS126 TTL 三态输出低有效四总线缓冲门 74LS13 TTL 4输入端双与非施密特触发器 74LS132 TTL 2输入端四与非施密特触发器 74LS133 ...