精华内容
下载资源
问答
  • 双稳态触发器的特点是具有个稳定的状态,并且在外加触发信号的作用下,可以由一稳定状态转换为另一稳定状态。在没有外加触发信号时,现有状态将一直保持下去,双稳态触发器可以由晶体管、数字电路或时基电路等...

    双稳态触发器是脉冲和数字电路中常用的基本触发器之一。双稳态触发器的特点是具有两个稳定的状态,并且在外加触发信号的作用下,可以由一种稳定状态转换为另一种稳定状态。在没有外加触发信号时,现有状态将一直保持下去,双稳态触发器可以由晶体管、数字电路或时基电路等构成。

    一、晶体管双稳态触发器

    下图所示为晶体管双稳态触发器电路

    它是由VT1,VT2两个晶体管交叉耦合组成。R5,R3是VT1的基极偏置电阻,R2,R6是VT2的基极偏置电阻,R1,R4分别是两管的集电极电阻。输出信号可以从两个晶体管的集电极取出,两管输出信号相反。双稳态触发器实质上是由两级共射极开关电路组成,并形成正反馈回路,电路如下图所示,VT2的集电极输出端又通过R5反馈到VT1的基极输入端。

    1、双稳态触发器的工作过程

    双稳态触发器的两个稳定状态是:要么VT1导通,VT2截止;要么VT2导通,VT1截止。1)VT1导通,VT2截止时的情况

    因为VT1导通,Uc1=0V,VT2因无基极偏流而截至,此时Uc2=+VCC,通过R5向VT1提供基极偏流,使VT1保持导通,如下图所示,电路处于稳定状态。

    1)VT2导通,VT1截止时的情况

    因为VT2导通,Uc2=0V,VT1因无基极偏流而截至,此时Uc1=+VCC,通过R2向VT2提供基极偏流,使VT2保持导通,如下图所示,电路处于另一种稳定状态。

    2、双稳态触发器的触发方式

    双稳态触发器的触发方式有单端触发和计数触发两种。

    1)单端触发

    单端触发就是把两路触发脉冲分别加到两个晶体管的基极,如下图所示,该单端触发电路采用的是将负脉冲加至导通管基极使其截止的方法,C1与R7,C2与R8分别组成两路触发脉冲的微分电路,二极管VD1,VD2隔离正脉冲,只允许负脉冲加到晶体管基极。

    触发过程如下:

    设电路处于VT1导通,VT2截止状态。当在左侧触发端加入一脉冲时,经C1,R7微分,其上升沿和下降沿分别产生正、负脉冲。正脉冲被VD1隔离,负脉冲则经过VD1加至导通管VT1基极使其截止。VT1的截止又迫使VT2导通,双稳态触发器转换为另一稳定状态。同理,当在右侧触发端加入一脉冲时,使导通管VT2截止,VT1导通,双稳态触发器再次翻转。下图所示为单端触发工作波形。

    2)计数触发

    计数触发电路如下图所示,与单端触发电路不同的是,计数触发电路只有一个触发输入端,并且微分电阻R7,R8不接地而是改接至本侧晶体管集电极。

    当触发端加上触发脉冲时,经微分后产生的负脉冲使导通管截止,而对截止管不起作用。因此,每一个触发脉冲都使双稳态触发器翻转一次,电路波形如下图所示,电阻R7,R8起引导作用,使每次负脉冲只加到导通管基极,保证电路可靠翻转。

    二、门电路构成的双稳态触发器

    用数字电路中的门电路可以方便的构成双稳态触发器,而且无需外围元件,无需调试,电路简洁可靠。

    1、或非门构成的RS型双稳态触发器

    将两个或非门电路交叉耦合,可以构成RS型双稳态触发器。如下图所示。它具有两个触发输入端:R为置0输入端。S为置1输入端,1电平触发有效;具有两个输出端:Q为原码输出端。

    当R=1,S=0时,触发器被置0,Q=0,当S=1,R=0时,触发器被置1,Q=1,当S=0,R=0时,触发器输出状态保持不变;当S=1,R=1时,下一状态不确定,应避免使触发器出现这种状态。下图为其真值表。

    2、与非门构成的RS型双稳态触发器

    将两个与非门电路交叉耦合,也可以构成RS型双稳态触发器,如下图所示。它具有两个触发输入端:/R为置0输入端,/S为置1输入端,0电平触发有效;具有两个输出端:Q为原码输出端,/Q为反码输出端。

    当/R=0,/S=1时,触发器被置0,Q=0,/Q=1;当/R=1,/S=0时,触发器被置1,Q=1,/Q=0,当/R=1,/S=1时,触发器输出状态保持不变;当/R=0,/S=0时,下一状态不确定,应避免使触发器出现这种状态。下图为其真值表。

    三、D触发器构成的双稳态触发器

    将D触发器的反码输出端/Q与其自身的数据输入端D相连接,即构成了计数触发式双稳态触发器,如下图所示。触发脉冲由CP端输入,上升沿触发。输出信号通常由原码输出端Q引出,也可从反码输出端/Q输出。

    下图所示为该双稳态触发器电路的工作波形。每一个触发脉冲的上升沿都使双稳态触发器翻转一次,因此输出脉冲的个数是输入触发脉冲的二分之一。该双稳态触发器常被用作二进制计数单元电路。

    四、时基电路构成的双稳态触发器

    用555时基电路构成的双稳态触发器如下图所示,/S为置1输入端,0电平触发有效,R为置0输入端,1触发电平有效。输出信号由555时基电路的3脚输出,C1,R1构成/S端触发信号微分电路,C2,R2构成R端触发信号微分电路。

    该电路工作过程为:在Uo=0时,当在/S端加上一个0电平触发脉冲时,经C1,R1微分后产生一个负脉冲至555时基电路的2脚,使触发器翻转,Uo=1.这之后,当在R端加上一个1电平触发脉冲时,经C2,R2微分后产生一个正脉冲至555时基电路的6脚,使触发器再次翻转,又使Uo=0,电路各点波形如下图所示。

    展开全文
  • 触发器概述

    2020-12-04 17:32:25
    触发器只有两种状态,故又称双稳态触发器。当Q=0,Q‾\overline{Q}Q​=1时,触发器处于“0”状态;当Q=1,Q‾\overline{Q}Q​=0时,触发器处于“1”状态。触发器有基本R-S触发器、同步R-S触发器、主-从型触发器和...

    触发器是基本记忆单元电路。触发器只有两种状态,故又称双稳态触发器。当Q=0,Q\overline{Q}=1时,触发器处于“0”状态;当Q=1,Q\overline{Q}=0时,触发器处于“1”状态。触发器有基本R-S触发器、同步R-S触发器、主-从型触发器和边沿型触发器这四种常见结构。如下图为由或非门构成的基本R-S触发器:在这里插入图片描述

    展开全文
  • 触发器的基本特点触发器是组成时序逻辑电路的基本单元电路,它是一有记忆功能的逻辑部件。...按照稳定工作状态分,可分为双稳态触发器、单稳态触发器、无稳态触发器(多谐振荡器)等;按照逻辑功能划分,可...

    触发器的基本特点

    触发器是组成时序逻辑电路的基本单元电路,它是一种有记忆功能的逻辑部件。触发器的基本特点是:

    (1)具有两个互补输出端Q和/Q;

    (2)具有“0”态和“1”态两个稳定状态;

    (3)在外部信号作用下可实现状态转换,即翻转;

    (4)外部信号消失时具有记忆功能,这就使得触发器能够记忆二进制信息。

    按照稳定工作状态分,可分为双稳态触发器、单稳态触发器、无稳态触发器(多谐振荡器)等;按照逻辑功能划分,可分为RS触发器、D触发器、T触发器、JK触发器等几类;按照电路结构划分,可分为基本RS触发器、同步触发器(时钟控制的触发器)、主从型触发器、维持-阻塞型触发器和边沿触发器等几种类型。触发器的电路结构不同,其触发翻转方式和工作特点也不相同。具有某种逻辑功能的触发器可以用不同的电路结构实现。按触发方式划分,可分为电平触发和边沿触发。电平触发有高电平触发和低电平触发两种,而边沿触发有上升沿触发和下降沿触发两种。

    触发器逻辑功能的表示方法有:

    (1)状态表或功能表:状态表中包括输入激励信号取值,触发器的原始状态(亦称初态)取值和翻转后的状态(亦称次态)的取值。而功能表则只列出输入激励信号取值和触发器次态取值,比较简洁。

    (2)状态方程:由状态表归纳而列写出的逻辑方程。

    (3)状态转换图。

    (4)波形图(又称时序图):画出对应输入状态波形的输出状态波形。

    触发器的电路结构与动作特点

    由两个与非门互耦而成的RS锁存器【图4.2.2(a)】是各种触发器的基本单元电路,它有两个低电平有效的数据输入端(S--:置位输入;R--:复位输入)和一对互补的数据输出端(Q和Q--)。Q=1,Q--=0时,锁存器处于置位状态;Q=0,Q--=1时,锁存器处于复位状态。S-- 和 R-- 有四种组合,如果S--无效,R--无效,锁存器的状态将与初态相同;如果S--有效,R--无效,锁存器的状态将为Q=1,Q--=0;如果S--无效,R--有效,锁存器的状态将为Q=0,Q--=1;如果S--有效,R--有效,锁存器的状态将是不确定的。如何理解最后一种输入组合呢?

    (a)电路结构

    RS锁存器可以(并且只可以)存储一个二进制位,要么存储1,要么存储0。如果我们想存储1,就在 S--端加上一个负脉冲。所谓的负脉冲,就是一个由高电平跳变到低电平,然后再由低电平跳变到高电平的信号。当 S-- 由高电平跳变到低电平时,S--=0,R--=1,Q=1,Q--=0,锁存器的状态为1;当 S-- 由低电平跳变到高电平时,S--=1,R--=1,锁存器的状态保持不变,仍为1。换句话说,负脉冲到来时,锁存器的状态为1;负脉冲消失后,锁存器维持这个一状态。同理,如果我们想存储0,我们就在 R-- 端加上一个负脉冲。那么,同时在 S-- 端和 R-- 端加上负脉冲是什么意思呢?难道既要存储1,又要存储0?显然,这种要求在逻辑上是矛盾的,也是无法实现的。我们不可能提出这种无理要求。

    那么,这种输入组合又是怎么出现的呢?哇!一定是干扰(或噪声)在作怪!干扰的存在,可能会使锁存器误动作。假如我们要存储“1”,我们就在S--端加上一个负脉冲P1当P1到来时,S--=0,R--=1,Q=1,Q--=0。如果P1结束前,在 R-- 端出现一个干扰脉冲P2,那 么我们有S-- =0,R--=0,Q=1, Q--=1,问题就发生了。问题发生后,我们可就三种简单的情况进行分析。若P2比P1先消失,我们有 S--=0,R--=1,Q=1, Q--=0。在这种情况下,锁存器的状态为“1”;若P1比P2先消失,我们将有 S--=1,R--=0,Q=1, Q--=0,在这种情况下,锁存器的状态为“0”;还有一种情况是P2与P1同时消失,我们将有 S--=1,R--=1,

    因为此前Q=1, Q--=1,所以每个与非的输入都是全“1”,由于这两个与非门的传输延迟时间不同,因此工作速度稍快一些的与非门输出率先为“0”,这将使另一个与非门的输出保持为“1”。由于干扰脉冲的出现和消失是随机的,我们无法预知P2与P1哪个先消失。由于器件参数的离散性,我们也无法预知那个与非门的传输时间较短。所以,锁存器的状态将是不定的。

    RS锁存器的用途之一是构成“防抖动电路”。我们知道,数据通常经过机械开关输入数字系统。机械开关动作时,触点将会抖动。抖动是指开关的两个触点要经历一个常达数毫秒的接通、断开,再接通、再断开,循环往复,直至最后接通的过程。数毫秒的振荡在数字系统中是不可接受的。假如开关接通表示“1”,断开表示“0”,我们将开关接通是期望输入一个“1”,结果却输入拉一连串的“1”和“0”。

    锁存器或触发器易受干扰的影响。例如,RS锁存器的初态为0,如果在 S--端出现一个干扰脉冲,锁存器的状态将变成“1”。选通脉冲锁存器【图4.2.4(a)】就有一定的抗干扰能力。

    我们看到,在CP的控制下,锁存器并非随时受输入信号的影响。只有当CP信号为“1”时,输入信号才会起作用。CP信号即时钟信号,时钟信号是数字系统的时间基准,用来协调(或同步)数字系统中各部分的动作。鉴于时钟信号的重要性,设计者们采取各种措施保证其信号质量,使之避免干扰。在数据信号不可靠而时钟信号相对可靠的条件下,采用窄时钟脉冲将显著提高锁存器的抗干扰能力。

    除了改善抗干扰能力,CP信号还起另一个作用:消除竞争冒险。假如R信号由0变1,S信号由1变0,理想情况下,Q和 Q-- 将同时变化,Q由1变0,Q--由0变1。实际上,由于传输路径不同,R、S到达锁存器会有时间差。我们不妨假设S信号落后于R信号△t秒。这样,锁存器将在△t秒内处于S=1,R=1的非正常工作状态,输出Q=1, Q--=1,这样的输出在数字系统内产生尖峰脉冲,导致逻辑错误。为了消除这种竞争冒险现象,我们可以引入CP信号,CP信号使锁存器接收输入信号的时间至少推迟了△t秒,输入信号稳定后才允许锁存器进行逻辑运算。这种情况下,CP信号也叫选通脉冲。

    RS触发器动作特点

    基本RS触发器中,输入信号直接加在输出门G1和G2上,所以在输入信号的全部作用时间里,都能直接改变输出端Q和

    的状态,这种触发方式称为电平触发方式。这就是基本RS触发器的动作特点。

    由于这个缘故,也把

    (S)称为直接置位端,把

    (R)端称为直接复位端。

    例1 在图(a)所示的由与非门组成的基本RS触发器电路中,已知

    电压波形如图(b)所示,试画出触发器输出端Q和

    的电压波形。设触发器的初始状态为

    解:根据已知输入波形画输出波形的方法是:在输入信号的跳变处画出虚线,划分一个个时间间隔,根据特性表画出每一时间间隔内的输出信号电压波形。

    从图(b)所示的波形图中可以看出,在t2~t3和t6~t7时间内都出现了

    =

    =0的情况。但由于在t2~t3之后

    首先跳变成高电平,所以触发器的次态可以确定。但由于在t0~t7之后

    同时跳变为高电平,所以此时的次态就不定了。

    打开APP阅读更多精彩内容

    点击阅读全文

    展开全文
  • SN74LS123是一具有个可重触发稳态触发器,其内部结构如图1所示,逻辑真值表如表1所示。SN74LS123输出脉冲宽度tw可由三方式控制:一是通过选择外定时元件Cext和Rext值确定脉冲宽度;二是通过正触发端...
  • SN74LS123是一具有个可重触发稳态触发器,其内部结构如图1所示,逻辑真值表如表1所示。SN74LS123输出脉冲宽度tw可由三方式控制:一是通过选择外定时元件Cext和Rext值确定脉冲宽度;二是通过正触发端...
  • 斯密特触发器

    千次阅读 2014-10-22 11:45:52
    ①电路具有个阈值电压,分别称为正向阈值电压和负向阈值电压②与双稳态触发器和单稳态触发器不同,施密特触发器属于"电平触发"型电路,不依赖于边沿陡峭脉冲. 它是一阈值开关电路,具有突变输入——输出特性门...

             斯密特触发器又称斯密特与非门,是具有滞后特性的数字传输门. ①电路具有两个阈值电压,分别称为正向阈值电压和负向阈值电压②与双稳态触发器和单稳态触发器不同,施密特触发器属于"电平触发"型电路,不依赖于边沿陡峭的脉冲.  它是一种阈值开关电路,具有突变输入——输出特性的门电路.这种电路被设计成阻止输入电压出现微小变化(低于某一阈值)而引起的输出电压的改变.  当输入电压由低向高增加,到达V+时,输出电压发生突变,而输入电压Vi由高变低,到达V-,输出电压发生突变,因而出现输出电压变化滞后的现象,可以看出对于要求一定延迟启动的电路,它是特别适用的.  从IC内部的逻辑符号和“与非”门的逻辑符号相比略有不同,增加了一个类似方框的图形,该图形正是代表斯密特触发器一个重要的滞后特性。当把输入端并接成非门时,它们的输入、输出特性是:当输入电压V1上升到VT+电平时,触发器翻转,输出负跳变;过了一段时间输入电压回降到VT+电平时,输出并不回到初始状态而需输入V1继续下降到VT-电平时,输出才翻转至高电平(正跳变),这种现象称它为滞后特性,VT+—VT-=△VT。△VT称为斯密特触发器的滞后电压。△VT与IC的电源电压有关,当电源电压提高时,△VT略有增加,一般△VT值在3V左右。因斯密特触发器具有电压的滞后特性,常用它对脉冲波形整形,使波形的上升沿或下降沿变得陡直;还可以用它作电压幅度鉴别。在数字电路中它也是很常用的器件。


    展开全文
  • 双稳态触发器能交替输出两种稳定状态:0 和1。当第1次触发启动信号时,触发器会输出1并保持;第2次触发启动信号时,触发器会输出0并保持;第3次触发启动信号时,触发器再次输出1;如此交替进行,实现了输出信号...
  • 锁存器和触发器

    2020-11-09 10:29:40
    从电路逻辑关系可知,由于两个非门首尾相接逻辑锁定,因而电路能自行保持,Q端形成0和1两种稳定状态。故称为双稳态存储单元电路,称为双稳态电路。 锁存器 锁存器是一种对脉冲电平敏感存储单元电路,...
  • FPGA之锁存器与触发器

    2018-07-18 10:59:32
    锁存器与触发器均属于双稳态电路,双稳态电路具有0/1两种逻辑状态,一旦进入其中一种状态,就能长期保持不变单元电路, 最基本的双稳态电路如下所示: 二、锁存器 锁存器(latch)是一种对脉冲电平敏感的双...
  • 现在就接着来聊聊锁存器跟触发器吧,下面是这次博文要介绍的主要内容:·双稳态器件·锁存器常见结构·锁存器的应用·触发器·触发器的建立时间和保持时间1、双稳态器件双稳态器件是指稳定状态有两种,一种是0,一种...
  • 寄存器、锁存器、触发器的区别

    千次阅读 2019-08-29 15:46:02
    锁存器是一种对脉冲电平敏感的双稳态电路,它具有0和1两种稳定状态,一旦状态被确定,就能自行保持,直到有外部特定输入脉冲电平作用在电路位置时,才有可能改变状态。 锁存器是电平触发存储单元,数据存储动作...
  • 数电之SR锁存器与D触发器(转载)

    千次阅读 2019-08-29 14:25:34
    双稳态器件是指稳定状态有两种,一种是0,一种是1器件;双稳态器件是存储器件基本模块,双稳器件的的一种电路结构是:交叉耦合反相器 结构,如下图所示:  连个反相器连在一起,这就构成了一个双稳态器件,为...
  • 具有0 、1 两种逻辑状态, 一旦进入其中一种状态,就能长期保持不变单元电路,称为双稳态存储电路,简称双稳态电路。 1. 最基本的双稳态电路 将两个非门G1和G2接成如图图1所示交叉耦合形式,则构成最基本的双...
  • 从CMOS到触发器(二)

    2017-02-26 03:17:00
    前面说了CMOS器件,现在就接着来聊聊锁存器跟触发器吧,下面是这次博文要介绍主要内容:  ·双稳态器件  ·锁存器常见结构  ·锁存器应用 ... 双稳态器件是指稳定状态有两种,一种是0,一种是...
  • 1.6 CMOS钟控触发器

    2020-10-25 11:54:30
    双稳态电路进行修改,增加开关(个开关互补),形成CMOS电路。可以用CMOS管作为开关,会有电压损失,也可以用传输管作为开关,没有电压损失,但是晶体管数量变多。 另一形式与理解 时钟比较灵活。但是也会有...
  • CMOS到触发器(二)

    2019-11-22 10:22:27
     双稳态器件是指稳定状态有两种,一种是0,一种是1器件;双稳态器件是存储器件基本模块,双稳器件的的一种电路结构是:交叉耦合反相器结构,如下图所示:    连个反相器连在一起,这就构成了一个双稳态...
  • 触发器(一)

    2011-09-18 13:38:00
    触发器 触发器(Flip Flop)是一可以存储电路状态的电子元件。...基本RS触发器的电路是由个与非门(或非门),按正反馈方式闭合而成。 基本RS触发器逻辑电路与逻辑符号(a为逻辑电路,b、c为逻辑符号。)...
  • 触发器是同步的双稳态器件。在这种情况下,术语“同步”意思是输出状态变化只发生在触发输入称为时钟一个特定点处(前沿或后沿),时钟被指定为控制输入C;也就是说,输出变化出现与时钟同步。触发器对时钟...
  • 双稳态器件是指稳定状态有两种,一种是0,一种是1器件;双稳态器件是存储器件基本模块,双稳器件的的一种电路结构是:交叉耦合反相器 结构,如下图所示: 由于没有输入,于是我们就假设I1输出先为1,即Q=1;...
  • 前面说了CMOS器件,现在就接着来聊聊锁存器跟触发器吧,下面是这次博文要介绍的主要内容:  ·双稳态器件  ·锁存器常见结构 ... ·锁存器的应用 ... ·触发器的建立时间和保持... 双稳态器件是指稳定状态有两种
  • 设计本课题时构思了两种方案:一种是用以AT89C2051为核心单片机控制方案;另一种是用以74LS112 JK 触发器构成数字逻辑电路控制方案。考虑到单片机方案原理复杂,而且调试较为繁琐,所以本文采用后一种方案。
  • 锁存器,触发器概念及区别

    千次阅读 2019-11-06 15:35:13
    1.锁存器(latch)是由电平出发存储单元,数据存储动作取决于输入时钟,信号电平值,仅当锁存器处于使能状态时,输出才会...2.触发器(Filp-Flop,简写FF)也叫双稳态门,是一种可以在两种状态下运行数字...
  • 锁存器(Latch)锁存器(latch)--对脉冲电平敏感,在时钟脉冲电平作用下改变状态,是一种双稳态电路,它具有0和1两种稳定状态。锁存器最大危害在于:对毛刺敏感,不利于实现同步操作,静态时序分析STA复杂复位困难DFT...
  • 触发器-数字电路领域名词

    千次阅读 2009-03-03 12:57:00
    http://www.hudong.com/wiki/%E8%A7%A6%E5%8F%91%E5%99%A8触发器-数字电路领域名词 又称“双稳态多谐振荡器”。触发器(Flip Flop)是一可以存储电路状态电子元件。最简单是由个或非门,个输入端和个...
  • 半桥和全桥是开关电源常用拓扑结构,“直通”对其有很大威胁,直通是同一桥臂只晶体管在同一时间内同时导通现象。...这里利用稳态集成触发器CD4528设计了一针对全桥和半桥直通检测、保护电路。
  • 逻辑门电路、双稳态触发器也都是开关电路。 开关电路原理是由开关管和PWM(Pulse Width Modulatioon)控制芯片构成振荡电路,产生高频脉冲。将高压整流滤波电路产生高压直流电变成高频脉冲直流电,送到主变压器...
  • 寄存器主要组成部分是具有记忆功能的双稳态触发器。一个触发器可以储存1位二进制代码,要储存N位二进制代码,就得有N个触发器。寄存器从功能上说,通常可分为数码寄存器和移位寄存器两种。  数码寄存器用于寄存...

空空如也

空空如也

1 2 3
收藏数 42
精华内容 16
关键字:

双稳态触发器的两种稳态