精华内容
下载资源
问答
  • 同步十进制加法器
    万次阅读
    2018-04-25 17:51:12

    本文提供了一个同步清零、同步置数的十进制加法计数器代码和一个异步清零、异步置数的可逆十进制计数器代码,且使用ISE13.4综合通过并在Basys2开发板上成功验证功能,此外大家可以修改代码以调节周期。

    同步清零、同步置数的十进制加法计数器代码:

    module add_1(
       input clk,//50MHz,20ns
    	input sw0,//清零
    	input sw1,//置数
    	input [3:0] data,
    	output reg [3:0] led
        );
    
      reg [25:0] mclk;
      reg q;//1Hz时钟
      
      initial mclk=26'b0;
      initial q=0;
      
      always@(posedge clk)
      begin
        if(mclk==25000000)
    	   begin
    		mclk<=0;
    		q=!q;
    		end
    	 else
    	   begin
    		mclk<=mclk+1;
    		end
       end
    	
    	always@(posedge q)
    	begin
    	if(sw0==1)
    	  begin
    	  led<=0;
    	  end
    	else if(sw1==1)
    	  begin
    	  led<=data;
    	  end
    	else if(led>=9)
    	  begin
    	  led<=0;
    	  end
    	else
    	  begin
    	  led<=led+1;
    	  end
    	end	
    endmodule

    约束条件:

    NET"clk"LOC=B8;
    NET"sw0"LOC=N3;
    NET"sw1"LOC=E2;
    NET"data[0]"LOC=P11;
    NET"data[1]"LOC=L3;
    NET"data[2]"LOC=K3;
    NET"data[3]"LOC=B4;
    NET"led[0]"LOC=M5;
    NET"led[1]"LOC=M11;
    NET"led[2]"LOC=P7;
    NET"led[3]"LOC=P6;
    异步清零、异步置数的可逆十进制计数器代码下载地址: https://download.csdn.net/download/weixin_39603637/10374030


    更多相关内容
  • 本电路实现了同步十进制加法计数器的功能: 电路能准确地按照十进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.
  • 同步10进制加法计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 同步10进制加法计数器74LS160实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • 在之前对于同步计数器的... 我们通过同步十进制加法计数器和同步六进制加法计数器的有机组合来看一下这其中的奥妙. 对于同步十进制加法计数器的设计, 我们都知道在1001->0000时, Y由0->1: 那么问题来了, 究...

            在之前对于同步计数器的设计中, 我从未验证过输出Y对于下一位(较高位)计数器的影响. 之前对于计数器的输出Y值的设定就有一定的疑惑, 今日终于有了更进一步的理解. 我们通过同步十进制加法计数器和同步六进制加法计数器的有机组合来看一下这其中的奥妙.

            对于同步十进制加法计数器的设计, 我们都知道在1001->0000时, Y由0->1: 那么问题来了, 究竟是电路状态为1001时Y=1还是电路状态为0000时Y=1呢——我的课本上告诉我是1001. 可真正将该结论应用到实际中时, 我发现, 这是错误的: 若按书上的思路来, 电路状态来到08后, 会变到19, 而后再变为10(这很显然是不对的); 电路状态在18、28、38、48、58时都会面临这一问题. 

            根据出现的问题, 我将同步十进制加法计数器部分的输出Y改为Y=Q3n'Q2n'Q1n'Q0n', 再模拟电路波形后发现, 上述问题已不存在. 吸取了这一教训后, 我又将同步六进制加法计数器部分的输出Y改为Y=Q2n'Q1n'Q0n'. 

            当然, 我也只是用multisim7模拟了电路的运行情况, 并不是真正意义上的运行, 所以我的结论有可能不完全正确, 还请各位朋友帮我分析这一问题, 在这向提供宝贵意见的朋友们表示衷心的感谢!

            最后, 我们来看一下该如何有机组合这两个电路. 

            (1)准备好统一使用上升沿触发的D触发器构成的同步十进制加法计数电路,

            (2)准备好统一使用上升沿触发的D触发器构成的同步六进制加法计数电路,

            (3)将信号发生器的输出端接到每个同步十进制加法计数电路中的D触发器的CLK端,

            (4)将同步十进制加法计数电路的输出Y接到每个同步六进制加法计数电路中的D触发器的CLK端,

            (5)用两个4输入数码管, 实时显示两个电路的状态.

            由于电路版图过大, 下面只展示电路图的缩略版本, 若想获取更加详细的电路图, 可从本博客的资源中找到该电路的详细设计过程及电路逻辑图.

    展开全文
  • 同步十进制加法计数器(D)

    千次阅读 2019-10-28 10:52:04
  • 同步十进制加法计数器设计

    万次阅读 多人点赞 2019-10-01 09:09:07
    (1)逻辑抽象: ... 设加法进位输出变量为Y, 使用上升沿触发的触发器进行设计. 状态转换关系为 从0000开始计数, 经过10个脉冲后, 实现了0000->0001->0010->0011->0100->0101->011...

    (1)逻辑抽象:

            由分析, 共有10个有效状态, 需要\left \lceil \log(2, 10) \right \rceil = 4 个触发器.设4个触发器编码变量自高位到低位依次设为Q_{3}Q_{2}Q_{1}Q_{0}.

            设加法进位输出变量为Y, 使用上升沿触发的触发器进行设计.  状态转换关系为 从0000开始计数, 经过10个脉冲后, 实现了0000->0001->0010->0011->0100->0101->0110->0111->1000->1001->0000的状态转换. 按照上升沿触发的方式要求, 在1001->0000时,  Y由0->1.

    (2)绘制状态图, 并转换为状态表:

            由于状态转换关系比较明确, 这里直接绘制出状态表即可.

    同步十进制加法计数器状态表
    ^{​{Q_{3}}^{n}}^{​{Q_{2}}^{n}}^{​{Q_{1}}^{n}}^{​{Q_{0}}^{n}}^{​{Q_{3}}^{n+1}}^{​{Q_{2}}^{n+1}}^{​{Q_{1}}^{n+1}}^{​{Q_{0}}^{n+1}}Y
    000000010
    000100100
    001000110
    001101000
    010001010
    010101100
    011001110
    011110000
    100010010
    100100001

    (3)选择触发器, 绘制状态激励表:

            这里选择JK触发器, 对于JK触发器, 有下述关系:

            

    JK触发器状态
    Q^{^{n}}Q^{^{n+1}}JK
    000\times
    011\times
    10\times1
    11\times0

     

    同步十进制加法计数器状态激励表
    ^{​{Q_{3}}^{n}}^{​{Q_{2}}^{n}}^{​{Q_{1}}^{n}}^{​{Q_{0}}^{n}}^{​{Q_{3}}^{n+1}}^{​{Q_{2}}^{n+1}}^{​{Q_{1}}^{n+1}}^{​{Q_{0}}^{n+1}}YJ_{3}K_{3}J_{2}K_{2}J_{1}K_{1}J_{0}K_{0}
    0000000100\times0\times0\times1\times
    0001001000\times0\times1\times\times1
    0010001100\times0\times\times01\times
    0011010000\times1\times\times1\times1
    0100010100\times\times00\times1\times
    0101011000\times\times01\times\times1
    0110011100\times\times0\times01\times
    0111100001\times\times1\times1\times1
    100010010\times00\times0\times1\times
    100100001\times10\times0\times\times1
    1010\times\times\times\times\times\times\times\times\times\times\times\times\times
    1011\times\times\times\times\times\times\times\times\times\times\times\times\times
    1100\times\times\times\times\times\times\times\times\times\times\times\times\times
    1101\times\times\times\times\times\times\times\times\times\times\times\times\times
    1110\times\times\times\times\times\times\times\times\times\times\times\times\times
    1111\times\times\times\times\times\times\times\times\times\times\times\times\times

    (4)根据状态激励表求出输出方程和激励方程组:

    J_{0}=1, K_{0}=1

     {Q_{1}}^{n}{Q_{0}}^{n}00011110
    {Q_{3}}^{n}{Q_{2}}^{n}  
    000000
    010000
    11\times{\color{Red} \times }{\color{Red} \times }\times
    1001{\color{Red} \times }\times
    Y={Q_{3}}^{n}{Q_{0}}^{n}

     

     {Q_{1}}^{n}{Q_{0}}^{n}00011110
    {Q_{3}}^{n}{Q_{2}}^{n}  
    000000
    010010
    11\times\times{\color{Red} \times }\times
    100\times\times\times
    J_{3}={Q_{2}}^{n}{Q_{1}}^{n}{Q_{0}}^{n}

     

     {Q_{1}}^{n}{Q_{0}}^{n}00011110
    {Q_{3}}^{n}{Q_{2}}^{n}  
    00\times{\color{Red} \times }{\color{Red} \times }\times
    01\times{\color{Red} \times }{\color{Red} \times }\times
    11\times{\color{Red} \times }{\color{Red} \times }\times
    1001{\color{Red} \times }\times
    K_{3}={Q_{0}}^{n}

     

     {Q_{1}}^{n}{Q_{0}}^{n}00011110
    {Q_{3}}^{n}{Q_{2}}^{n}  
    000010
    01\times\times{\color{Red} \times }\times
    11\times\times{\color{Red} \times }\times
    1000{\color{Red} \times }\times
    J_{2}={Q_{1}}^{n}{Q_{0}}^{n}

     

     {Q_{1}}^{n}{Q_{0}}^{n}00011110
    {Q_{3}}^{n}{Q_{2}}^{n}  
    00\times\times{\color{Red} \times }\times
    010010
    11\times\times{\color{Red} \times }\times
    10\times\times{\color{Red} \times }\times
    K_{2}={Q_{1}}^{n}{Q_{0}}^{n}

     

     {Q_{1}}^{n}{Q_{0}}^{n}00011110
    {Q_{3}}^{n}{Q_{2}}^{n}  
    0001{\color{Red} \times }\times
    0101{\color{Red} \times }\times
    11\times\times\times\times
    1000\times\times
    J_{1}=\overline{​{Q_{3}}^{n}}{Q_{0}}^{n}

     

     {Q_{1}}^{n}{Q_{0}}^{n}00011110
    {Q_{3}}^{n}{Q_{2}}^{n}  
    00\times{\color{Red} \times }10
    01\times{\color{Red} \times }10
    11\times{\color{Red} \times }{\color{Red} \times }\times
    10\times{\color{Red} \times }{\color{Red} \times }\times
    K_{1}={Q_{0}}^{n}

    (5)检查电路自启动功能:

            由于电路在设计时未采用全编码, 所以要考虑无效状态次态的问题, 因此电路必须检查自启动功能.

    检查思路:

            将激励方程组代入状态特性方程组, 

    {Q_{3}}^{n+1}=J_{3}\overline{​{Q_{3}}^{n}}+\overline{K_{3}}{Q_{3}}^{n}=\overline{​{Q_{3}}^{n}}{Q_{2}}^{n}{Q_{1}}^{n}{Q_{0}}^{n}+{Q_{3}}^{n}\overline{​{Q_{0}}^{n}},

    {Q_{2}}^{n+1}=J_{2}\overline{​{Q_{2}}^{n}}+\overline{K_{2}}{Q_{2}}^{n}=\overline{​{Q_{2}}^{n}}{Q_{1}}^{n}{Q_{0}}^{n}+{Q_{2}}^{n}\overline{​{Q_{1}}^{n}{Q_{0}}^{n}}={Q_{2}}^{n}\oplus ({Q_{1}}^{n}{Q_{0}}^{n}),

    {Q_{1}}^{n+1}=J_{1}\overline{​{Q_{1}}^{n}}+\overline{K_{1}}{Q_{1}}^{n}=\overline{​{Q_{3}}^{n}}\cdot \overline{​{Q_{1}}^{n}}\cdot {Q_{0}}^{n}+{Q_{1}}^{n}\cdot \overline{​{Q_{0}}^{n}},

    {Q_{0}}^{n+1}=J_{0}\overline{​{Q_{0}}^{n}}+\overline{K_{0}}{Q_{0}}^{n}=\overline{​{Q_{0}}^{n}}+\overline{1} \cdot {Q_{0}}^{n}=\overline{​{Q_{0}}^{n}}.

            对于设计中的无效状态1010/1011/1100/1101/1110/1111代入状态特性方程组, 得出的次态分别为 1011/0100/1101/0100/1111/0000, 构成 1010->1011->0100, 1100->1101->0100, 1110->1111->0000, 由此可以看出, 

    所有的无效状态都可进入有效状态的循环, 则电路具备自启动功能.

    (6)绘制状态图:

     (7)设计心得:

            与设计同步八进制可逆加法计数器不同, 在设计同步十进制加法计数器时, 需考虑到无效状态的问题: 电路设计未采用全编码, 故会有一些无效状态. 

            在判断无效状态能否进入有效状态的循环时, 只需将激励方程组代入触发器的状态特性方程, 求出每一个无效状态对应的次态, 再判断这些无效状态的次态能否进入有效状态的循环即可.

            由于同步十进制加法计数器的状态转换关系比较明确, 故在设计时直接给出状态表. 在即将设计的110序列检测器中, 就需要先分析出原始状态表, 再对原始状态表进行等价状态化简, 之后对化简后的原始状态进行编码——最后才能得到110序列检测器的状态表. 

            从一开始的分析给定同步时序逻辑电路功能, 到后来的设计同步N进制计数器, 再到即将设计的110序列检测器, 我们可以发现分析难度是在递增的. 如果能设计出110序列检测器, 那么对于同步时序逻辑电路的学习就进入了一个新的层次.

            虽然设计同步十进制加法计数器难度不大, 但深刻理解该设计用例是十分重要的. 只有把该例子的设计流程捻熟于心, 才能进入同步时序逻辑电路设计下一阶段的学习.

     

    展开全文
  • 利用Multisim的同步十进制计数器的仿真实验 8421BCD码同步十进制加法计数器 图1为由4个JK触发器组成的8421BCD码同步十进制加法计数器电路仿真开始首先用清0开关将计数器设置为0000状态然后在计数脉冲信号的作用下...
  • 时序逻辑电路,D触发器,JK触发器构成的异步加法器同步加法器,异步减法器。Multisim仿真电路,里面包含三个电路。
  • 实验报告课程名称:EDA 技术与应用 指导教师:专业:通信工程 班级:082 班 姓名: 学号:实验日期:2011-4-22成绩: 实验题目:异步清除十进制加法计数器的设计一、实验任务采用文本输入法设计异步清除十进制加法...
  • EDA(Quartus II)——十进制加法计数器设计

    万次阅读 多人点赞 2021-01-31 10:33:46
    学会十进制加法计数器设计,为复杂时序逻辑电路的设计打基础。 实验预习: 掌握十进制加法计数器的设计原理; 同步、异步电路的实现; if语句的用法。 实验讲解1: D触发器和锁存的VerilogHDL描述: module...
  • 多谐振荡是一种自激振荡电路。因为没有稳定的工作状态,多谐振荡也称为无稳态电路。具体地说,如果一开始多谐振荡处于0状态,那么它在0状态停留一段时间后将自动转入1状态,在1状态停留一段时间后又将自动转入...
  • 目录 首页 寒假期间做的数字逻辑课设,现在整理出来分享给大家。这也是我的第一篇文章。 本文格式参照课程设计报告要求。 课程设计目的 1.初步掌握数字系统电路的一般设计方法,具备对逻辑电路独立设计能力。...
  • 从之前的博客中大家应该会感觉到, 在使用触发器设计时序逻辑电路的基本功大致达标后, 我一直在用中规模集成电路芯片来进行时序逻辑电路的设计, 如同步十进制加法计数器74160、同步十六进制加法计数器74163等....
  • 线上实验6进制加法计数器

    千次阅读 2020-08-05 19:24:50
    4) 不同芯片也可实现六十进制。 1.2 计数器设计组成 1) 用两个 74ls192芯片和一个与非门实现。 2) 当定时器递增到 59 时,定时器会自动返回到 00 显示,然 后继续计时。 3) 两个芯片间的级联 实验设备与器件...
  • 四位二进制加法计数器

    千次阅读 2020-12-19 13:32:48
    3.学习使用VAHDL语言进行含异步清零和同步加载与时钟使能的计数器的设计二实验仪器设备1.PC机,1台2.QuartusII系统三实验原理含计数使能、异步复位4位加法计数器,其中有锁存、rst是异步清零信号,低电平有效...
  • 今天小编要和大家分享的是八进制计数器,计数器相关信息,接下来我将从八进制计数器设计方案汇总(四款模拟电路原理实现过程),试用4位同步进制加法计数器74161采用置数法构成十进制计数器 二这几个方面来介绍。...
  • 10进制计数器Verilog编程

    万次阅读 多人点赞 2019-09-27 10:37:36
    计数器不仅能用于对时钟脉冲计数,还可以用于分频,定时,产生节拍脉冲序列以及进行数字运算等,...1.同步四位二进制加法计数器: 各触发器的驱动方程: T0 = 1; T1 = Q0 T2 = Q0Q1 T3 = Q0Q1Q2 2.四位10进制...
  • Logisim的十进制计数器的设计

    千次阅读 2021-12-18 16:28:08
    本关任务:在第1关设计的计数器基础上,利用反馈原理设计一个十进制计数器,要求具有同步置数、异步清零功能。 相关知识与思考 本关反馈原理和上一关完全相同,大家能从反馈清零逻辑表达式和进位输出逻辑表达式中...
  • 本电路采用CD4518芯片,此芯片是二、十进制(8421编码)同步加计数器,内含两个单元的加计数器。有了计数编码输出之后,我们就要进行编码了,我们采用CD4511这样一个译码芯片,它是一个七段码译码,具有BCD转换,...
  • 这是十进制计数器,当设计文件加载到目标器件后,将数字信号源的时钟 选择为 1HZ,使拨动开关 K1 置为高电平(使拨动开关向上),四位 LED 会按照实验 原理中依次被点亮,当加法器加到 9 时,LED12(进位信号)被...
  • 一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频二、实验原理计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数,还常用...
  • 【2022.04西南交大数电实验】3-1位十进制可逆计数器
  • 同步集成电路计数器 || 74161 74163 74160 || 同步级联 异步级联 ||...1. 4位同步进制计数器7416174161的功能有4个:异步清零同步置数保持同步计数其逻辑图和功能表如下图所示,(CLR非)是异步清零端(LD非)是同步置...
  • 同步计数器超详细分析

    千次阅读 2022-04-06 20:01:36
    功能 记忆输入脉冲的个数。 应用 用于计数、分频、定时、产生节拍脉冲等。...原理:根据二进制加法运算规则可知,在多位二进制数末位加1,若第i位以下皆为1时,则第i位应翻转。由此得出规律,若用T触发器构成计
  • 在设计过程中. 我发现了multisim7的一个bug: 74160芯片的CLK引脚处有小圆圈, 按理说该芯片的触发方式为下降沿触发——可在实际使用时, 我发现该芯片的触发方式为上升沿触发. 若被此处bug迷惑, 对后面的设计非常不利,...
  • 低位的161通过置数法设计为十进制加法计数器,每十个CP向高位161进一。当高位161计数到0110(即6)时,对两片161同时清零,电路回到0状态。电路图如图5所示。异步连接方式实现60进制时,高位161的CP与低片译码电路相连...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 5,114
精华内容 2,045
关键字:

同步十进制加法器

友情链接: FastReport4.rar