精华内容
下载资源
问答
  • 同步四位二进制计数器逻辑图

    千次阅读 2021-01-15 10:21:28
    同步四位二进制加法计数器逻辑电路图如下: 同步四位二进制减法计数器逻辑电路图如下:

    同步四位二进制加法计数器逻辑电路图如下:在这里插入图片描述
    同步四位二进制减法计数器逻辑电路图如下:在这里插入图片描述

    展开全文
  • 十进制计数器与4位二进制计数器有些相似,但4位二进制计数器需要计数到1111然后 才能返回到0000,而十进制计数器要求计数到1001 (相当于9)就返回0000。8421BCD码 十进制计数器是一种最常用的十进制计数器。8421BCD码...

    十进制计数器与4位二进制计数器有些相似,但4位二进制计数器需要计数到1111然后 才能返回到0000,而十进制计数器要求计数到1001 (相当于9)就返回0000。8421BCD码 十进制计数器是一种最常用的十进制计数器。

    8421BCD码十进制计数器如图所示

    e377a42e403eb17ed44c541d012ce714.png

    该计数器是一个8421BCD码异步十进制加法计数器,由4个JK触发器和一个与非门构成,与非门的输出端接到触发器F1、F2的SD非端(置"1”端),输入端则接到时钟信号输入 端(CP端)和触发器F0、F3的输出端(即Q0端和Q3端)。

    计数器的工作过程分为如下两步

    第一步:计数器复位清零。

    在工作前应先对计数器进行复位清零。在复位控制端送一个 负脉冲到各触发器Rd端,触发器状态都变为“0”,即Q3Q2Q1Qo=OOOO。

    bc297de5b0688444c6359815754c791e.png

    第二步:计数器开始计数。

    当第1个计数脉冲(时钟脉冲)下降沿送到触发器F0的CP端时,触发器F0翻转,Q0由"0”变为“1”,触发器Fl、F2、F3状态不变,Q3、Q2、Q1均为"0”,与非门的输出端为 “1”(Q3非*Q0非.CP非 = l),即触发器Fl、F2置位端SD非为“1”,不影响Fl、F2的状态,计数器输 出为 Q3Q2QiQo=00010当第2个计数脉冲下降沿送到触发器F0的CP端时,触发器F0翻转,Qo由“ 1 ”变为“0", Qo的变化相当于一个脉冲的下降沿送到触发器F1的CP端,F1翻转,Q1由“0”变为“1”, 与非门输出端仍为"1”,计数器输出为Q3Q2QiQo=0010。

    71f07fcc18ac01ddf78e092347b05e81.png

    同样道理,当依次输入第3~9个计数脉冲时,计数器则依次输出0011、0100、0101、 0110、 0111、 1000、 1001。当第10个计数脉冲上升沿送到触发器F0的CP端时,CP端由“0”变为"1",相当于 CP=1,此时Qo=l、Q3=l,与非门3个输入端都为“1”,马上输出“0”,分别送到触发器F1、 F2的置“1”端,F1、F2的状态均由“0”变为“1",即。=1、Q2=l,计数器的输出为 Q3Q2Q1Q0=1111。

    当第10个计数脉冲下降沿送到触发器F0的CP端时,F0翻转,Q0由“1”变“0”,它送 到触发器F1的CP端,F1翻转,Q1由“1”变为“0”,Q1的变化送到触发器F2的CP端,F2 翻转,Q2由“1”变为“0”,Q2的变化送到触发器F3的CP端,F3翻转,Q3由“1”变为“0”, 计数器输出为Q3Q2Q1Qo=OOOO.

    02f413726cccd32ef99c360a7c170c58.png

    第11个计数脉冲下降沿到来时,计数器又重复上述过程进行计数。

    从上述过程可以看出,当输入19计数脉冲时,计数器依次输出0000-1001,当输入 第10个计数脉冲时,计数器输出变为0000,然后重新开始计数,它跳过了 4位二进制数计 数时出现的 1010、1011、1100、1101、1110、1111 6 个数。

    举报/反馈

    展开全文
  • 74LS393 双四位二进制计数器.pdf
  • 四位二进制计数器和真值表:   代码如下: module jishuqi(clk,rst,en,rset,co,d,q); input clk;input rst;input rset;input en;input[3:0] d;output[3:0] q;output co; reg[3:0] q;reg co; always@(posedge ...

      四位二进制计数器和真值表:

                    

    代码如下:

    module jishuqi(clk,rst,en,rset,co,d,q);

    input clk;
    input rst;
    input rset;
    input en;
    input[3:0] d;
    output[3:0] q;
    output co;

    reg[3:0] q;
    reg co;

    always@(posedge clk)
    if(rst)
    begin
    q <= 4'd0;
    end
    else
    begin
    if(rset)
    begin
    q <= d;
    end
    else
    begin
    if(en)
    begin
    q <= q+4'b1;
    if(q==4'b1111)
    begin
    co <= 1;
    end
    else
    begin
    co <= 0;
    end
    end
    else
    begin
    q <= q;
    end

    end
    end

     

    endmodule

    功能仿真:

    转载于:https://www.cnblogs.com/Sagoo/p/3180163.html

    展开全文
  • 实验四四位二进制同步计数器.doc
  • 一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验原理计数器是一个用以实现计数功能的时序...根据计数制的不同,分为二进制计...
    一、实验目的 1、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法 3、运用集成计数计构成1/N分频器 二、实验原理

    计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数,还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

    计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器。根据计数制的不同,分为二进制计数器,十进制计数器和任意进制计数器。根据计数的增减趋势,又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前,无论是TTL还是CMOS集成电路,都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列,就能正确地运用这些器件。

    1、用D触发器构成异步二进制加/减计数器

    下图是用四只D触发器构成的四位二进制异步加法计数器,它的连接特点是将每只D触发器接成T'触发器,再由低位触发器的adacab503131e83a84e0d75ef7a11826.png端和高一位的CP端相连接。

    9ab597ecd12006a9e3696904096e8bac.png

    若将上图稍加改动,即将低位触发器的Q端与高一位的CP端相连接,即构成了一个4位二进制减法计数器。

    2、中规模十进制计数器

    CC40192或74LS192是同步十进制可逆计数器,具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如下图所示。

    b7e27a4f7557d344749b07a3572cf50e.png

    87d827fb66c19bdb4874ccd50bbae5b9.png

    fbfe72b9fe163744f025e65f65cd6789.png

    545e0cba96179bdb0e75bab72927821d.png

    ae29e436646bcf7e7ce5d280370bbb8c.png

    74LS192同步十进制可逆计数器逻辑功能总结:

    9b2d29b5e1fd5750c4f5adace4a98d19.png

    3、计数器的级联使用

    一个十进制计数器只能表示0~9十个数,为了扩大计数器范围,常用多个十进制计数器级联使用。

    同步计数器往往设有进位(或借位)输出端,故可选用其进位(或借位)输出信号驱动下一级计数器。 下图是由CC40192利用进位输出控制高一位的CPU端构成的加数级联图。用两个CC40192计数器可以构成100进制计数器。

    58ed27495c0d6c6b3ef1f9a18c694cb2.png

    4、实现任意进制计数

    (1)用复位法获得任意进制计数器

    假定已有N进制计数器,而需要得到一个M进制计数器时,只要M<N,用复位法使计数器计数到M时置“0”,即获得M进制计数器。

    (2)利用预置功能获M进制计数器

    用三个CC40192可组成421进制计数器。

    外加的由与非门构成的锁存器可以克服器件计数速度的离散性,保证在反馈置“0”信号作用下计数器可靠置“0”。

    三、实验设备与器件 1、 +5V直流电源  2、 双踪示波器 3、 连续脉冲源  4、 单次脉冲源 5、 逻辑电平开关 6、 逻辑电平显示器 7、 译码显示器 8、 CC4013×2(74LS74)       CC40192×3(74LS192)       CC4011(74LS00)

          CC4012(74LS20)

    b3f8bfcbce854b5544c36ce66b24a567.png

    四、实验内容

    1、用74LS74 D触发器构成4位二进制异步加法计数器。

    155e72a28db36f4393179421fb97e1f8.png

    6ba8a4303132831e5ff55d053471b9ad.png

    实验步骤-连接电路后,按单次脉冲源,观察输出端状态变化。

    583cd91663a8c3e197d19425f2f1b80e.png

    4位二进制异步加法计数器状态表:

    640a0d140e8045048ee042e77514eb56.png

    将图电路中的低位触发器的Q端与高一位的CP端相连接,构成减法计数器,按实验内容2)、3)进行实验,观察并列表记录Q3~Q0的状态。(选做) 2. CC40192或74LS192构成十进制加法计数电路图(选做)

    55956edfe69dda523d5271c57a26d8d2.png

    (减计数时CPU接高CPD接脉冲)

    3、用两片CC40192或74LS192组成两位十进制加法计数器

       按图连接电路,输入计数脉冲,进行由00—99累加计数,记录之。

    166094c980322d0fb344f27712bca41e.png

    实验步骤-连接电路后,按单次脉冲源,观察输出端状态变化。

    42983a74913ce30587277518a58c44f8.png

    48390498f116aa699e72ac260de3377d.png

    4、将两位十进制加法计数器改为两位十进制减法计数器,实现由99—00递减计数,记录之。(选做)

    5、设计一个数字钟移位60进制计数器并进行实验。(选做)

    五、实验报告及总结要求

    1、画出实验线路图,记录、整理实验现象及实验所得的有关波形。对实验结果进行分析。

    2、总结使用集成计数器的体会。

    展开全文
  • 计数器是使用 Simulink Extras Flip Flops Library 中的个 JK Flip-Flops 实现的。 作为输入,有一个恒定的 Count Enable。 如果它设置为 1,则计数器将工作,否则(在 0 上)不工作。 在第 16 个时钟节拍时,将...
  • 同步集成电路计数器 || 74161 74163 74160 || 同步级联 异步级联 ||...1. 4位同步二进制计数器7416174161的功能有4个:异步清零同步置数保持同步计数其逻辑图和功能表如下图所示,(CLR非)是异步清零端(LD非)是同步置...
  • 四位二进制减法计数器 电子计数器电路仿真
  • 二进制计数器集成芯片74161设计一个64进制计数器。要求分别用反馈清零法和反馈置数法实现。画出设计的电路图。 端口介绍: A B C D为置数的数字输入端(其中D为最高,A为最低),在实现置数功能时会将ABCD的...
  • 给各位同学应急用。
  • 今天小编要和大家分享的是八进制计数器,计数器相关信息,接下来我将从八进制计数器设计方案汇总(款模拟电路原理实现过程),试用4位同步二进制加法计数器74161采用置数法构成十进制计数器 二这几个方面来介绍。...
  • 任意进制计数器 || 反馈复位法 反馈置数法 || 超级重点 || 数电前面介绍了4位二进制计数器和十进制计数器,但它们的计数长度、计数方式是固定的。例如:十进制计数器74160,其计数的模为10,计数方式为加1计数,从...
  • 74161/74LS161 四位二进制同步计数器

    千次阅读 2020-06-13 10:46:48
    逻辑符号功能表 异步清零,同步置数 输出数范围为0000~1111 当Q0~Q3全为1时,C输出1表示进位
  • 数字电路实验(05)二进制计数器设计 2020-5-29 一.实验要求 1.1.实验目的 认识二进制同步计数器的定义、工作状态及信号波形; 熟悉基于JK触发器实现二进制同步计数器的构成规则。 1.2.实验器材 VCC Ground 脉冲...
  • 一、CD4017功能概述CD4017是5Johnson十进制计数器分频器,时钟输入端的斯密特触发器具有脉冲整形功能,对输入时钟脉冲上升和下降时间无限制,CD4017 提供了16 引线多层陶瓷双列直插(D)、熔封陶瓷双列直插(J)、塑料...
  • 74161计数器设计十二和进制计数器

    万次阅读 多人点赞 2018-10-28 10:24:24
    四位同步二进制计数器74161的功能表为: ABCD作为输入端,QA,QB,QC,QD作为输出端。 下面是12进制的计数器的设计,相对于74161来说,只需要一位电路结构就可以了,然后是12进制的决定,输入为0000,待输出为1011时,...
  • 4位同步二进制加法计数器74LS161实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
  • --顶层设计实体 67进制计数器 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; entity counter67 is port(  Clk67,Clr_l67,Ld_l67,Ent67,Enp67:in std_logic;  D67:in unsigned(7 ...
  • 计算机组成原理4位进制计数器实验报告计算机组成原理实验一 4位二进制计数器实验 姓名:李云弟 学号:1座机电话号码5 网工1201【实验环境】1. Windows 2000 或 Windows XP2. QuartusII9.1 sp2、DE2-115计算机组成原理...
  • 10进制计数器Verilog编程

    万次阅读 2019-09-27 10:37:36
    计数器不仅能用于对时钟脉冲计数,还可以用于分频,定时,产生节拍脉冲序列以及进行数字运算等,...1.同步四位二进制加法计数器: 各触发器的驱动方程: T0 = 1; T1 = Q0 T2 = Q0Q1 T3 = Q0Q1Q2 2.四位10进制...
  • 设计 4 BCD 十进制计数器 Design a 4-digit BCD decimal counter module bcd_4d_cnt( //4进制计数器 input clk, input reset_n, input en, //同步使能 input load, //同步装载 input [15:0] d, ...
  • 一、题目描述 已知74LS161为同步四位二进制加法计数器,其逻辑符号和功能表如下,请利用74LS161设计一个七进制计数器。应写出分析设计过程。 二、问题解答 (1)分析 采用同步置数法进行设计: ...
  • 4位同步二进制加法计数器的工作原理是指当时钟信号clk的上升沿到来时,且复位信号clr低电平有效时,就把计数器的状态清0。 在clr复位信号无效(即此时高电平有效)的前提下,当clk的上升沿到来时,如果计数器原态...
  • AC161设备是4位二进制计数器。这些同步可预置计数器具有内部进位预测功能,适用于高速计数应用。这些器件完全可编程;也就是说,它们可以预设为0到9或15之间的任何数字。预设是同步的;因此,在负载输入处设置低电平...
  • 题:分析该时序逻辑电路的功能, 写出电路的驱动方程、状态方程和输出方程, 画出... 第步, 根据驱动方程求出状态方程. 第三步, 根据状态方程绘制状态表. 第步, 根据状态表绘制状态图. 第五步, 根据...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 15,492
精华内容 6,196
关键字:

同步四位二进制计数器