精华内容
下载资源
问答
  • 同步四位二进制加法计数器逻辑电路图如下: 同步四位二进制减法计数器逻辑电路图如下:

    同步四位二进制加法计数器逻辑电路图如下:在这里插入图片描述
    同步四位二进制减法计数器逻辑电路图如下:在这里插入图片描述

    展开全文
  • 同步集成电路计数器 || 74161 74163 74160 || 同步级联 异步级联 ||...1. 4位同步二进制计数器7416174161的功能有4个:异步清零同步置数保持同步计数其逻辑图和功能表如下图所示,(CLR非)是异步清零端(LD非)是同步置...

    同步集成电路计数器 || 74161 74163 74160 || 同步级联 异步级联 || 数电

    83355fea5b313af4d72f44f33636bbaf.png

    66ac80011c580bb27eaecf95cfc6c6b5.png

    TTL器件和CMOS器件的工作电压和输入输出接口参数会有差别。

    上面图中,各式76161虽然型号不同,但是逻辑功能都是相同的,后面统称74161。

    1. 4位同步二进制计数器74161

    74161的功能有4个:

    • 异步清零
    • 同步置数
    • 保持
    • 同步计数

    e90ae9050e8e00ab60378dc6e9c3c955.png

    其逻辑图和功能表如下图所示,

    • (CLR非)是异步清零端
    • (LD非)是同步置数控制端
    • ENT和ENP是计数控制端
    • CLK用作时钟信号输入端
    • D0D1D2D3用作4位预置数据输入
    • Q0Q1Q2Q3表示四位计数器的状态
    • RCO为计数器进位输出端

    逻辑符号内部有一些标识符,他们有特定的含义。

    例如,和异步清零端(CLR非)对应的内部标识符为CT=0,其中CT是英文counter的缩写。这个标识符表示,在这个输入端施加有效电平,将使计数器清零,也就是使状态Q3Q2Q1Q0变成0000。我们可以看到,这个输入端标有一个三角符号,它表示这个输入端的有效电平是低电平。也就是说,(CLR非)为低电平0时,计数器将清零。

    再一例,和输出端RCO对应的标识符为3CT=15,其中CT=15表示当计数器的状态Q3Q2Q1Q0=1111,即十进制数15时,RCO将变成高电平1。其中3表示RCO的输出逻辑电平受其它带有数字3的标识符所对应的输入端信号的影响。我们可以找到,代表舒服带有数字3的标识符为G3,对应输入端ENT,表明计数控制端ENT对进位输出RCO有影响。

    此外,为了画图方便,我们经常使用右边所示的逻辑符号传统画法。

    99c5c1736508b7b84750062da5c7caea.png

    4e8b6249e25348a9a7d9a98d7a6d3eb8.png

    2. 4位同步二进制计数器74163

    74163的逻辑符号与功能分别如图所示和如表所示。

    乍一看,好像和刚刚介绍过的74161没什么区别。

    他们确实非常相像,差别在于逻辑符号左边的第一个输入信号。也就是(CLR非的清零方式)。

    异步清零端(CLR非)对应的内部标识符为5CT=0而不是CT=0。

    根据之前的介绍,由于带数字5的是C5,其对应的输入引脚是时钟CLK,因此我们会想到74163的清零信号必然受到时钟CLK的影响。

    从74163功能表的第一行我们可以发现,低电平有效的清零信号(CLR非)必须由时钟CLK的上升沿触发,才能起到清零左作用。因此我们把这种清零方式称为同步清零。

    至此,我们可以说74163和74161的唯一差别在于清零方式。

    74161采用异步清零,而74163采用同步清零,其它的工作过程是相同的。

    在数字集成电路中,大部分的触发器、计数器和后面要学习的寄存器、移位寄存器大都采用异步清零的方式。

    af05e1e960d9fcce6e0554a14f6c706d.png

    3. 十进制同步计数器74160

    和前面学过的4位二进制计数器74161相比,74160工作模式是一样的。

    • 异步清零
    • 同步置数
    • 保持
    • 同步计数

    唯一的差别是计数的状态转换图不同。

    3cdda00f601685fef711dfbe93f1b5ca.png

    下图是74160的逻辑符号、简化符号和功能表。

    输出端RCO对应的标识符为3CT=9,其中CT=9表示当计数器的状态Q3Q2Q1Q0=101,即十进制数9时,RCO将变成高电平1。

    4cfe90155c5852856efc8e9c9f620924.png

    下面我们看到的是74160的状态转换图,由于下面的10个状态和8421BCD码是一一对应的,因此74160也被称为8421BCD码计数器。

    3b00c8c3985923b0f3b34250ad37f2ef.png

    1c07a7ca44266b4308c063bd1373dcc3.png

    2. 计数器的级联

    a7484f0864b0400a5c31ce3286159230.png

    2.1 异步级联

    34bdd3e0ee35f841452a0253b11c34a3.png

    异步级联会导致工作频率的下降。

    b8342f876cb43a453116c206df2e1d55.png

    2.2 同步级联

    下图接法被称作同步级联,因为两片74160的时钟输入端被连接到了一起,它们可以在统一的时钟脉冲下同步地工作。

    同步级联利用ENT和ENP端来实现。

    6f155b00e6d7784928d288af5e33fbc5.png

    下图介绍工作原理。

    计数器(1)的计数控制端ENT=1、ENP=1,因此计数器(1)工作在同步计数模式,也就是在时钟信号CLK作用下进行加法计数。

    而计数器(2)的计数控制端ENT和ENP受控于计数器(1)的进位输出端RCO(1),因此计数器(2)能否工作在计数模式,取决于RCO(1)的电平。当RCO(1)=1时,计数器(2)工作在同步计数模式,也就是在时钟信号CLK作用下进行加法计数;当RCO(1)=0时,计数器(2)工作在保持模式,即不管有无时钟脉冲,计数器(2)保持状态不变。

    d9a02ecb209039b09bc3150a5bf68b5d.png

    计数器配合BCD译码器可以通过数码管显示出计数状态。

    0e4de71b4fc38f0dc28ecd73d651c20b.png

    f144e46e6f3e8bd533b746c2b1eb11ec.png

    6079db2b3fe4c39524a680fb9da0eb78.png

    由于同步级联计数器的性能优于异步级联,因此推荐使用同步级联的方法。

    丢题目,

    424bba12c5d757242962b054376f5c86.png

    视频:MOOC-数字逻辑电路-第9单元 时序逻辑功能-同步集成电路计数器

    展开全文
  • 74161/74LS161 四位二进制同步计数器

    千次阅读 2020-06-13 10:46:48
    逻辑符号功能表 异步清零,同步置数 输出数范围为0000~1111 当Q0~Q3全为1时,C输出1表示进位
    逻辑符号
    功能表

    异步清零,同步置数

    输出数范围为0000~1111

    当Q0~Q3全为1时,C输出1表示进位

    展开全文
  • 四位同步二进制计数器74161的功能表为: ABCD作为输入端,QA,QB,QC,QD作为输出端。 下面是12进制的计数器的设计,相对于74161来说,只需要一位电路结构就可以了,然后是12进制的决定,输入为0000,待输出为1011时,...

    首先了解74161计数器,电路结构图如下:
    在这里插入图片描述
    四位同步二进制计数器74161的功能表为:
    在这里插入图片描述
    ABCD作为输入端,QA,QB,QC,QD作为输出端。
    下面是12进制的计数器的设计,相对于74161来说,只需要一位电路结构就可以了,然后是12进制的决定,输入为0000,待输出为1011时,置零即可。下图为12进制的电路图的设计:
    在这里插入图片描述
    然后就是仿真即可,不具体说了。
    下面看的是20进制计数器。因为一位74161只可满足16进制及以下的进制计算,所以20进制需要两块74161来进行设计。通过对数字电路这本书的学习,可以得到如下图的电路图设计:在这里插入图片描述
    从图中可以看到当输出为10011的时候,与或结构会使计数器置零,所以我们的输入是从00000开始的,这样就可以完成20进制的设计了。
    下面就是波形仿真文件的建立,添加管脚并进行初值的设立。如下图所示:
    在这里插入图片描述
    最后就是进行波形仿真了,结果如下图所示:
    在这里插入图片描述
    我们可以看到到200.0ns时计数器就会置零,此时前一刻的值为10011也就是19,从而就可以达到20进制的计数了。
    目标达到!

    展开全文
  • 10进制计数器Verilog编程

    千次阅读 2019-09-27 10:37:36
    计数器不仅能用于对时钟脉冲计数,还可以用于分频,定时,产生节拍脉冲序列以及进行数字运算等,...1.同步四位二进制加法计数器: 各触发器的驱动方程: T0 = 1; T1 = Q0 T2 = Q0Q1 T3 = Q0Q1Q2 2.四位10进制...
  • 一、题目描述 已知74LS161为同步四位二进制加法计数器,其逻辑符号和功能表如下,请利用74LS161设计一个七进制计数器。应写出分析设计过程。 二、问题解答 (1)分析 采用同步置数法进行设计: ...
  • 74161 是四位二进制同步计数器,有数据置入功能.未计数前,将输出QD,QC,QB,QA,置成103)按计数增减分:加法计数器,减法计数器,加减法计数器. 7.3.1 异步计数器 一,异步可以3个JK触发器构成3级二进制计数器,并利用反馈...
  • 74ls161 逻辑功能

    2012-04-04 16:08:11
    同步四位二进制计数器74LS161 74LS161的逻辑功能
  • 用always@(posedge clk)描述 时序逻辑电路的基础——计数器(在每个时钟的上升沿递增1)  例1....// Description: 4bit异步复位同步使能二进制计数器 module counter_4bit( input clk, ...
  • 计数器是常用的时序逻辑电路器件,文中介绍了以四位同步二进制集成计数器74LS161和异步二-五-十模值计数器74LS290为主要芯片,设计实现了任意模值计数器电路,并用Multisim软件进行了仿真。仿真验证了设计的正确性和...
  • 用always@(posedge clk)描述 时序逻辑电路的基础——计数器(在每个时钟的上升沿递增1)  例1....// Description: 4bit异步复位同步使能二进制计数器 module counter_4bit( input cl...
  • 用always@(posedge clk)描述 时序逻辑电路的基础——计数器(在每个时钟的...// Description: 4bit异步复位同步使能二进制计数器 module counter_4bit( input clk, //系统时钟信号 input rst, //系统复位按键 input
  • 异步FIFO 二进制实现指针的问题 同步指针的影响 ...时钟二进制计数器实现指针,可能会导致取样错误。 比如,计数器从FF跳转到00,其中每一都发生了翻转,虽然能通过同步计数器避免亚稳态,但是仍然能...
  • 74系列芯片中文手册

    2014-01-26 16:26:21
    74HC161 可预置四位二进制计数器(并清除异步) 74HC162 可预置bcd计数器(异步清除) 74HC163 可预置四位二进制计数器(并清除异步) 74HC164 8位并行输出串行移位寄存器 74HC165 并行输入8位移位寄存器(补码输出) ...
  • 1、四位同步二进制可预置计数器74LS161的引脚图,逻辑符号及功能表四位同步二进制可预置计数器74LS161的引脚图,逻辑符号及功能表图9-21为74161型四位同步二进制可预置计数器的外引线排列图及其逻辑符号,其中是直接...
  • 74HC系列PDF资料

    2008-11-26 16:14:04
    74HC163 4位二进制计数器同步清除) 74HC164 8位移位寄存器(并入并出) 74HC165 8位移位寄存器(并入串出) 74HC166 8位移位寄存器(串并入串出) 74HC173 4位D型寄存器(三态) 74HC174 六D型触发器(带...
  • 2-37 三位二进制普通编码器 2-38 8线3线优先编码器74LS148 2-39 用两片74LS148组成的16线4线优先编码器 2-40 二-十进制优先编码器74LS147 2-41 用二极管与门阵列组成的3线8线译码器 2-42 3线8线译码器74LS138 ...
  • 74ls192/74ls193中文资料介绍-引脚图-真值表-工作原理

    万次阅读 多人点赞 2011-12-12 22:44:00
    74LS193同步可逆递增/递减四位二进制计数器 特点:电路可进行反馈,而很容易的被级联。即把借位输出端和进位输出端分别反馈到后级计数器的减计数输入端和加计数输入端上即可。 ·芯片内部有级联电路  ·同步操作...
  • 74ls161 可预置四位二进制计数器(并清除异步) 74ls162 可预置bcd计数器(异步清除) 74ls163 可预置四位二进制计数器(并清除异步) 74ls164 8位并行输出串行移位寄存器 74ls165 并行输入8位移位寄存器(补码输出) ...
  • 北京工业大学数字逻辑大作业 1.时间安排:第七章计数器课后 ...在LogicSim中利用寄存器、加法器构造基本计数器——四位二进制加1计数器。 2.基本计数器的模拟测试,功能正确后,测试过程截图。
  • Contents1. 触发器的设计1.1 基本D触发器的设计1.1.1... 计数器的设计3.1 简单的四位二进制加法计数器3.2 带有异步复位和同步加载功能的十进制加法计数器4. 移位寄存器的设计5. 实验题目1)设计一个带计数使能、进位...
  • 本电路用片74LS138和一片74LS139实现了5-32线译码器的功能, 并以同步三十二进制加法计数器的5个输出作为5译码输入, 验证了设计的5-32译码器的功能.
  • 绩 评 定 表学生姓名班级学号专 业课程设计题目四位二进制同步加法器(缺0000,0001,0100,0101)评语组长签字:成绩日期20 年 月 日课程设计任务书学 院专 业学生姓名班级学号课程设计题目四位二进制同步加法计数器(缺...
  • 1.用与非门74LS00和异或门74LS86设计一个1位二进制全加器 2.用或非门74LS02构成一个基本SR锁存器 3.用集成D触发器74LS74和异或门74LS86构成一个T触发器 4.用集成JK触发器74LS112设计一个同步的3进制计数器,要求写出...
  • 74LS163介绍74LS163是常用的四位二进制可预置的同步加法计数器,他可以灵活的运用在各种数字电路,以及单片机系统种实现分频器等很多重要的功能。1、74ls163引脚图2、74ls163引脚功能时钟CP和四个数据输入端P0~P3...
  • 2-37 三位二进制普通编码器 2-38 8线3线优先编码器74LS148 2-39 用两片74LS148组成的16线4线优先编码器 2-40 二-十进制优先编码器74LS147 2-41 用二极管与门阵列组成的3线8线译码器 2-42 3线8线译码器74LS138 2-43 ...
  • 四位二进制同步可逆计数器,实现清楚,预置,累加计数和累减计数的功能 模16计数器,构成脉冲分配器和序列发生器等逻辑器件 构成模小于16的计数器 利用计数器清除、预置等功能 构成模大于16的计数器 利用计数器...
  • 例1 数据选择器 module MUX(out,in0,in1,sel); parameter N=8;...例2 四位二进制加法计数器(带同步清零) module counter(q,count,reset,cin,clk); parameter N=4; output [N:1] q; output count;

空空如也

空空如也

1 2 3
收藏数 44
精华内容 17
关键字:

同步四位二进制计数器