精华内容
下载资源
问答
  • 两种异步时钟同步区别分析

    千次阅读 2021-03-04 08:49:50
    今天面试被问到异步复位同步释放和异步复位打两拍有什么区别,没回答上来,主要忘记了异步复位同步释放的实现方式,回来查了一下资料,觉得复位还是值得写一写的。 在FPGA或者数字IC设计中肯定会涉及到同步和异步...

    今天面试被问到异步复位同步释放和异步复位打两拍有什么区别,没回答上来,主要忘记了异步复位同步释放的实现方式,回来查了一下资料,觉得复位还是值得写一写的。

    在FPGA或者数字IC设计中肯定会涉及到同步和异步复位的问题,首先介绍一下同步复位和异步复位。

    同步复位:顾名思义,同步复位就是指复位信号只有在时钟上升沿到来时,才能有效。否则,无法完成对系统的复位工作。用Verilog描述如下:
    always @ (posedge clk) begin
    if (!Rst_n)

    end
    同步复位的优点:

    1. 有利于仿真器的仿真。
    2. 可以使所设计的系统成为100%的同步时序电路,这便大大有利于时序分析,而且综合出来的fmax一般较高。
    3. 因为他只有在时钟有效电平到来时才有效,所以可以滤除高于时钟频率的毛刺。

    同步复位的缺点:

    1. 复位信号的有效时长必须大于时钟周期,才能真正被系统识别并完成复位任务。同时还要考虑,诸如:clk skew,组合逻辑路径延时,复位延时等因素。
    2. 由于大多数的逻辑器件的目标库内的DFF都只有异步复位端口,所以,倘若采用同步复位的话,综合器就会在寄存器的数据输入端口插入组合逻辑,这样就会耗费较多的逻辑资源。

    异步复位:它是指无论时钟沿是否到来,只要复位信号有效,就对系统进行复位。用Verilog描述如下:
    always @ (posedge clk,negedge Rst_n) begin
    if (!Rst_n)

    end
    异步复位的优点:

    1. 大多数目标器件库的dff都有异步复位端口,因此采用异步复位可以节省资源。
    2. 设计相对简单。
    3. 异步复位信号识别方便,而且可以很方便的使用FPGA的全局复位端口GSR。

    异步复位的缺点:

    1. 在复位信号释放(release)的时候容易出现问题。具体就是说:倘若复位释放时恰恰在时钟有效沿附近,就很容易使寄存器输出出现亚稳态,从而导致亚稳态。
    2. 复位信号容易受到毛刺的影响。
      为什么会产生亚稳态呢,这里就需要明确两个概念removal time 和recovery time。

    在这里插入图片描述
    Removal timing check

    Removal time是指在时钟有效沿来临之后,异步复位信号需要继续保持有效的最短时间。满足这个最短时间才能确保对寄存器进行正常的复位。Removal time check的波形图如下图所示。Removal timing check与hold time check类似。

    Recovery timing check

    Recovery time是指在时钟有效沿到来之前,复位信号保持高电平的最短时间。即复位信号变到非复位状态的电平必须在clk之前一定的时间到达。满足这个Recovery time,可以确保在时钟有效沿来临时,异步复位信号处于无效状态,从而确保正常的数据采样。

    从Removal 和Recovery time的定义知道,只要DFF的复位信号不在时钟有效沿附近变化(复位信号远离时钟有效沿),就可以保证电路的正常复位和撤销。

    下面举例说明异步复位的亚稳态产生,当触发器的复位和解复位都是异步的,与时钟的边沿无关时称之为完全异步复位。如下图所示,图中触发器DFF的复位信号由复位控制电路给出,复位控制电路与触发器的时钟没有任何关系。
    在这里插入图片描述
    触发器解复位与解复位后与下一个时钟有效沿之间必须保持的最小时间称之为复位恢复时间(reset recovery time)也就是上面介绍的recovery time。下图是复位恢复时间违规时序图,当异步复位释放点不满足复位恢复时间时,会导致输出不定态或亚稳态,使系统功能出现异常。
    在这里插入图片描述
    结论:
    为了避免纯粹的同步复位和纯粹异步复位的问题,可以使用一种叫做同步化的异步复位,我们称其为第三类复位。这种复位完全结合了异步复位和同步复位的优势,我们知道异步复位的优势是不参与数据路径,所以不影响数据路径速度,而复位几乎是瞬间起作用;而同步复位的优势是百分百地同步时序分析且具有抗噪声性能。这种复位其实就是通常我们所说的异步复位同步释放。就如同我之前讨论的那样,异步地进入复位是最好的,只是异步地退出复位会导致一些类似亚稳态和由同步电路参与反馈而引起不想要的状态之类的危害等问题。

    异步复位同步化
    啰嗦的一大堆终于进入正题了。
    异步复位同步化的方式有两种,一种是同步化的异步复位,另外一种是大名鼎鼎的异步复位同步释放。
    首先介绍第一种同步化的异步复位。
    同步寄存器(Synchronizer Register)像同步复位那样被使用,不过被同步后的异步复位和原始异步复位经过门控以后用来异步地复位后续寄存器。这个电路中异步复位信号异步地复位后续电路,并且复位是异步地释放。它的缺点就是复位路径上引入了门电路的延迟。
    其实简单的理解就是异步复位信号打两拍进行同步化,因此增加了复位电路的延时。
    在这里插入图片描述为了解决上述电路复位路径上门电路延迟。异步复位输入直接连接到同步寄存器(Synchronizer Register)的CLRN端口上,这样复位立即生效。当复位撤除(释放)时,一个逻辑“1”从同步器(Synchronizer)被时钟打出用来同步地释放后续寄存器的复位,也就是异步复位同步释放。
    在这里插入图片描述
    注意
    当有PLL涉及时,有些特殊情况需要考虑。比如我们来如图19所示的电路。需要同步的复位跟之前一样直接接到了同步器中寄存器的CLRN端口,而同步后的寄存器也同样接到了reg1和reg2的CLRN端口,同时也被接到PLL的areset端口。所有寄存器包括同步器中的寄存器的驱动时钟来自PLL的输出时钟。虽然看起来PLL使用了同步后的复位,实际上这是行不通的。当PLL处于复位状态时,PLL的c0是没有时钟输出的,因此同步器中的寄存器将无法清除复位(意思是复位无法得到释放)。结果是,这个电路将永远无法跳出复位。
    在这里插入图片描述RDC(Reset Domain Crossing)跨复位域
    这里顺便提一下RDC,当前复杂FPGA或者数字IC设计除了包含多个时钟域外还包含了多个异步复位域,检测人员对CDC跨时钟域处理已经有了足够的重视,而实际上,如果设计种存在跨异步复位域时同样会经常会遇到亚稳态的问题。 具体而言,对于有多个异步复位域的设计,如果某个异步复位在复位时,其复位的信号可能正好落在接受域时钟的建立和保持时间窗口内,这会造成接受端采样到发送端信号复位前后或复位后的值,从而造成仿真行为和FPGA真实行为的不一致。因此,需要不同异步复位域之间需要进行有效隔离或同步,或者提前指定异步复位的先后顺序,以确保设计可以可靠复位,避免由于跨异步复位域而引起的亚稳态问题。
    在这里插入图片描述当一个复位域的异步复位边沿太接近另一个复位域的触发器的时钟边缘或不复位时,就会发生亚稳态,导致触发器的值不确定,并在整个设计中传播,从而导致功能故障。

    展开全文
  • 1.何为同步时钟,何为异步时钟 当两个时钟间的相位是固定关系的,则可以称这两个时钟为同步时钟(synchronous clock)。一般同源,如由同一个MMCM or PLL产生的两个时钟可以称为同步时钟。因此可以将主时钟与之...

    1.何为同步时钟,何为异步时钟

            当两个时钟间的相位是固定关系的,则可以称这两个时钟为同步时钟(synchronous clock)。一般同源,如由同一个MMCM or PLL产生的两个时钟可以称为同步时钟。因此可以将主时钟和与之对应的衍生时钟约束成同一个时钟组。

            无法判定两个时钟间相位时,则可以称这两个时钟为异步时钟(asynchronous clocks)。两个来自不同晶振的时钟,一定是异步时钟。通常情况下设计中不同的主时钟肯定是异步时钟,因此可以将这两个主时钟及其衍生时钟约束成不同的时钟组

    2.如何划分clk grop

            两个有分频关系的同源时钟 可以认为是同步时钟域,也可以认为是异步时钟域 认为是异步时钟域之后放在不同的clk group,clk domian之间需要异步处理,但不需要分析静态时序;

            如果作为同步时钟域,可以做异步处理也可以不做异步处理,做异步处理之后相应的时序路径设为falsePath可以不去分析sta。不做异步需要下SDC并由后端保证时序(调相位,设multicycle等)。之所以能作为同步时钟域是因为无论整数分频还是分数分频,同源时钟的相位都是固定的在时序处理时就可以固定调相位。

            异步时钟只能划分到不同的group,异步时钟域之间的信号不做sta分析

     

    3.参考链接

    这样的问题怎么加约束啊

    【 Vivado 】时钟组(Clock Groups)

    展开全文
  • 相位同步、频率同步、同相位时钟、同源时钟、同时钟域时钟和异步时钟区别。相位同步、频率同步相位同步频率同步时间同步和频率同步区别:参考链接同相位时钟、同源时钟、同时钟域时钟异步时钟同相位时钟同源时钟...


    本文属于总结性质文章,有借鉴他人文章。

    相位同步、频率同步

    相位同步

    在这里插入图片描述

    相位时间(Phase Time)指时钟信号与理想信号在对应的有效瞬间(一般指上升沿或者下降沿)的延迟时间,简称为“相位”。相位即时延
    相位同步又称为时间同步(时间延迟同步),指时钟信号的有效沿(上升沿或者下降沿)同步。
    在这里插入图片描述
    如图所示,信号A和B是相位同步,信号C、D和A不是相位同步。

    频率同步

    频率同步指两个信号的变化频率相同或者保持固定的比例。信号的相位可以不一致,频率也可以不一致。如图所示,信号A、B和C是频率同步。
    在这里插入图片描述

    时间同步和频率同步区别:

    如图所示的Watch A与Watch B,如果二者每时每刻的时间都保持一致,这种状态叫时间同步(Phasesynchronization)。如果二者的时间不一样,但保持一个恒定的差值(如,6小时),那么这种状态称为频率同步(Frequency synchronization)。
    在这里插入图片描述

    参考链接

    http://blog.sina.com.cn/s/blog_5465ea2e0102xghg.html

    同相位时钟、同源时钟、同时钟域时钟和异步时钟

    同相位时钟

    同相位时钟:即相位相同,也就是说时钟的有效沿必须同步。(有效沿为上升沿或者下降沿)。
    以上升沿为有效沿,则clk0为慢时钟,clk1为快时钟,clk0的时钟沿始终与clk1的时钟沿对齐,两个时钟相位相同。
    在这里插入图片描述

    同源时钟

    同源时钟,通常由一个PLL或者DLL产生,相位不需要相同,只要求相位固定
    同源时钟即时钟产生的源头相同,同源时钟在传输过程中通过的组合逻辑电路如果不相同,则两个同源时钟的有效沿的延迟也就不同,但是却是固定的,也就是相位是固定的。

    同时钟域时钟

    同时钟域的时钟既是同源时钟,还要求相位相同并且频率相同,通常是同一个PLL产生的频率相同相位相同的时钟,PLL能够保证两个时钟在不同的情况下(如温度不同)的偏差在精度范围内。从波形上看,同时钟域两个时钟频率一样,跳变沿完全对称。但是从波形上看两个时钟频率一样,跳变沿完全对称的不一定是同时钟域时钟,如两个PLL输出的看似相同的时钟不是同一个时钟域的,例如在不同的温度下,就不能保证两个时钟的偏差。

    异步时钟

    无法判定两个时钟间相位时,则可以称这两个时钟为异步时钟(asynchronous clocks)。

    参考链接

    https://blog.csdn.net/weixin_42602247/article/details/105250854?utm_medium=distribute.pc_relevant.none-task-blog-title-2&spm=1001.2101.3001.4242

    展开全文
  • 本文带领大家一起学习什么事异步时钟同步化。
  • 同步和异步区别

    2020-12-20 23:03:27
    异步的概念和同步相对。 2、要求不一样:“同步通信”的通信双方必须先建立同步,即双方的时钟要调整到同一个频率。异步通信发送端不需要在发送一帧之前接收端进行协调(不需要先进行比特同步)。 3、特点不一样:...

    1、概念不一bai样:这是du两个相对的概念,zhi同步是让两个dao或多个数据库内容保持一致zhuan,或者按需要部分保持一致。异步则是计算机多线程的异步处理。异步的概念和同步相对。
    2、要求不一样:“同步通信”的通信双方必须先建立同步,即双方的时钟要调整到同一个频率。异步通信发送端不需要在发送一帧之前和接收端进行协调(不需要先进行比特同步)。
    3、特点不一样:异步通信的好处是通信设备简单、便宜,但传输效率较低(因为开始位和停止位的开销所占比例较大)。同步各结点的时钟之间允许有微小的误差,这个时候会采用其他措施实现同步传输。

    展开全文
  • 本文设计的方案可以从异步串行码流中提取位同步时钟信号,设计思想的基本出发点是在外部码流(code_in)的上升沿本地时钟(clk)上跳沿相比较
  • 本文主要把FPGA异步时钟设计中产生的问题,原因以及解决问题所采用的同步策略做了详细的分析。其中双锁存器法比较适用于只有少数信号跨时钟域;结绳法比较适用快时钟域向慢时钟过渡的情况。所以,在实际的应用中,应...
  • 对于工程中出现的异步时钟,与最高时钟是对立关系,但这个CEO的地位决定了只有他说了算,不然就会“叛乱”,因此要把那些异步时钟统一管理,这就是所谓的“对立统一”。
  • 异步时钟设计的同步浅谈

    千次阅读 2019-06-13 14:22:30
    设计纯粹的单时钟同步设计是一种奢侈品,很少有ASIC设计师知道。 大多数设计的ASIC都由多个异步时钟驱动,需要特殊的数据,控制信号验证处理,以确保及时完成稳健的工作设计。
  • PAGE PAGE 3 实验2 含异步清零和同步时钟使能的加法计数器设计(5-3) (1)实验目的 学习计数器的设计仿真硬件测试进一步熟悉VHDL设计技术 (2)实验原理 实验程序为例4-22实验原理参考4.4节(计数器设计)设计流程参考第...
  • 简单理解时间同步和时钟同步

    万次阅读 多人点赞 2019-10-16 14:00:11
    时钟同步和时间同步 先说一下基本概念:时钟同步是指频率同步;时间同步是指相位同步。(补充一下:相位同步的前提是频率必须同步,怕一些初入通信行业的小伙伴不太熟悉这两个概念。) 上图是频率同步时钟同步)...
  • 异步时钟域的亚稳态问题和同步器、电子技术,开发板制作交流
  •  二、异步复位和同步复位的优缺点:  1、同步复位的优点大概有3条:  a、有利于仿真器的仿真。  b、可以使所设计的系统成为100%的同步时序电路,这便大大有利于时序分析,而且综合出来的fmax一般较高。  c...
  • 脉冲异步时序电路和同步时序电路有两个共同的特点:  ● 电路状态的转换是在脉冲作用下实现的。  在同步时序电路中尽管输入信号可以是电平信号或者脉冲信号,但电路的状态转换受统一的时钟脉冲控制;脉冲异步...
  • 同步请求和异步请求的区别先解释一下同步和异步的概念同步是指:发送方发出数据后,等接收方发回响应以后才发下一个数据包的通讯方式。异步是指:发送方发出数据后,不等接收方发回响应,接着发送下个数据包的通讯...
  • 关于FPGA同一个工程中如何进行同步异步复位同步复位:需要时钟的产生,在时钟的进行下进行复位;异步复位:无需时钟,即可进行复位。问题:有些信号,异步复位,在时钟来之前就已经复位了,而同步复位有可能在时钟来...
  • 但在实际的应用系统中,实现完全同步化的设计非常困难,很多情况下不可避免地要完成数据在不同时钟域间的传递(如高速模块低速模块之间的数据交换)。这时,如何保持系统的稳定,顺利完成数据的传输就成为一个重要的...
  • 同步传输和异步传输的区别及优缺点同步传输以数据块为单位进行数据传输,数据块与数据块之间的时间间隔是固定的,每个数据块带有时序信息,接收方可以用时序信息进行校验。异步传输一般以字符为单位,接收方通过字符...
  • 今天大侠简单聊一聊FPGA设计中异步电路中的时钟同步处理方法,话不多说,上货。 既然说到了时钟同步处理,那么什么是时钟同步处理?那首先我们就来了解一下。 时钟是数字电路中所有信号的参考,没有时钟或者...
  • FPGA异步时钟同步

    千次阅读 2017-09-01 16:12:53
    什么是CEO,就是首席执行官,是在一个企业中负责日常经营管理的最高级管理人员,又称作行政总裁,或最高执行长或大班。...那么当系统中有异步时钟的时候,怎么办?每一个系统必须有一个最高级别的时
  • LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY SCAN_LED IS PORT ( CLK : IN STD_LOGIC; LEDOUT : OUT STD_LOGIC_VECTOR(8 DOWNTO 0; --将多余发光二极管熄灭 SG : OUT STD_...
  • 上次提出了一个处于异步时钟域的MCU与FPGA直接通信的实现方式,其实在这之前,特权同学想列举一个异步时钟域中出现的很典型的问题。也就是要用一个反例来说明没有足够重视异步通信会给整个设计带来什么样的危害。 ...
  • 同步通信和异步通信

    万次阅读 2018-09-02 09:53:14
    异步通信时不要求接收端时钟和发送端时钟同步,发送端发送完一个字节后,可经过任意长的时间间隔再发送下一个字节。 同步通信效率高;异步通信效率较低。 同步通信较复杂,双方时钟的允许误差较小;异步通信简单,...
  • 实时时钟 (RTC) 是一个独立的 BCD 定时器/计数器,提供具有可...以STM32L0系列MCU为例,介绍RTC时钟异步预分频和同步预分频配置方法。 RTC 时钟源 (RTCCLK) 通过时钟控制器从 LSE 时钟、LSI 振荡器时钟以及 HS...
  • 2.学习同步单时钟FIFO、二时钟异步FIFO的分析以及编写。 3.以实例体验如何将实际需求分析转换成代码。 FIFO(First In First Out)队列通常在数字系统中实现两个模块间数据的暂存,达到减少两模块之间的速度依赖,...
  • 异步电路中时钟同步的方法

    千次阅读 2018-04-12 11:07:40
    都会影响系统的性能甚至功能,所以在一般情况下,在同一个设计中使用同一个时钟源,当系统中有多个时钟时,需要根据不同情况选择不同的处理方法,将所有的时钟进行同步处理,下面分几种情况介绍时钟同步处理方法。...
  • 时钟同步是在异步传感器网络中启用基于时间的任务(如定位、调度、分布式采样等)的关键方面。 可以使用时间戳交换来实现具有独立时钟的节点之间的时钟同步。 此外,可以利用无线环境的广播特性来提高同步精度。 在...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 38,972
精华内容 15,588
关键字:

同步时钟和异步时钟的区别

友情链接: 863259.rar