CPU响应中断的条件
 
  1．中断源如何向CPU表达中断请求
 
  一般是设置中断请求触发器，在需要CPU服务时，将中断请求触发器置位，其1端或0端输出的跳变作为中断请求信号。显然中断源可以随时提出中断请求。    
 
  2．中断请求何种情况下才可能得到CPU响应
 
  一个中断请求在同时具备下列两个条件时，才有可能得到CPU响应：
 
  ①该中断源未被屏蔽；
 
  ②该中断请求在当前所有中断请求中级别最高。
 
  3．CPU何时响应中断
 
  CPU在同时满足下列两个条件时，响应中断：
 
  ①IF=1(对非屏蔽中断，没有此项要求)；
 
  ②现行指令执行完。
 
  CPU在每一个指令周期的最后一个总线周期的最后一个时钟周期的开始采样中断请求输入线，若有中断请求，则下一步不进入取指令周期，而进入中断响应周期，如图所示。对于8086系列CPU，中断响应周期为两个。
 
                           
 
 
 
    之所以把一条指令执行完作为响应中断的条件，是因为中断响应周期以及中断服务程序要占用CPU资源。如果在执行一条指令的中间响应中断，则指令的当前状态既不能保存也无法加以恢复。与此相对比，DMA操作是在DMA控制器的作用下进行的，不占用CPU资源，所以在一条指令执行中间、当前总线周期结束即可进入DMA周期。
 
 

如何接受和响应中断源的中断请求，因机器而异
如，在PC中:
有可屏蔽的中断请求INTR:
       主要是输入输出设备的I/O中断, 通过建立在PSW中的中断屏蔽位加以屏蔽，即使再有I/O中断，处理器也不响应
不可屏蔽的中断请求:
       属于机器故障中断，包括内存奇偶校验错以及掉电等中断源
程序中的问题所引起的中断（如溢出、除法错都可以引起中断）和软件中断等
      由于可能有很多中断源请求同时发生
      由中断逻辑按中断优先级加以判定响应哪个中断请求 

按照是否可以被屏蔽，可将中断分为两大类：不可屏蔽中断(又叫非屏蔽中断)和可屏蔽中断。不可屏蔽中断源一旦提出请求，CPU必须无条件响应，而对可屏蔽中断源的请求，CPU可以响应，也可以不响应。CPU一般设置两根中断请求输入线：可屏蔽中断请求INTR(Interrupt Require)和不可屏蔽中断请求NMI(NonMaskable Interrupt)。对于可屏蔽中断，除了受本身的屏蔽位控制外，还都要受一个总的控制，即CPU标志寄存器中的中断允许标志位IF(Iinterrupt Flag)的控制，IF位为1，可以得到CPU的响应，否则，得不到响应。IF位可以由用户控制，指令STI或Turbo c的Enable()函数，将IF位置1(开中断)，指令CLI或Turbo_c 的Disable()函数，将IF位清0(关中断)。 
    典型的非屏蔽中断源的例子是电源掉电，一旦出现，必须立即无条件地响应，否则进行其他任何工作都是没有意义的。典型的可屏蔽中断源的例子是打印机中断，CPU对打印机中断请求的响应可以快一些，也可以慢一些，因为让打印机等待儿是完全可以的。 
    对于软中断，它不受IF位的影响，所以属于非屏蔽中断范畴。还有一点，细心的读者会想到：CPU只有两根中断请求输入线，有多个中断源怎么办? 一般借助于外部电路

 
中断响应是当中央处理机发现已有中断请求时，中止现行程序执行，并自动引出中断处理程序的过程。
 
 
中断响应的实质是交换用户程序和处理该中断事件的中断处理程序的指令执行地址和处理器状态，以达到如下目的：
 
 
1、保留程序断点及有关信息。
 
 
2、自动转入相应的中断处理程序执行。
 
转载于:https://www.cnblogs.com/luo841997665/p/4661892.html