精华内容
下载资源
问答
  • 单总线结构使cpu利用率低 因为需要等待慢速IO设备 四总线结构(现代计算机多用) 性能指标 仲裁(总线争用) 集中仲裁方式 链式查询方式 计数定时器查询方式 独立请求方式 分布仲裁方式 总结 ...

    结构

    在这里插入图片描述
    在这里插入图片描述
    总线通过光刻机刻在主板上
    在这里插入图片描述

    概念

    在这里插入图片描述
    在这里插入图片描述

    串行总线和并行总线

    在这里插入图片描述

    片内总线,系统总线,通信总线

    在这里插入图片描述

    系统总线(数据总线,地址总线,控制总线)

    在这里插入图片描述
    单总线结构使cpu利用率低 因为需要等待慢速的IO设备
    在这里插入图片描述
    在这里插入图片描述

    在这里插入图片描述
    四总线结构(现代计算机多用)
    在这里插入图片描述

    在这里插入图片描述

    性能指标


    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

    仲裁(总线争用)

    在这里插入图片描述

    集中仲裁方式

    链式查询方式

    在这里插入图片描述

    在这里插入图片描述

    计数定时器查询方式

    在这里插入图片描述

    独立请求方式

    在这里插入图片描述
    在这里插入图片描述

    分布仲裁方式

    在这里插入图片描述

    总结

    在这里插入图片描述

    操作与定时

    在这里插入图片描述

    同步通信

    在这里插入图片描述
    在这里插入图片描述

    异步通信

    在这里插入图片描述

    半同步通信

    在准备数据的过程中,有可能从设备满足不了主设备的速度,可以通过wait线来让主设备等待一下
    在这里插入图片描述

    分离式通信


    在这里插入图片描述

    标准

    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

    真题

    2019:假定一台计算机采用N通道存储器总线,则总带宽=Nx工作评率x总线宽度

    展开全文
  • 对系统总线在计算机硬件结构中的地位和作用有所了解。 总线的基本概念 计算机系统五大部件(运算器、存储器、控制器、输入、输出设备(I/O)之间互连方式有两种,一种是各部件之间使用单独连线,称为分散连接;另一...

    学习目标:系统总线的基本概念及其分类、结构和总线控制逻辑。对系统总线在计算机硬件结构中的地位和作用有所了解。

    一、总线的基本概念

    计算机系统的五大部件(运算器、存储器、控制器、输入、输出设备(I/O)之间的互连方式有两种,一种是各部件之间使用单独的连线,称为分散连接;另一种是将各部件连到一组公共信息传输线上,称为总线连接。

    总线是连接多个部件的信息传输线,是各部件共享的传输介质。

    在这里插入图片描述

    在这里插入图片描述
    在这里插入图片描述

    二、总线的分类

    总线的应用很广泛,从不同角度可以有不同的分类方法。下面按连接部件不同,介绍三类总线

    1. 片内总线:片内总线是指芯片内部的总线

    2. 系统总线:系统总线是指CPU、主存、I/O设备(通过I/0接口)各大部件之间的信息传输线。
      按系统总线传输信息的不同
      数据总线:数据总线用来传输各功能部件之间的数据信息,它是双向传输总线
      地址总线:地址总线主要用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址
      控制总线:由于数据总线、地址总线都是被挂在总线上的所有部件共享的,如何使各部件能在不同时刻占有总线使用权,需依靠控制总线来完成,因此控制总线是用来发出各种控制信号的传输线。

    3. 通信总线:这类总线用于计算机系统之间或计算机系统与其他系统(如控制仪表、移动通信等)之间的通信
      按数据传送方式分
      串行通信:在串行传送中,1字节的数据要通过一条传输线分8次由低位到高位按顺序逐位传送
      并行通信:在并行传送中,要通过8条并行传输线同时由源传送到目的地。
      在短距离内,并行数据传送速率比串行数据传送速率高得多

    三、总线特性及性能指标

    总线特性

    从物理角度来看,总线由许多导线直接印制在电路板上,延伸到各个部件。
    在这里插入图片描述
    (1)机械特性

    机械特性是指总线在机械连接方式上的一些性能,如插头与插座使用的标准,它们的几何尺,寸、形状、引脚的个数以及排列的顺序,接头处的可靠接触等。

    (2)电气特性

    电气特性是指总线的每一根传输线上信号的传递方向和有效的电平范围。通常规定由CPU发出的信号称为输出信号,送入CPU的信号称为输人信号。例如,地址总线属于单向输出线,数据总线属于双向传输线,它们都定义为高电平为“1" ,低电平为“0”。.

    (3)功能特性

    功能特性是指总线中每根传输线的功能,例如:地址总线用来指出地址码;数据总线用来传递数据;控制总线发出控制信号

    (4)时间特性

    时间特性是指总线中的任一根线在什么时间内有效。每条总线上的各种信号互相存在一种有效时序的关系,因此,时间特性一般可用信号时序图来描述。

    总线的性能指标

    1.总线宽度 数据线的根数,如8位、16位、32位、64位
    2.标准传输率(带宽) 每秒传输的最大字节数(MBps)
    3.时钟同步/异步 同步、不同步
    4.总线复用 地址线与数据线复用
    5.信号线数 地址线、数据线和控制线的总和
    6.总线控制方式 突发、自动、仲裁、逻辑、计数
    7.其他指标 负载能力

    总线标准

    所谓总线标准,可视为系统与各模块、模块与模块之间的一个互连的标准界面。

    在总线的统一标准下,完成系统设计,模块制作。这样,系统、模块、设备与总线之间不适应、不通用及不匹配的问题就迎刃而解了。

    下图为一些流行标准
    在这里插入图片描述

    四、总线结构

    总线结构通常可分为单总线结构和多总线结构两种。

    单总线这种结构简单,也便于扩充,但所有的传送都通过这组共享总线,因此极易形成计算机系统的瓶颈。它也不允许两个以上的部件在同一时刻向总线传输信息,这就必然会影响系统工作效率的提高。这类总线多数被小型计算机或微型计算机所采用。
    在这里插入图片描述
    双总线结构的特点是将速度较低的I/0设备从单总线上分离出来,形成主存总线与I/O总线分开的结构。吞吐能力可以相当大。这种结构大多用于大、中型计算机系统。

    在这里插入图片描述

    五、总线控制

    由于总线.上连接着多个部件,什么时候由哪个部件发送信息,如何给信息传送定时,如何防止信息丢失,如何避免多个部件同时发送,如何规定接收信息的部件等一系列问题都需要由总线控制器统一管理。 它主要包括判优控制(或称仲裁逻辑)和通信控制。

    总线判优控制

    总线上所连接的各类设备,按其对总线有无控制功能可分为主设备(模块)和从设备(模块)

    • 主设 备(模块)对总线有控制权
    • 从设备(模块)响应从主设备发来的总线命令

    在这里插入图片描述

    线通信控制

    1.目的解决通信双方协调配合问题

    2.总线传输周期

    • 申请分配阶段 ---- 主模块申请, 总线仲裁决定
    • 寻址阶段 ---- 主模块向从模块给出地址和命令
    • 传数阶段 ---- 主模块和从模块交换数据
    • 结束阶段 ---- 主模块撤消有关信息

    3.同步通信

    通信双方由统–时标控制数据传送称为同步通信。同步通信一般用于总线长度较短、各部件存取时间比较一致的场合。

    4.异步通信

    异步通信克服了同步通信的缺点,允许各模块速度的不一致性,给设计者充分的灵活性和选择余地。它没有公共的时钟标准,不要求所有部件严格的统一操作时间,而是采用应答方式(握手方式)。

    5.半同步通信(同步、异步结合)

    展开全文
  • 一、总线概述 计算机系统是以微处理器为,各器件要与微处理器相连,且必须协调工作,所以微处理机引入了总线的概念,各器件共同享用总线,任何时候只能有一个器件发送数据(可以有多个器件同时接收数据) 。...
  • 今天开始对计算机组成原理总线知识进行总结...单总线结构2.双总线结构3.三总线结构四、总线性能指标 一、基本概念 1.总线定义 下边是对其两个特点解释: 2.总线特性 二、总线分类 1.按数据传输格式.

    在这里插入图片描述
    今天开始对计算机组成原理中总线的知识进行总结,我准备分成以上四部分总结。
    本文是是第一部分:总线概述。

    一、基本概念

    1.总线的定义

    在这里插入图片描述
    下边是对其两个特点的解释:
    在这里插入图片描述

    2.总线的特性

    在这里插入图片描述

    二、总线的分类

    在这里插入图片描述

    1.按数据传输格式分类

    在这里插入图片描述

    串行总线

    串行就是数据是一位一位的发送

    在这里插入图片描述
    在这里插入图片描述

    并行总线

    并行就是数据一组一组的发送
    在这里插入图片描述

    在这里插入图片描述

    并行总线优点:
    在这里插入图片描述
    另外工作频率国高时,由于并行会产生电磁干扰,所以无法持续提升工作频率。

    2.按功能(连接部件)分类

    片内总线

    在这里插入图片描述

    系统总线

    在这里插入图片描述
    在这里插入图片描述

    1)数据总线

    在这里插入图片描述
    在这里插入图片描述

    2)地址总线

    在这里插入图片描述

    3)控制总线

    在这里插入图片描述

    通信总线

    在这里插入图片描述

    3.第三种分类在后边再写

    三、系统总线的结构

    1.单总线结构

    在这里插入图片描述

    在这里插入图片描述
    在这里插入图片描述

    重要的缺点:不支持并发传送操作

    2.双总线结构

    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

    3.三总线结构

    在这里插入图片描述

    在这里插入图片描述

    四、总线的性能指标

    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

    展开全文
  • 一、系统总线 总线概念 起源:将计算机系统五大部件共同连到一组公共信息传输线上,就是总线。...片类总线:看不见的总线,是指芯片内部的总线,CPU内部寄存器与寄存器之间、寄存器与算术逻辑单元ALU之

    一、系统总线

    总线概念

    起源:将计算机系统的五大部件共同连到一组公共信息传输线上,就是总线。早期使用的是每个设备都有自己的连接线,分散连接,不方便随时增添和减撤设备。

    总线新问题:由于总线是各部件共享的传输介质,所以在某一时刻只能允许其中一个部件向总线发送信息。

    总线组成:由许多传输线组成,每一条传输线可一位一位地传输二进制代码。

    总线分类

    按连接部件不同分类:片类总线、系统总线、通信总线

    片类总线:看不见的总线,是指芯片内部的总线,CPU内部中寄存器与寄存器之间、寄存器与算术逻辑单元ALU之间的总线。

    系统总线:指五大部件之间的信息传输线。系统总线按传输信息的不同分为:数据总线、地址总线、控制总线

    • 数据总线:用来传输各部件之间的数据信息,数据总线的位数称为数据总线宽度,即一次能传输的最大二进制的个数。
    • 地址总线:用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备上的地址。地址总线的位数与存储单元有关,存储单元个数=2的(地址总线的位数)次方。
    • 控制总线:由于总线是各部件共享的,为了合理分配各部件的总线占用权,需要依靠控制总线发出各种控制信号来完成。常见控制信号:总线请求、总线允许、中断请求、读写……

    通信总线:用于计算机系统之间的通信。 

    总线特性和性能指标

    总线是由许多导线直接印刷在电路板上的。

    总线性能指标:

    • 总线宽度:值数据总线的根数
    • 总线带宽(数据传输速率):单位时间内总线上传输数据的总位数 MBps,最大传输率 = 一次可传输的最大字节数*工作频率
    • 同步方式:总线上的数据与时钟是否同步
    • 信号线数:地址、数据、控制的总线数的总和

    总线标准:即统一总线建立的标准,视为通用接口。目前流行的总线标准如下

    • ISA总线
    • EISA总线
    • PCI总线:处理图形、多媒体
    • AGP总线:处理三维数据
    • USB总线

    总线结构

    单总线结构:将CPU、注册、I/O设备都挂在一组总线上。

    多总线结构

    • 双总线结构:主存总线、I/O总线。将速度较低的I/O设备从单总线上分离出来,使用通道连接I/O设备。通道是具有特殊功能的处理器,对I/O设备管理。

    • 三总线结构:主存总线、I/O总线、DMA总线。DMA总线用于高速I/O设备与主存之间直接交换信息。注意:三总线结构中任一时刻只能使用一种总线。

    • 四总线结构:局部总线、系统总线、高速总线、扩展总线。

    总线控制

    概念:由于总线上连接着许多个部件,那么如何避免多个部件同时发送信息,需要总线控制器统一管理。主要包括:判优控制、通信控制

    总线判优控制:集中式、分布式

    总线上连接的各个设备分为主设备和从设备,主设备对总线有控制权;从设备没有控制权,只能接收响应从主设备发来的总线命令。

    问题的产生:当多个主设备向总线发送请求信号使用总线时,就需要总线控制器的判优、仲裁逻辑按一定的优先等级顺序来确实那个主设备先使用总线。

    集中式仲裁方式:

    • 链式查询:控制总线中有3根用于总线控制(BS总线忙、BR总线请求、BG总线同意),总线控制部件主动从离自己最近的一个设备开始一个一个的发起BG信号查询,询问该设备是否需要使用总线。一旦有设备接口有BR总线请求就建立BS总线忙信号,表示占用了总线,其他设备就继续等待。
    • 计数器定时查询:少了BG总线同意,多了一组设备地址线。没有了BG同意信号主动询问,只能设备主动发起BR总线请求,此时计数器开始计数,并通过设备地址线向各个设备发出一组地址信号。当某个设备的地址线与计数器一致时,便获得总线使用权,此时计数器停止。
    • 独立请求方式:每一台设备均有一对总线请求BR和总线同意BG。

    总线通信控制:

    主要解决通信双方如何获知传输开始和传输结束,以及通信双方如何协调如何配合。四种方式:同步通信、异步通信、半同步通信、分离式通信。

    计算题

    总线的时钟频率MHz、总线的传输周期、时钟周期、总线的宽度

    求总线带宽、总线的数据传输率MBps  ???

    二、存储器

    存储器分类

    存储器作用:存放程序和数据

    按存储介质分类:

    • 半导体存储器
    • 磁表面存储器
    • 磁芯存储器
    • 光盘存储器

    按存取方式分类:

    • 随机存储器(Random Access Memory,RAM):主存采用。静态、动态
    • 只读存储器(Read Only Menory,ROM):只能读出,不能重新写入新的。MROM、PROM、EPROM、EEPROM
    • 串行访问存储器

    按在计算机中的作用分类:

    • 主存储器
    • 辅助存储器
    • 缓冲存储器

    存储器的层次结构

    性能指标:速度、容量、每位价格

    缓存-主存:解决CPU和主存速度不匹配的问题

    主存-辅存:解决存储系统的容量问题

    主存储器

    主存的内部结构:三大部分组成、细分又多了译码器、驱动器、读/写电路:这些器件是辅助MAR和MDR的。

    主存的工作原理:两个大过程

    • 1、MAR访问存储单元:需要经过地址译码器、驱动等电路,才能找到所需访问的存储单元
    • 2、存储单元读到MDR:需要经过读出放大器,才能将选中单元的存储字送到MDR

    现代计算机中:MAR、MDR在CPU芯片内;译码器、驱动器、读写电路在存储芯片内。

    从主存中读出一个信息字520(假设要读取数据520):

    • 1、CPU把信息字520的地址给MAR
    • 2、MAR通过地址总线把地址送到主存
    • 3、CPU再通过控制总线向主存发出读命令
    • 4、主存此时接收到了地址读命令,就会把该地址里面的信息字520读出来放到数据总线上,再送到MDR

    向主存中写入一个信息字520:同上的工作原理

     主存中存储单元地址的分配

    一个字节 = 8位二进制,存储字长都取8的倍数。

    寻址方式:按字寻址、按字节寻址

    主存的技术指标

    存储容量:指主存能存放的二进制总位数

    • 以二进制数为单位:存储容量=存储单元个数*存储字长
    • 以字节数为单位:存储容量=存储单元个数*存储字长/8

    存储速度:由存取时间和存取周期表示

    • 存取时间:指完成一次读或写到完成操作所需要的全部时间
    • 存取周期:指两次独立的存储器操作(如连续两次读操作)所需的最小间隔时间

    存储器带宽:指单位时间内存储器存取的信息量,衡量数据的传输速度,提高带宽方法如下:

    • 缩短存取周期
    • 增加存储字长
    • 增加存储体

    半导体存储芯片

    基本结构:采用超大规模集成电路制造,在一个芯片内集成具有记忆功能的存储矩阵、译码驱动电路、读写电路等。

    存储芯片容量:由地址线、数据线的位数决定。芯片容量=2的地址线位数次方乘以数据线位数。

    半导体存储芯片的译码驱动方式

    作用:使用地址线来确定要选择的存储单元

    地址线的排列方法:线选法、重合法

    线选法:一根地址线代表一个存储单元,小容量

    重合法:由两根地址线共同决定一个存储单元,大容量 

    随机存取存储器

    两大类:静态RAM、动态RAM 

    静态RAM:

    • 静态RAM基本单元电路:存储器中用于寄存0和1代码的电路称为存储器的基本单元电路,由6个MOS管组成
    • Intel 2114芯片的基本单元电路就是6个MOS管组成,容量为1K*4的2114
    • 2114芯片内部结构图和工作原理

    动态RAM 

    • 动态RAM基本单元电路:三管式、单管式;靠电容存储电荷的原理来寄存信息。有电荷表示1、无电荷表示0,电容上的电荷保持时间只有1-2ms,时间太短为了维持状态必须在2ms内恢复一次原状态,即再生或刷新。
    • 三种刷新方式:集中刷新、分散刷新、异步刷新

    芯片内部结构:A代表地址线、D代表数据线、CS代表片选信号、WE代表读写允许信号

    只读存储器

    PROM、EPROM、EEPROM

    重点:存储器与CPU的连接

    概念介绍

    存储容量的扩展:将若干存储芯片连在一起组成大容量的存储器,三种扩展方式:位扩展、字扩展、字位扩展

    首先理解芯片组成方式:1K*8位    

    是指某个存储器芯片的容量,1K*8代表该存储器芯片具有1K个存储单元,每个存储单元能存储8位二进制数。

    位扩展:指增加存储字长——>增加连接到地址线上的线路的数量即可增大一次性读取的位数能力

    字扩展:指增加存储器字的数量(即存储单元个数)——>增加地址线的数量即可增加存储单元个数

    字、位扩展:既增加存储字的数量、又增加存储字长

    存储器与CPU的连接:即如何连接地址线、数据线、控制线、片选线、存储芯片选择???

    题型:给出要设计的CPU的地址线数量、数据线数量、访存控制信号、读写控制信号、一些可供选择的存储芯片、74138译码器。设计出该CPU,画出连接图。

    要求:设CPU有16根地址线、8根数据线,设计8K的系统程序区。

    解题步骤:

    • 第一步芯片选择:根据题目要求的固定地址大小——>确定最合适的芯片(有些芯片需要使用其他芯片先扩展才能获得题目要求的地址大小)。
    • 第二步求实际地址线:根据要求的地址大小——>确定实际需要的地址线数量,即2的X次方=要求的地址大小——>得出x为实际需要的地址线数量。

    • 第三步画A01图:根据实际地址线数量可以得出二进制形式的地址范围,即A的范围,选择13个A,从A0到A12区间的范围都是代表地址的(那么剩余的其他A可能会用于接74138译码器的A/B/C输入端,下面详说)

    • 第四步取余A为输入:在未用完的地址线中选择紧接着的3个作为74138译码器的ABC三个输入端 ,且输出端Y就是由这3根地址线的二进制的十进制数决定。

    • 第五步确定片选信号CS:芯片上的CS信号直接与译码器的输出Y相连。
    • 第六步:最后一步,把读写信号WR、其他信号连起来,根据扩展情况连接地址线、数据线、控制线。

    存储器的校验 (汉明码)

    首先理解什么是奇偶校验:偶校验——使代码里面的1的个数为偶数个。奇校验——使代码里面的1的个数为奇数个。

    概念:在数据存储过程中可能会出现差错,为了及时发现错误并及时纠正错误,将原数据配成汉明码。汉明码就是采用奇偶校验的码。

    汉明码纠错能力:具有纠错一位的能力,只错一个数据。

    编码的最小距离:任意两组合法代码之间相同位置不同数据的个数,就是最小距离。比如1011和0010两组代码中,在位置1、4数据不相同,所以最小距离就是2

    代码长度N不同,其添加的检测位数K也不同。2^k-1>=k+n

     汉明码的原理:当给定一组01代码,此时要在这串代码中某些位置插入k位检测位,插入后的这串代码就是原代码的汉明码。

    如何确定检测位的插入位置和检测位的值???

    汉明码插入位置:在2的i次方上的位置都是汉明码,1、2、4、8……

    汉明码怎么分组:

     

    • 某个编码的二进制符合XXX1,就是C1组,1/3/5/7/9/11……
    • 某个编码的二进制符合XX1X,就是C2组,2/3/6/7/10/11/14/15……
    • 某个编码的二进制符合X1XX,就是C3组,4/5/6/7/12/13/14/15……
    • 某个编码的二进制符合1XXX,就是C4组,8/9/10/11/12/13/14/15/24……

    汉明码的值:首先知每位检测位的值由每一小组确定得来,若该小组内1的个数为偶数则检测位值就是0,反之为1。(核心就是检测位的值由该检测小组内二进制是1的个数是否为偶数决定),会发现生成的检测位的值就是用来补充自己小组内1的个数为偶数个的,比如小组C1里面1的个数为奇数个,那么还需要1个1来补成偶数个,那么检测位就是用来补数的,形成偶数个1。

    求汉明码步骤:

     

    • 1、首先确定检测位的位数k,2^k-1>=k+n
    • 2、确定每一组小组C,最后异或运算得结果,即检测位的值,每一组确定一位检测位的值C
    • 3、根据检测位的位置插入检测位的值——>就是汉明码

    汉明码纠错原理:接收方接收到一串汉明码后,要重新形成新的检测位 ,重新生成每个小组P(包括原检测位C),重新求得新检测位的值。新的检测位的值必须为0才能为真,如果不为0说明原检测位和原小组共同组成的代码里面1的个数不为偶数个,明明不符合要求,所以就能发现哪一个小组有问题。

    汉明码确定错误位置:由新检测位P的值先确定哪些位置可能会错,再结合其他小组正确的位置来找出错误位置。汉明码最牛的地方就是可以根据所有新检测位p的值组合(大到小排列)再转换为对应的十进制就是编码中出错的位置。

    如p3=1、p2=1、p1=0;大到小排列组合:p3p2p1=110=6,所以就是第6位出错了。

    提高访存速度的措施

    单体多字系统:

    • 使用场景:指令和数据在主存内是连续存放的
    • 工作原理:在一个存取周期内,从同一地址取出4条指令,再逐条将指令送至CPU
    • 核心:一次访问多个字长

    多体并行系统:

    • 工作原理:采用多个独立的模块,每一个模块都是一个完整的小存储器,各模块都有独立的MAR、MDR、地址译码、驱动电路、读写电路。多个独立的存储体构成。
    • 核心:连续访问不同的存储体。
    • 分类:高位交叉编址、低位交叉编址
    • 高位交叉编址:顺序存储的思想,只能一个存储体满了之后,才能存到下一个存储体。高位地址表示存储体的编号、低位地址表示体内地址。
    • 低位交叉编址:交叉存储的思想,连续存放在相邻的存储体中,一个存储体内第一个存储单元存满后,会到下一个存储体的第一个存储单元存,依次类推。低位地址表示存储体的编号、高位地址表示体内地址。

    高速缓冲存储器Cache

    概念:Cache缓存的作用是CPU可以不直接访问主存,主存提取把CPU要取的信息送至缓存Cache,CPU直接与高速Cache交换信息。

    Cache工作原理

    首先理解Cache映射:即主存和缓存之间有对应关系,如主存中某块区域对应缓存中某块区域(也就是主存把信息送至了缓存中)。将主存与缓存都分成若干块,一个块里面又包含若干个字,且主存和缓存的块大小相等。

    主存地址的结构:分成两部分,前m位二进制表示主存的块地址、后b位表示块内地址,块数量=2的m次方。

    缓存地址的结构:分成两部分,前c位二进制表示缓存的块号、后b位表示块内地址,2的b次方=B一个块的大小,块长。

    CPU欲读取主存信息时:两种情况,一是所需信息已经在缓存Cache中、二是不在缓存中。

    判断信息是否在Cache:此时需要在缓存中设计一个标记,该缓存标记的内容就是主存的块编号,当CPU读信息时,先将主存前m位(即块号)地址与缓存的标记(代表主存的块号)进行比较,相等说明主存信息已经送至缓存。

    Cache内部结构

    由三部分组成:Cache存储体、地址映射变换机构、Cache替换机构

    Cache存储体:以块为单位与主存交换信息

    地址映射变换机构:主存地址以某种函数关系映射到Cache中

    替换机构:当Cache被装满时,需要移出某些块,而把新的主存中的块装入

    Cache读写操作:当写操作时,需要确保Cache与主存保持一致的问题,因为CPU先修改了Cache中数据,而此时主存中还未被修改。

    • 写直达法:即同时修改Cache和主存,但是增加了访存次数
    • 写回法:只写入Cache,不写入主存,当Cache中的数据被替换时才写回主存,此时需要判断该Cache被替换数据是否被修改过,设置两个标志位状态来判断,“清”、“浊”

    Cache的改进

    单一缓存和两级缓存:指CPU和主存之间只有一个缓存或两个缓存,如今,缓存都是与CPU制作在同一个芯片内的,又称片内缓存;主存与片内缓存之间的缓存叫片外缓存。

    统一缓存和分立缓存:指指令和数据是否放在同一个Cache缓存内

    Cache——主存地址映射

    指将主存地址映射到Cache地址,主要方法:直接映射、全相联映射、组相联映射(前两者的折中)

    直接映射:

    • 每个主存块只能对应一个缓存块,每个缓存块对应多个主存块
    • 采用取模%运算,i = j % c      //  j为主存块号、c为缓存块数量、i为缓存块号

    全相联映射

    • 每块主存可以对应任意一块缓存块

    组相联映射

    • 是直接和组相连相结合的方法,把Cache缓存分组Q,每组有R块;

    替换策略 

    当Cache空间已经满了时,此时又要新写入数据,要把Cache中旧数据替换为要使用的最新数据。

    替换算法:由于全相联和组相联里面一个主存块都可以对应多个缓存块,这就产生了当我要写入Cache是选择哪一个缓存块的问题

    三种方法:先进先出算法、近期最少使用算法、随机法

    辅助存储器

    硬磁盘、软磁盘、磁带、光盘

    磁表面存储器

    磁表面存储器:在不同形状的载体上涂有磁性材料层,载磁体高速运动,由磁头在磁层上进行读写操作,这些信息的轨迹就是磁道。磁道是一个个同心圆。

    磁表面存储器的技术指标:

    • 记录密度:单位时间内存储的二进制信息量,
    • 存储容量
    • 平均寻址时间
    • 数据传输率
    • 误码率

    磁记录原理和记录方式

    循环冗余校验码

    三、输入输出系统

    重点:I/O设备与主机交换信息的三种控制方式:程序查询、中断、DMA(Direct Memory Access)

    I/O系统发展

    4个阶段

    1、I/O设备通过CPU与主存交换信息

    2、接口模块和DMA阶段

    3、具有I/O通道结构的阶段

    通道可以视为具有特殊功能的处理器,CPU不直接参与管理I/O设备与主存交换信息,由通道指令完成。

    4、具有I/O处理机的阶段

    I/O系统组成

    I/O软件和I/O硬件组成

    I/O软件

    任务:

    • 将用户写的程序或数据输入主机内
    • 将运算结果输送给用户
    • 实现输入输出系统与主机工作的协调

    I/O指令

    属于机器指令的一类,指令格式=操作码+命令码+设备码

    通道指令

    通道指令是对具有通道的I/O系统专门设置的指令,通道指令存放在主存的任何地方,由通道从主存中取出来。

    通道指令的作用就是执行I/O操作,如读写等而I/O指令是CPU指令系统的一部分,是CPU用来控制输入输出操作的指令,由CPU译码后执行。

    I/O硬件

    带有接口的I/O系统:包括接口模块及I/O设备两块

    具有通道的I/O系统:一个通道可以和多个设备控制器相连,一个设备控制器可以控制多个同一类型的设备。

    I/O设备与主机的联系方式

    联系方式需要解决的问题:

    • CPU如何对I/O设备编址:统一编址、不统一编址
    • 如何寻找I/O设备号:I/O指令中的设备码字段
    • 信息传送是逐位串行还是多位并行
    • I/O设备与主机以什么方式进行联络:立即响应方式、异步工作采用应答信号联络、同步工作采用同步时标联络
    • I/O设备与主机是怎么连接的:总线式

    I/O设备与主机信息传送的控制方式

    共有5种控制方式:

    • 程序查询方式
    • 程序中断方式
    • 直接存储器存取方式DMA
    • I/O通道方式
    • I/O处理机方式

    程序查询方式

    概念:只要一启动I/O设备,CPU就通过程序不断查询I/O设备是否已做好准备。

    缺点:只要一启动I/O设备,CPU便不断查询I/O设备的准备情况,从而终止了原程序的执行,出现原地踏步的现象。

    程序中断方式

    概念:只要一启动I/O设备,CPU不查询设备是否准备就绪,仍然执行原程序,而是由准备就绪的I/O设备主动向CPU发出中断请求。

    缺点:CPU在响应中断请求后,必须停止现行程序而转入中断服务程序,与主存交换信息时还会占用CPU内部的一些寄存器,消耗CPU资源。

    直接存储器存取方式DMA(大型机)

    概念:I/O设备直接与主存交换信息,而不占用CPU,主存与I/O设备之间有一条数据通路。

    I/O设备

    I/O接口

    概念:I/O接口指主机与I/O设备之间设置的一个硬件电路及其相应的软件控制。

    接口的功能作用:

    • 实现I/O设备的选择
    • I/O设备种类繁多,速度不一,接口实现数据缓冲,达到速度匹配
    • 实现数据串-并格式的转换
    • 实现电平转换
    • 可以传送控制命令
    • 可以监视设备的工作状态,并保存状态信息,供CPU查询

    接口的功能和组成

    每一台I/O设备都是通过I/O接口挂到I/O系统总线上的,I/O系统总线包括4种:数据线、设备选择线、命令线、状态线。

    1、选址功能

         设备选择电路,用于识别设备地址。

    2、传送命令的功能

          命令寄存器和命令译码器

    3、传送数据的功能

          数据缓冲寄存器,用于存放欲传送的数据。

    4、反映I/O设备工作状态的功能

          设备状态标记

    程序查询方式

    程序中断方式

    DMA方式

    DMA方式的特点

    主存与DMA接口之间有一条数据通路,因此主存和设备交换信息时,不通过CPU,也不需要CPU暂停现行程序为设备服务,省去了保护现场和恢复现场。

    注意:DMA接口和CPU若同时访问主存,CPU必须将总线占有权让给DMA接口使用,DMA接口采用周期窃取的方式占用一个存取周期。

    DMA接口的功能和组成

    功能:

    • 向CPU申请DMA传送。
    • 在CPU允许DMA工作时,处理总线控制权的转交。
    • 在DMA期间管理系统总线,控制数据传送。
    • 确定数据传送的起始地址和数据长度。
    • 在数据传送结束时,给出DMA操作完成的信号。

    基本组成:

    • 主存地址寄存器AR:用于存放主存中需要交换数据的地址。
    • 字计数器WC:用于记录传送数据的总字数。
    • 数据缓存寄存器BR:用于暂存每次传送的数据。
    • DMA控制逻辑:负责管理DMA的传送过程,由控制电路、时序电路、命令状态控制寄存器等组成。
    • 中断机构:向CPU提出中断请求
    • 设备地址寄存器DAR:存放I/O设备的设备码。

    DMA的工作过程

    DMA传送过程:预处理、数据传送、后处理。

    预处理:CPU对DMA接口进行预置信息处理,完成后,CPU继承执行原程序。当I/O设备准备好后,便通过DMA接口向CPU提出占用总线的申请,获取总线的控制权后,数据的传送便由DMA接口进行管理。

    数据传送:DMA方式以数据块为单位传送数据。

    后处理:当DMA的中断请求得到响应后,CPU停止原程序的执行,转去执行中断服务程序,做一些DMA的结束工作。

     

     

     

    展开全文
  • 0 引言 PCIE(PCI express)是用来互联诸如计算机和通信平台应用外围设备第三代高性能I/0总线。PCIE体系结构继承了第二代总线体系结构最有用特点,采用与PCI相同使用模型和读/写通信模型,支持各种常见...
  • 0 引言 PCIE(PCI express)是用来互联诸如计算机和通信平台应用外围设备第三代高性能I/0总线。PCIE体系结构继承了第二代总线体系结构有用特点,采用与PCI相同使用模型和读/写通信模型,支持各种常见事务...
  • ==地址总线(Address Bus):==用来指定RAM(Random Access Memory)之存储数据地址 ==控制总线(Control Bus):==将微处理器控制单元(Control Unit)信号,传送到周边设备,一般常见为USB Bus和1394 ...
  • 总线定义总线上信息传输总线分类片内总线系统总线通信总线总线特性及性能指标总线物理实现总线特性总线性能指标总线结构单总线结构多总线结构总线控制总线判优控制总线通信控制 系统总线 总线基本概念 为...
  • 这种拓扑结构中,每个节点都由一个单独通信线路连接到中心节点上。中心节点控制全网通信,任何两台计算机之间通信都要通过中心节点来转接。因此,中心节点是网络瓶颈,这种拓扑结构又称为集中控制式网络结...
  • 用基于Profibus现场总线的分布式网络结构,采用主站哆从站方式,包括现场单元、集控单元和现场总线通信3个部分。现场控制单元完成现场信息采集,独立控制各个集水井排水操作。集控站对分散排水系统进行管理...
  • 1.总线作用:计算机中数据,信号,地址传输通路(载体)。 2.总线传输方式 ... 单总线:单总线结构,所有部件都挂一条总线上,这种结构存在缺陷:就是总线会成为系统运行效率瓶颈。  双总...
  • 计算机系统是以微处理器为核心,各器件要与微处理器相连,且必须协调工作,所以微处理机引入了总线的概念,各器件共同享用总线,任何时候只能有一个器件发送数据(可以有多个器件同时接收数据) 。 计算机的...
  • 随着计算机技术、通信技术和控制技术发展,现场总线技术逐渐被广泛运用到工业控制系统纺织工业也开始得到应用。本文介绍了现场总线的基本原理,对现行几种现场总线进行了比较,分析总结数字化纺织生产...
  • 计算机基本结构

    2019-06-21 21:39:54
    计算机三大基本结构:CPU(中央处理器),内部存储器,输入输出设备 CPU ...地址总线内存寻址,总线宽度决定寻址能力 数据总线—CPU和内存之间进行数据传输,总线宽度决定了次CPU传输数...
  • 航空电子综合化系统,快速、有效数据传输对整个航空电子系统性能有很大影响,因此数据总线被称为现代航空电子系统“骨架”。ARINC429是航空电子系统之间最常用通信总线之一。要在计算机上实现与机载设备...
  • 该模块采用PXI 总线,PXI 总线计算机可以使用总线直接对硬件进行控制,传输速度高。模块可实时完成对水声目标回波延迟、脉冲伸缩、包络调制精确模拟。分析了该模块硬件结构,编写了该模块WDM 驱动程序、应用...
  • 计算机体系结构

    2020-07-05 22:46:17
    冯诺依曼体系结构计算机必须具备五大基本组成部件: 运算器、控制器、存储器、输入设备、输出设备。 哈佛结构与冯诺依曼结构: 与冯诺曼结构处理器比较哈佛...前端总线上传输内存地址都是物理内存地址,编号从
  • STD总线工控机是工业型计算机,STD总线的16位总线性能满足嵌入式和实时性应用要求,特别是它小板尺寸、垂直放置无源背板直插式结构、丰富工业I/O模板、低成本、低功耗、扩展温渡范围、可靠性和良好可维护...
  • 关键词:PCI总线协议 现场可编程门阵列 虚拟设备驱动目前,许多公司都提出了新型的计算机高速总线,如Arapahoe总线标准和HyperTransport技术,但各协议互不兼容,没有形成统一标准。作为传统的通用局部总线,PCI...
  • 1 变电站综合自动化应用需求  变电站综合自动化系统从整体结构上分为3层...可见,通信层整个系统设计上发挥着承上启下关键作用,通信层设备是否稳定、高效会影响整个系统可靠性高低。通信层核心部件是通
  • 由于目前许多商品化的工业机器人(或机械手)大都采用封闭结构的专用控制系统,一般采用专用计算机(如PUMA工业机器人使用PDP-11)作为上层主控计算机,使用专用机器人语言(如VAL)作为离线编程工具,采用专用微...
  • 计算机网络拓扑结构总结

    千次阅读 2018-07-09 22:03:36
    网络不需要插入任何其他连接设备,网络任何一台计算机发送信号都沿同一条共同的总线传播,而且能被其他所有结点接收。 星状网络(集中控制式网络结构):各个结点都由一个单独通信线路连接到中心结点上。...
  • 现代个人计算机的输入输出控制芯片主要是集中主板上的“南桥芯片”。南桥芯片属于外部记录介质与计算机的硬盘相连接。 高性能的需求还是需要单独的芯片或板卡进行控制,例如声卡、显卡等。 第六节 冯诺依曼结构...
  • PCIE(PCIexpress)是用来互联诸如计算机和通信平台应用外围设备第三代高性能I/0总线。PCIE体系结构继承了第二代总线体系结构最有用特点,采用与PCI相同使用模型和读/写通信模型,支持各种常见事务。其...
  • 一般来讲I/O端口就是一组寄存器,本质上跟内存一样。所以计算机对I/O端口寻址,有两种方式,一种是将内存寻址和I/O端口寻址整合一起,即使用同一控制总线和数据总线。...在计算机体系结构中,除了单个器件...
  • 总线——概念与分类

    2021-06-17 11:55:12
    通信总线(外部总线)补:系统总线结构单总线结构双总线结构三总线结构总线结构简介 总线定义 总线:是一组能为多个部件分时共享公共信息传送线路。 为什么要用总线? 早期计算机外部设备少时大多采用分散...
  • 存储器含有大量基本单元,每个存储单元可以存放八个二进制位,即一个零到二百五十五之间整数、一个字母或一个标点符号等,叫做一个字节。存储器容量就是以字节为基本单位,每个单元都有唯一序号,叫做...
  • 计算机中实际执行程序的部分称为CPU,或被称为处理器。微处理器则是单个硅片上实现的CPU。围绕微处理器构建的计算机被称为微机。 Cache是存放常用数据的高速、专用存储器;主存中存放了大量的工作数据;辅存是...
  • 总线与主板

    2020-05-17 15:00:08
    采用总线结构的优点: 各部件可通过总线交换信息,相互间不必单独连线,减少了传输线的数量,提高了系统的可靠性。 在计算机系统需要扩展时,只要把要扩展的部件接总线上,提高了微机的可扩展性。(声卡,网卡等...

空空如也

空空如也

1 2 3 4 5 ... 16
收藏数 313
精华内容 125
关键字:

在单总线结构的计算机中