精华内容
下载资源
问答
  • 复习汇编的时候顺便复习下寄存器这东西具体的物理结构是怎么样的,可以简单的理解成连续的八个锁存器构成了个8的寄存器             我们知道,我们可以通过给定

                复习汇编的时候顺便复习下寄存器这东西具体的物理结构是怎么样的,可以简单的理解成连续的八个锁存器构成了一个8位的寄存器

    在这里插入图片描述

                我们知道,我们可以通过给定一个内存地址,然后往这个地址去写入数据,为了方便讨论,我们先假设这个内容是一个字符,也就是只占一个字节,那么,我们写入的时候存储这8个位的锁存器还是连续的吗?

                答案显示不是?为什么呢?首先我们要知道内存的锁存器是怎么摆放的,学过计算机组成原理的同学都知道,为了节省寻址的线,我们把锁存器设置成矩阵排列,这样一来我们只需要N根地址线就可以寻址到 2N 的地址范围。具体如下图:

    在这里插入图片描述
                好了,看内存是这样子的,一片256位的内存我们可以通过8位地址找到具体的一个锁存器,一个锁存器就可以存一个bit(1位数据),

    在这里插入图片描述
                我们要存一个8位的字符数据,那么需要8块256位的内存,具体怎么弄呢?看下面这张图就知道了,
    在这里插入图片描述
                这样对于我们有点难记忆了,为了方便,我们不管里面咋实现的,把上面的8块256位的内存块当成一块,有256个地址每个地址可以存一个8位数据。就得到我们比较熟悉的下面这张图
    在这里插入图片描述
                基本上课本都是从这张图开始讲起后面的内存,但是我们也要知道里面最原始的电路结构和顺序大概是咋样的。

                锁存器的具体电路我就不赘述了,这东西大学学过数电的基本都晓得,就是几个与门、或门和非门的组合实现。再深入一点就是与或非三种门的实现

                非门就是把三极管的基级b当输入,然后集电极c当输出,像下面的样子,(不懂得同学复习下模电第二章和第三章)
    在这里插入图片描述

                与门则是串联两个三极管(第二个的集电极c与第一个的发射级e相连),然后两个三极管的基级b当两个输入,第二个三极管的发射级e作为输出

    在这里插入图片描述

                或门则是并联两个三极管,然后两个三极管的基级b当两个输入,两个三极管的发射极连到一起作为输出

    在这里插入图片描述
                如果再往下,就要涉及到三极管是PNP,还是NPN的故事了,空穴–电子对,以及最原始的元素电子轨道导致的元素价位(这儿可不是售价,而是化学里面的几价化合物的那种价位)啥的,以我的知识大概就只能到这儿了,再往下没学过,就不知道是啥了,哈哈哈哈哈

               感兴趣的话可以去看看计算机速成课的前6级,讲的可能比我这个还好点。

    展开全文
  • 锁存器

    万次阅读 多人点赞 2019-08-04 13:56:11
     RS锁存器两输入、两输出的电路,其电路如下图a,其有两个互相交叉反馈相连的两个与非门构成,其两个输出为两个相反的输出(或称为互补输出),图b给出了其逻辑符号。  图中/RD,/SD为RS锁存器的两个输入端...

    RS锁存器的电路结构及工作原理

      RS锁存器是一两输入、两输出的电路,其电路如下图a,其有两个互相交叉反馈相连的两个与非门构成,其两个输出为两个相反的输出(或称为互补输出),图b给出了其逻辑符号。

      图中/RD,/SD为RS锁存器的两个输入端,Q和/Q为两个互补的输出,从图上不难看出,当/RD、/SD为高 电平时输出状态不发生变化,而仅当其一个输入为低电平时,输出才发生变化,故/RD、/SD为低电平有效。
      下面我们来看一下RS锁存器的工作过程,我们可分四种情况加以讨论:
      1. /RD=0,/SD=0
      从电路上可以看出,当/RD=0,/SD=0时,Q=/Q=1,而锁存的Q、/Q是两个互补的输出,而现在两个输出相等,这是不允许的,故这种情况对于锁存器来讲是不允许的,故通常称其为不允许的状态
      2./RD=0,/SD=1
      由于/SD=1,故Q的状态取决于/Q的状态,而由于/RD=0,/Q=1,故Q=0,所以说当/RD=0,/SD=1时触发器被置0,故称为置0状态
      3./RD=1,/SD=0
      这跟上一种情况正好相反,其Q=1,/Q=0,即触发器被置1,故称为置数状态
      4./RD=1,/SD=1
      由于RS的输入为低电平有效,而现在两个输入皆为高电平,故其输出状态保持不变,称为保持状态
      上面的RS锁存器是一个由与非构成的,用或非门同样也可以构成RS锁存器,同样实现RS锁存器的功能。

     ● RS锁存器时序图

     RS锁存器的状态真值表及特征方程

      由上面的原理分析和时序图不难用真值表的形式将其表示出现,其就是状态真值表,其由输入/RD,/SD及输出的现态Qn、次态Qn+1几项构成,如下表:

    /RD

    /SD

    Qn

    Qn+1

    功能

    0

    0

    0

    不允许状态

    0

    0

    1

    0

    1

    0

    0

    置0

    0

    1

    1

    0

    1

    0

    0

    1

    置1

    1

    0

    1

    1

    1

    1

    0

    0

     

    保持

    1

    1

    1

    1

      在描述组合逻辑电路时通常使用逻辑函数来描述,在这时RS锁存器也可以用特征方程(Characteristic Equation)来描述其逻辑功能,下式就是其特征方程:

    Qn+1=/(/SD)+/RDQn
    /SD+/RD=1

      其中:/SD+/RD=1为约束条件,即正常使用时/SD,/RD不能同时为0。

     RS锁存器的应用举例

      基本RS锁存器虽然电路相当简单,但有很广泛的使用,下图是在时序电路是广泛使用的消除抖动开关电路的使用的例子。
      我们通常使用的开关一般是机械触点实现开关的合上和断开的,由于机械触点存在弹性,这就决定了当它们合上的时候,其合产生反弹的问题,反映在电信号上将不规则的脉冲信号,当我们希望合上输出就为低电平时,就须通过电路加以改进,下图就实现变个功能。 

    展开全文
  • 蓝桥杯单片机(锁存器 由于板子上有许多外设,而51接口有限,所以为了最大限度使用每个IO口,所以使用了译码器+锁存器个结构,这样...P2 = 0xc0 打开锁存器控制数码管选 P2 = 0xe0 打开锁存器控制数码管段

    蓝桥杯单片机(一)锁存器

    由于板子上有许多外设,而51接口有限,所以为了最大限度使用每一个IO口,所以使用了译码器+锁存器的一个结构,这样就能以极少的引脚控制很多东西。

    在这里插入图片描述
    译码器74HC138的输出对应着多个外设,例如Y4对应LED控制部分的LE
    在这里插入图片描述
    小结:

    • P2 = 0x80 打开锁存器控制LED
    • P2 = 0xa0 打开锁存器控制蜂鸣器和继电器
    • P2 = 0xc0 打开锁存器控制数码管位选
    • P2 = 0xe0 打开锁存器控制数码管段选
    • P2 = 0 关闭锁存器

    这里我们需要牢记操作步骤:

    1. 对P0赋值
    2. 打开锁存器
    3. 关闭锁存器

    例子:同时点亮L1,L3,L5,L7并维持1s,使蜂鸣器鸣叫1s后关闭,再使继电器吸合1s后关闭,如此循环:

    #include<stc15f2k60s2.h>
    #include<intrins.h>
    
    sbit relay=P0^4;
    sbit buzzer=P0^6;
    
    void delay1000ms()
    {
    	unsigned char i,j,k;
    	
    	_nop_(); // 延时一个机器周期1.08us
    	_nop_();
    	i=43;
    	j=6;
    	k=203;
    	do
    	{
    		do
    		{
    			while(--k);
    		}
    		while(--j);
    	}
    	while(--i);
    }
    
    void main()
    {
    	P0=0x00;P2=0xa0;P2=0; //关闭蜂鸣器与继电器
    	P0=0x00;P2=0xc0;P2=0; //关闭所有数码管
    	
    	while(1)
    	{
    		P0=0xaa;  //点亮L1,L3,L5,L7
    		P2=0x80;  //打开锁存器控制LED
    		P2=0;     //关闭锁存器
    		delay1000ms();
    		
    		P0=0xff;P2=0x80;P2=0;  //熄灭所有LED(P0取1时LED熄灭)
    		
    		buzzer=1;     //打开蜂鸣器
    		relay=0;      //关闭继电器
    		P2=0xa0;      //打开锁存器控制蜂鸣器与继电器
    		P2=0;
    		delay1000ms();
    		
    		buzzer=0;P2=0xa0;P2=0;
    		
    		relay=1;    //打开继电器
    		buzzer=0;   //关闭蜂鸣器
    		P2=0xa0;
    		P2=0;
    		delay1000ms();
    		
    		relay=0;P2=0xa0;P2=0;  //关闭继电器
    	}
    }
    	
    

    延时程序编写方法:
    在这里插入图片描述
    在用于下载程序的软件中可直接生成

    展开全文
  • sr锁存器和rs锁存器 锁存器 (Latch) The word latch means "to lock". A Latch is an example of a bistable multivibrator (the device which has two stable states). In the first stable state is the high-...

    sr锁存器和rs锁存器

    锁存器 (Latch)

    The word latch means "to lock". A Latch is an example of a bistable multivibrator (the device which has two stable states). In the first stable state is the high-output and the second one is low-output. A Latch contains a feedback path from which the information can be retained by any device. So, we can conclude that latches are memory devices that are capable to store one bit of data when the power supply is provided. Designing of latches will be similar to flip-flops, but they do not have clocks.

    闩锁一词的意思是“锁定”锁存器是双稳态多谐振荡器(具有两个稳定状态的设备)的示例。 在第一个稳定状态下为高输出,第二个为低输出。 锁存器包含一个反馈路径,任何设备都可以通过该路径保留信息。 因此,我们可以得出结论, 锁存器是在提供电源时能够存储一位数据的存储设备 。 锁存器的设计将类似于触发器,但它们没有时钟。

    SR Latch的施工和建造 (SR Latch working and construction)

    SR latch (Set/Reset) works independently of clock signals and depends only upon S and R inputs, so they are also called as asynchronous devices. SR latch can be created in two ways- by using NAND gates and also can be implemented using NOR gates. SR latch created by NAND gates is sometimes called an inverted SR latch.

    SR锁存器 (设置/复位)与时钟信号无关,并且仅取决于S和R输入,因此它们也称为异步设备。 SR锁存器可以通过两种方式创建- 使用“与非”门 ,也可以使用“或非”门实现 由“与非”门创建的SR锁存器有时也称为反向SR锁存器。

    Working of SR NOR latch:

    SR NOR锁存器的工作:

    SR Latch (1)

    For understanding the working of SR NOR latch, we need to have a look at the truth table of the NOR gate (given below) which shows if any of the input is 'high' output becomes 'low', irrespective of the other input.

    为了理解SR NOR锁存器的工作原理,我们需要查看NOR门的真值表(如下所示),该表显示任何输入是否为“高”输出都变为“低”,而与其他输入无关。

    SR Latch (2)

    Case 1: When R=0 and S=0

    情况1:当R = 0和S = 0时

    Let us suppose, initially the value of Q be 0 then, both the inputs of lower NOR gate becomes zero, and output of that gate becomes 1 i.e., Q'=1, now in the upper gate inputs provided will be 0 and 1, so from truth table of NOR gate we know the output will be low hence Q=0.

    让我们假设,最初Q的值为0,那么下或非门的输入都为零,并且该门的输出为1,即Q'= 1 ,现在在所提供的上门的输入中将为0和1。因此,根据“或非”门的真值表,我们知道输出将较低,因此Q = 0。

    From this observation, we can conclude that output in the next state remains the same as the output in the previous state. This condition of the latch is known as Memory condition / Hold state / Latched state.

    从这个观察结果,我们可以得出结论,下一个状态的输出与前一个状态的输出保持相同。 锁存器的这种状态称为存储状态/保持状态/锁存状态

    Case 2: When R=1, S=0

    情况2:当R = 1时,S = 0

    When R=1 and S=0, then at the upper NOR gate, we will receive output as 0 i.e., Q=0, now at the lower NOR gate we have both inputs as 0, so the output Q’=1. Thus, this condition of the latch is known as Reset Condition.

    当R = 1且S = 0时,在上或非门,我们将接收输出为0,即Q = 0,现在在下或非门,我们两个输入均为0,因此输出Q'= 1。 因此,锁存器的这种状态称为复位状态。

    Case 3: When R=0, S=1

    情况3:当R = 0时,S = 1

    In this case, output at the second NOR gate will be 0 i.e., Q’=0, now at first NOR gate inputs provided will be both 0, so the output will be Q=1. Thus, this condition of latch is known as Set Condition.

    在这种情况下,第二个NOR门的输出将为0,即Q'= 0,现在在第一个NOR门处提供的输入将均为0,因此输出将为Q = 1。 因此,该锁存条件称为置位条件。

    Case 4: When R=1, S=1

    情况4:当R = 1时,S = 1

    At both gates, we will gate output Q and Q'=0, which is absurd and does not follow the basic working of latch, both Q and Q' must be complementary to each other. So, this condition of latch is known as Invalid state/Race-Around condition/Forbidden state.

    在两个门处,我们将对输出Q和Q'= 0进行门操作,这是荒谬的,并且不遵循锁存器的基本工作,因此Q和Q'必须彼此互补。 因此,锁存器的这种状态称为无效状态/绕圈状态/禁止状态。

    Thus, above all cases of the latch can be summarized in a truth table as:

    因此,最重要的是,在真值表中可以将闩锁的所有情况总结为:

    SR Latch (3)

    Working of SR NAND latch:

    SR NAND锁存器的工作:

    SR Latch (4)

    To understand the working of SR NAND latch, we need to have a look at the truth table of NAND gate given below.

    要了解SR NAND锁存器的工作原理,我们需要查看下面给出的NAND门的真值表。

    SR Latch (5)

    Case 1: When S=0, R=0

    情况1:当S = 0时,R = 0

    Let us suppose, the value of Q at the start of the circuit be 1, then inputs at the lower gate will be 1, thus from truth table of NAND gate, we can say that output of the lower gate will be 0 i.e., Q’=0, as a result, input at the upper gate will be 0 & 1. We know, if any of the inputs of the NAND gate is low, the output will always be high, thus Q=1.

    让我们假设,电路开始时Q的值为1,那么下门的输入将为1,因此从与非门的真值表中,我们可以说下门的输出将为0,即Q '= 0,因此,上门的输入将为0&1。我们知道,如果“与非”门的任何输入为低,则输出将始终为高,因此Q = 1。

    Therefore, we can observe the output in the next state to be the same as in the previous state. So, this condition of the latch is known as Memory state/Hold condition.

    因此,我们可以观察到下一个状态的输出与上一个状态的输出相同。 因此,锁存器的这种状况称为“ 内存状态/保持状况”

    Case 2: When S=0, R=1

    情况2:当S = 0时,R = 1

    The inputs provided to the lower gate is 0, thus output will be high i.e., Q'=1. Now, at the upper gate inputs provided are 1, thus output Q=0. This condition of latch is known as Reset Condition.

    提供给下栅极的输入为0,因此输出将为高,即Q'= 1。 现在,在上栅极处提供的输入为1,因此输出Q = 0。 锁存器的这种条件称为复位条件。

    Case 3: When S=1, R=0

    情况3:当S = 1时,R = 0

    In this case, one of the outputs at upper gate will be 0, thus we will get Q=1, similarly inputs at lower gate are 1 and 1, so we get output Q'=0. This condition of latch is known as Set Condition.

    在这种情况下,上栅极的输出之一将为0,因此我们将得到Q = 1,下栅极的类似输入将为1和1,因此我们将获得输出Q'= 0。 锁存器的这种条件称为置位条件。

    Case 4: When S=1, R=1

    情况4:当S = 1时,R = 1

    In this case, one of the inputs of each gate will be low, and we know if any of the inputs of the NAND gate is low its output will be high, so both Q and Q'=1, which is not possible, thus we neglect this condition. This condition of the latch is known as Invalid state / Race-Around condition / Forbidden state.

    在这种情况下,每个门的输入之一将为低,并且我们知道“与非”门的任何输入是否为低,其输出将为高,因此Q和Q'= 1都是不可能的,因此我们忽略了这种情况。 锁存器的这种情况称为无效状态/比赛状态/禁止状态

    All the above cases of the latch can be summarized in the table as:

    锁存器的所有上述情况可以在表中总结为:

    SR Latch (6)

    翻译自: https://www.includehelp.com/basics/sr-latch-in-digital-electronics.aspx

    sr锁存器和rs锁存器

    展开全文
  • 4*4=32按键键盘扫描,实现键值平方,使用一片锁存器实现8位数码管驱动。 由于程序的选择分支,可复用P1口,同时使用独立键盘的高电平部分。
  • 锁存器详解

    千次阅读 2020-06-23 15:35:51
    输出的低8位地址需要用8位锁存器锁存 ALE的下降沿将P0口输出的低8位地址锁存 • 对于锁存器: ○ /OE为输出使能端 § /OE有效时,三态门导通 § /OE无效时,三态门高阻(任何数据或信息都不能通过) ○ /...
  • 锁存器和触发器

    2021-03-20 21:34:43
    双稳态电路:具有存储或记忆1二进制数据的功能 锁存器(latch):对脉冲电平敏感的存储单元电路。... 锁存器在ASIC设计中应该说比FF要简单,但是在FPGA的资源中,大部分器件没有锁存器这个东西,所以需
  • 数电课程设计报告Quartusll软件设计环境中利用一位全加D锁存器或者D触发器实现8位二进制加法器.docx
  • 在FPGA设计中永远不要使用锁存器!但好像没人在FPGA设计中故意设计锁存器,那为什么要讨论锁存器呢? 话虽如此,虽然你没有有意设计锁存器,但你能保证你的代码中没有锁存器了吗?
  • 这是个系列文章,从最简单的门电路介绍,从基础的锁存器、触发器、编码器、译码器等系列数字逻辑电路开始,最终构造个简易版的CPU实物
  • FPGA中锁存器和触发器

    千次阅读 2018-10-15 14:44:51
    找不到原创作者了,就不链接原文地址了,抱歉,如有侵权请...个锁存器可以存储1bit的信息,通常,锁存器会多个一起出现,如4位锁存器,8位锁存器。 锁存器在数据未锁存时,输出端的信号随输入信号变化,就像信号...
  • 数字电路基础:关于锁存器latch

    千次阅读 多人点赞 2019-09-05 12:14:21
    个锁存器可以存储1bit的信息,通常,锁存器会多个一起出现,如4位锁存器,8位锁存器。锁存器在数据未锁存时,输出端的信号随输入信号变化,就像信号通过个缓冲器,一旦锁存信号有效,则数据被锁存,输入信号不起...
  • SR锁存器

    千次阅读 2019-01-03 20:39:00
    SR锁存器 S和R都等于0的时候为什么有两个不同的Q?正因为这样才叫锁存器。Q’是Q的取反,不可能相同。Q*和Q‘不一样。Q是Q*的前个状态。Q*是当前状态。S的意思是set,即设置。R的意思是Reset,即复位。通常情况,...
  • 时序逻辑电路 || 锁存器 || 数电前面学习的组合逻辑电路,在任意时刻的输出,仅由该时刻的输入信号决定,而与该时刻以前的输入信号无关,因此组合电路...锁存器有很多种类:RS锁存器门控RS锁存器门控D锁存器首先介绍...
  • 锁存器,触发器

    2019-10-02 15:17:06
    锁存器 锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态 锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,仅当锁存器处于使能状态时,输出才会随着...
  • CD4042BM锁存器中文文档:...对于个完整的四D锁存器锁存器的时钟端CP和极性控制端POL经异或门后作为锁存器的内部时钟,因此,存人数据的条件发生在时钟CP和极性POL同相时,异相时位锁存。下图为它的引出端功能图。
  • 锁存器与触发器

    2021-10-21 16:06:06
    基本锁存器、触发器 什么是锁存器? 能够存储1二进制的基本单元电路。 基本RS锁存器 1.或非门组成的基本RS锁存器 置位的意思就是:Q=1,输出状态为高电平; 复位的意思就是:Q=0,输出状态为低电平; 在...
  • VHDL从个例子开始-----锁存器

    千次阅读 2017-10-22 21:44:46
    VHDL的学习从个例子开始学起-----锁存器...锁存器是个简单的数字电路,下图是1位锁存器的原理图。   图1 1位锁存器的原理图 其中,引脚D是锁存器的输入,ENV是锁存器的使能引脚,Q是锁存器的输出引脚。当ENV=
  • 锁存器 锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态 锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,仅当锁存器处于使能状态时,输出才会随着...
  • 锁存器与触发器.ppt

    2020-03-27 14:33:35
    锁存器和触发器原理介绍,内容同时易懂,图文并有,便于理解,详细介绍了锁存器的几种重要的类型,同时涉及了该锁存器个典型应用,为深入理解锁存器提供了很好的帮助,同时作为缓存和集成电路的基础元件,锁存器...
  • 锁存器 锁存器(latch)---对脉冲电平敏感,在时钟脉冲的电平作用下改变状态 锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值,仅当锁存器处于使能状态时,输出才会随着...
  • FPGA 中的latch 锁存器

    2019-09-17 10:49:19
    FPGA 中的latch 锁存器
  • 锁存器与寄存器的区别

    万次阅读 2016-11-14 21:22:31
    尤其是锁存器,虽说数字电路定义含有锁存器或触发器的电路叫时序电路,但锁存器有很多组合电路的特性。 组合电路就是个真值表,个函数,组输入对应组输出,当前什么输入就根据函数得到什么输出,实时跟踪...
  • 21--1数据锁存器

    2020-03-12 20:42:19
    module latch_1(q,d,clk); output q; input d,clk; assign q = clk ?... //时钟信号为高电平时,将输入端数据锁存 endmodule module latch_2(q,d,clk,set,reset); output q; input d...
  • 微机中锁存器和缓冲器的区别

    千次阅读 2017-12-23 17:08:26
    锁存器广泛用于计算机与数字系统的输入缓冲电路,其作用是将输入信号暂时寄存,等待处理,这方面因为计算机或数字系统的操作都是有序进行的,通常不可能信号到即刻处理,另方面,也可防止输入信号的各个到达...
  • 数值逻辑之锁存器

    2020-05-29 15:01:20
    文章目录锁存器和触发器、基本双稳态电路1.1 原理1.2 定义1.3 电路图二、基本 SR 锁存器2.1 引入2.2 功能分析2.3 波形图2.4 逻辑符号2.5 动态特性三、门控 SR 锁存器3.1 引入3.2 原理3.3 逻辑符号四、逻辑门控 D ...
  • 锁存器、触发器和寄存器的比较锁存器(latch):是电平触发的存储单元,数据...在实际的数字系统中,为了协调各部分的工作,往往需要有个特定的控制信号去控制锁存器状态转换的时间,在控制信号无效时,输出保持...

空空如也

空空如也

1 2 3 4 5 ... 20
收藏数 11,279
精华内容 4,511
关键字:

一位锁存器