在实际场景中，可能需要重复的在cmd上运行多条指令，为了减少重复键盘输入指令，下面将提供一种解决方法：
 
1）创建window上可执行文件，如test.bat；
 
2）在test.bat中编写你想要执行的指令(每个指令占一行)，如
 
command 1
 
command 2
 
command 3
 
3）在cmd终端只需要运行test.bat就可实现自动运行你想要执行的命令了

知识改变命运，储备成就未来。
 
计算机组成原理
 
1.第一台电子计算机何时何地诞生？英文全称？
 1946年2月14日 美国宾夕法尼亚大学
 ENIAC：电子数字积分计算机
 Electronic（电子的） Numerical（数字的） Integrator（综合者） And Calculator（计算器）
 
2.冯·诺依曼型计算机组成、思想？
 计算机组成：
 运算器、控制器、存储器、输入设备、输出设备。
 思想：
 采用二进制的形式表示数据和指令，将数据和指令事先保存在存储器中，按照顺序执行程序来控制计算机工作运行。
 
3.现代计算机硬件系统与冯·诺依曼型计算机组成有什么不同？
 相同点：
 现代计算机仍是冯·诺依曼体系结构。
 不同点：组成形式改变很大
 （1）逻辑元件组装成电路高度集成，把运算器、控制器集成到一块CPU芯片上。
 （2）存储器分为三级：高速缓冲存储器Cache,主存储器(内存)，外部存储器；
 其中Cache现在都集成在CPU里，主存由内存条卡实现，外部存储器主要有机械硬盘、固态硬盘等；
 （3）输出与输入设备主要有显示器、鼠标、键盘。
 显示器有专门显示接口（集成或独立显卡）连接CPU或主存，键盘和鼠标也通过集成接口连接CPU。此外还配置集成网卡和声卡。
 （4）USB多种连接接口实现网络与多媒体连接。整个系统采用多级总线结构组成。
 
4.CPU的性能公式、性能指标，如何评价？
 性能公式：
 一个程序的CPU时间 （指令周期）＝ 指令数/程序 × CPI × 时钟周期
 性能指标：
 (1)主频:也就是CPU的时钟频率，一个时钟周期完成的指令数是固定的，所以主频越高，CPU的速度也就越快了。
 (2)外频,CPU的基准频率，CPU的外频决定着整块主板的运行速度。
 (3)总线频率直接影响CPU与内存直接数据交换速度。
 (4)位和字长
 
在计算机系统中，数值一律用补码来表示（存储）。
 
5、相对于原码补码表示有什么好处？
 
可以将符号位和其它位统一处理，减法运算转换成加法运算,简化运算。
无正零和负零之分，补码机器0就是真值0。
另外，两个用补码表示的数相加时，如果最高位（符号位）有进位，则进位被舍弃。
 
6.移码与补码在形式上有什么异同？
 符号位取反，其他数值位不变。
 如： +101 1111 -101 1111
 补码为 0101 1111 1010 0001
 移码为 1101 1111 0010 0001
 
7.英文字母的编码是什么？占几个字节？
 7位ASCII（美国信息交换标准代码 ），占1个字节。
 
8.国标码用于表示什么？如何表示与存储？
 国标码用于表示汉字，每个汉字占用2个字节，四位十六进制数表示。
 在计算机内部,存储时要转换成机内码，转换方法：
 34 73 +80 80 = B4 F3
 
习题：
 1、写出十进制数-35的8位补码定点数
 X= - 35D = - 10 0011B
 [X]原 = 1010 0011B；高位补0，符号位负数为1
 [X]反 = 1101 1100B；除符号位，其余各位取反
 [X]补 = 1101 1101B；反码+1
 补码的存储格式：11011101
 
2、写出十进制数（-49/64）的8位补码定点数。
 （-49/64）D=[- (110001)/(1000000)]B=-(0.1100010)B
 真值：-1100010
 原码：11100010
 补码：10011110
 补码的存储格式：10011110
 
3、写出8位补码(B6)H所对应的定点整数十进制真值。（提示：补码的补码为原码）
 补码：(B6)H=（10110110）B
 反码：11001001
 原码：11001010
 真值：（-1001010）B=（-74）D
 整数十进制真值为：（-74）D
 
4、将十进制数(-86/128)D表示成32位的754 标准浮点数。
 (-86/128)D=[(-1010110)/(10000000)]B=(-0.1010110)B=-1.01011*2的-1次方
 S（符号位）1位：负数为1
 E（实际指数）8位：E=e+127=126D=(01111110)B
 M（尾数小数部分）23位：01011
 【提示：E（实际指数）=e(有偏移指数)+127(偏移值)】
 标准浮点数SEM为：1011 1111 0010 1100 0000 0000 0000 0000（一共32位）
 
5、将32位的754 标准浮点数(C2FC0000)H表示成十进制数。
 (C2FC0000)H=（1100 0010 1111 1100 0000 0000 0000 0000)B
 S=1
 E=(10000101)B=(133)D
 M=11111000000000000000000
 十进制数=（-1）S次方×（1+M）×2（E-127)次方
 =-1×1.11111×2*6次方
 =-11111110
 =-126D
 【提示：为什么1+M？前面的“1”从隐含位而来；e=E-127；】
 所以该浮点数十进制为：-126D
 
9.存储器的功能及主要技术指标
 存储器的功能：
 存储程序和各种数据，并能在计算机运行过程中高速、自动地完成程序或数据的存取。
 主要技术指标：
 （1）存储容量：一个存储器中可以容纳的二进制存储位总数。
 （2）存取时间：又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。
 （3）存储周期：连续两次独立的存储器操作（如连续两次读或写操作）所需间隔的最小时间。
 （4）存储器带宽：存储器在单位时间内的数据传输速率。
 
10.存储器(Memory)为什么要分层？主存、辅存、Cache？
 为了解决大容量、高速度、低成本的均衡，所以才将存储系统分为各个层次，
 让需要高速度的用贵的存储器，让需要大空间的用便宜的存储器，主要利用了程序局部性原理，大大的提高了主存的效能。
 主要两个层次：cache和主存、主存和辅存，其实这两种分层方式都是为了服务于主存从而提高计算机整体的存取速度。
 
11、三级存储器层次结构
 (1)主存(Main Memory)：存储当前需要执行的程序和数据，直接与CPU通信。
 (2)外存/辅存(Auxiliary Memory)：提供备份存储,不能与CPU直接通信。如：固态硬盘
 (3)Cache(Very-high-speed memory)：用于补偿主存的访问速率与CPU的执行速率之间的差异。
 
12.SRAM如何存储信息？DRAM如何存储信息？
 DRAM利用电容存储信息，DRAM 只能将数据保持很短的时间，为了保持数据，所以必须隔一段时间刷新（refresh）一次，如果存储单元没有被刷新，存储的信息就会丢失。
 SRAM利用晶体管的状态存储信息，内部基本单元电路是触发器(flip-flops)，只要有电源，就可以长久保存信息。
 【DRAM(dynamic random access memory[即动态随机存取存储器])–最为常见的系统内存
 SRAM(static random access memory[静态随机存取存储器])】
 
13.比较SRAM与DRAM
 前者使用方便，读写周期较短；
 后者功耗小，单个存储芯片存储容量大。
 
习题：
 6、哪种逻辑运算可用来清“0”数据位？
 逻辑与(&)用来清“0”数据位；
 哪种逻辑运算可以用来置“1”数据位？
 逻辑或(|)用来置“1”数据位。
 
7、ALU是运算器的核心部件，它主要完成什么操作？
 ALU主要完成加、减法等算术运算及逻辑与、或、非、异或等逻辑运算功能。
 
8、说明程序和数据在Cache、主存、辅存中的存储分配
 （1）Cache中保存CPU近期最频繁执行的程序和数据；
 （2）主存保存将被或正在被CPU执行的程序和数据，包括Cache中的部分；
 （3）那些不被CPU执行的程序和数据保存在辅存中(当然主存中的程序和数据也在辅存中)。
 
9、上述三个存储器以谁为中心？
 以主存为中心。
 
14、比较RAM与ROM的异同
 相同点：
 访问方式相同，都是随机访问。
 不同点：
 RAM是可读可写的存储器芯片，ROM是只读(不写)的存储器芯片；
 RAM是易失的,断电其存储的信息就失去了；ROM是非易失的，断电后再次上电，存储的信息不会改变；
 RAM存放大部分程序和可以修改的数据；ROM存储永久性驻留的程序及随计算机出厂就固定的参数。
 
15、bootstrap loader是什么程序？存储在什么存储芯片中？
 bootstrap loader是引导装载程序；是上电后首先执行的程序；存储在ROM中。
 
以PC机为例说明它在计算机中起什么作用？
 PC机中称之为BIOS，开机的执行，由它来将磁盘上的操作系统引导程序装载RAM主存的固定位置，然后将控制权转交给操作系统引导程序，完成操作系统的引导。
 
问题：
 1、为什么需要存储器容量扩展？位容量与字容量扩展有什么不同？
 存储器容量扩展是解决芯片容量与系统容量匹配问题。
 当芯片数据线位数少于系统数据位数时，需要位扩展；单芯片地址位数少于系统地址位数时。需要字扩展。
 
2、计算机字长16位，其存储容量为32MB，若按双字编址，它的寻址范围是多少？
 寻址范围是：32M×8位（字节）/32位=8M
 000 0000 0000 0000 0000 0000—111 1111 1111 1111 1111 1111
 
3、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目各为多少？
 地址线:64K=26K=2*16次方
 地址线和数据线数目分别为：16，16。
 【提示：数据线数目=位数】
 
4、设计一个容量为2KB的存储器需要几片128×8位的存储芯片？ 画出其容量扩展框图。
 2K×8位/128×8位 = 211次方/27次方=2*4次方= 16
 需要16片
 
第一片128×8位的存储芯片寻址范围是：
 000 0000 0000 ～000 0111 1111
 第二片： 000 1000 0000 ～000 1111 1111
 第三片： 001 0000 0000 ～001 0111 1111
 …
 第十六片:111 1000 0000 ～111 1111 1111
 
5、设计一个容量为16K×16位的存储器需要几片4K×8位的存储芯片？ 画出其容量扩展框图。
 16K×16位/4K×8位=8
 需要8片扩展
 
6、按照小端及大端存放规则，写出数据 12345678H在连续4个内存单元（00050H?00053H）中的存放结果。
 小端规则 大端规则
 0050 78 0050 12
 0051 56 0051 34
 0052 34 0052 56
 0053 12 0053 78
 
内存地址 -> 0x1(最小存储地址） 0x2 0x3 0x4
 大端法 -> 12（最高有效字节） 34 56 78
 小端法 -> 78（最低有效字节） 56 34 12
 可见，大端法和小端法是相反的。大端法最高有效字节在前，小端法最低有效字节在前。
 
问题：
 1.设置Cache的目的是什么？CPU如何访问Cache与主存？
 设置Cache的目的：
 为了提高CPU访问主存的速度，cpu速度太快，硬盘和内存的速度无法跟上，就必须弄出几级cache来暂存数据。
 否则，cpu把数据处理完毕，但硬盘上的数据和内存中的数据却还没有送达到cpu，导致cpu空转，影响整个系统的效率
 CPU如何访问Cache与主存：
 CPU发出访问主存的地址，Cache也同时收到，若目标数据在Cache中(命中)则Cache将先于主存把数据送往CPU，若Cache没命中则主存迟早会把目标数据送往CPU
 
2.Cache的主要性能指标是什么？如何计算？
 主要性能指标：命中率
 设Nc表示cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率，则有
 h=Nc/(Nc+Nm)
 
3.主存与Cache的地址映射方式有哪几种？它们如何将主存的块映射到Cache块中？
 三种方式进行映射：直接、全相联、组相联 ?
 (1).全相联的映射方式—主存块可以拷贝到Cache任意块
 (2).直接映射方式—主存j块固定映射拷贝到Cache的i块
 (3).组相联映射方式 将Cache所有行分组，把主存块映射到Cache固定组的任一行中。即：组间模映射、组内全映射
 
4.有一处理机，主存容量1MB，字长1B，块大小16B；Cache容量64KB，若cache采用直接映射，给出主存地址分段结构，并指出映射到cache同一块的2个不同的主存地址。
 解：根据题意：
 字长1B，块大小16B,16B/1B=24
 字号：4位
 块数= 64KB/16B=216B/24B=212
 块号：12位
 Cache: 64KB=216B , 每个块大小16B=24B
 主存容量1MB，地址20位, 分区数=1MB/64KB= 220/216= 2*4
 标记：4位
 区号：标记位=4位(或直接20-12-4=4得出)
 主存地址:标记4位，块号12位，字号4位
 
5.一台计算机按字节寻址，其内存为1M。数据块的大小是16个字节，Cache的大小是64K字节。采用两路组相联映射，给内存地址为F0010H和CABBEH两个地址对应的标记、组号和字号。
 解:按字节寻址,数据块为16个字节
 字号:16B/1B=24,4位
 采用两路组相联映射(每组内只有2块):64KB/2=32KB=215B
 组号：15-4=11位
 内存为1M,地址20 位:20-11-4=5位
 标记位,区号：5位
 地址： 标记5位， 组号11位， 字号4位
 F0010H: 11110 00000000001 0000B
 CABBEH:11001 01010111011 1110B
 
6.一个组相联Cache由64个块组成，每组4块(4路组相联)。主存储器包含4K个块，每块16个字。请表示主存地址格式。给内存地址为F001H和CABBH两个地址对应的标记、组号和字号。
 解：
 块大小16字=24字 ，字号=4位
 每组的块数=4
 组数= 64/4=16=24 ，组号=4位
 主存的块数4K=2*12 ，标记=12-4=8位
 主存地址格式（16进制）：
 标记 8位 组号4位 字号4位
 F001H F0 0 1
 CABBH CA B B
 
问题：
 1.什么是指令系统？为什么说指令系统是计算机中软 件和硬件分界面？
 指令系统是计算机硬件的语言系统，也叫机器语言(Machine Language)。
 它的下面层次是硬件逻辑实现，上面层次是系统软件与应用软件。所以指令系统是一个软件和硬件分界面。
 
2.什么是操作码？什么是操作数？
 操作码就是指令序列号，用来告诉CPU需要执行哪一条指令
 操作数(地址码 A)是操作码的操作对象。
 
3.操作数为什么又被称为地址码？指令中常用的操作数的个数是多少？
 操作数字段的除了立即寻址直接给出操作数本身外，其他的绝大多数寻址方式都是直接或间接地给出操作数地址或地址索引。所以称之为地址码。
 指令中常用的操作数的个数是：三个、二个、一个及零个。
 
4.指令中的操作数通常来源于哪里？
 来源于：
 （1）立即数—操作数即指令代码中的地址码部分；
 （2）寄存器—操作数在寄存器中（即指令代码中的地
 址码部分所指出的寄存器中的内容）；
 （3）内存单元—操作数在内存单元中（即指令代码中
 的地址码部分所指出的内存单元中的内容）；
 （4）I/O端口（I/O接口中存放信息的寄存器—操作数在
 I/O端口中）。
 
哪种操作数寻址方式能最快得到操作数？哪种最慢得到操作数？
 立即寻址方式取出指令立即得到操作数，所以最快；
 间接寻址方式取出指令后还需要两次访问存储器才能得到操作数，所以最慢。
 
习题：
 1.寄存器寻址与寄存器间接寻址有什么不同？请根据实验计算机指令说明之。
 操作数位置与寻址过程不同。
 例如：
 （1）MOV A,R1 ；R1指示寄存器寻址，操作数在R1中；
 寻址过程是直接用R1访问寄存器得到操作数；
 （2）MOV A,@R1 ；@R1指示寄存器间接寻址，操作数在主存中；
 寻址过程用R1访问寄存器得到操作数的主存地址，然后用该地址访问存储器得到操作数。
 
2.立即数寻址与直接寻址在汇编指令形式上有什么不同？他们的操作数都源于哪里？请根据实验计算机指令说明之。
 立即寻址要在操作数前面加上标记：#
 如：
 MOV A,#01H ; #01H 就是立即寻址，操作数就在指令中；
 直接寻址要直接给出主存地址
 如：
 MOV A,01H ; 01H 是直接寻址，操作数在01H指向的存储单元中。
 
3.零地址指令是否有操作数？如果有，操作数采用何种寻址方式？请解释这种寻址方式。
 零地址指令可以有，也可以没有操作数，视指令功能需求而定。如果有操作数，该操作数采用隐含寻址方式，这种寻址方式操作数的位置是固定的，比如在累加器、在堆栈里面。通过操作码确定具体位置。
 如：
 NOP 是空操作，就没有操作数；
 IN 是输入指令，两个操作数一个在输入寄存器里，一个在累加器里。
 
问 题：
 1.基本的指令类型有哪些？实验计算机指令集都有哪些类指令？
 (1) 数据传送类指令
 (2) 运算类指令
 (3) 程序控制类指令：跳转指令、分支指令、子程序调用返回、中断系统
 (4) 输入和输出指令
 (5) 其他指令: 空操作NOP或者软件的调试
 
2.RICS与CISC各有什么特点？
 CISC：复杂指令计算机
 （1）指令系统复杂庞大，各种指令使用频度相差大；
 （2）指令长度不固定、指令格式种类多、寻址方式多；
 （3）访存指令不受限制。
 
RISC：精简指令集计算机
 （1）选用使用频度较高的一些简单指令，复杂指令的功能由简单指令来组合；
 （2）指令长度固定、指令格式种类少、寻址方式少；
 （3）只有 LOAD / STORE 指令访存。其余指令的操作均在寄存器之间进行。
 
3.实验计算机的有2个标志位RCy和Rz，各代表什么含义？那类指令的执行会对它们起作用？
 RCy：CPU的累加器ACC直通门进位表示位
 Rz： CPU的累加器ACC直通门的清零标志位
 
4.处理器的主要功能？
 （1）处理指令(Processing instructions)
 （2）执行操作(Perform an action)：根据指令的功能，产生相应的操作控制信号，发给相应的部件，从而控制这些部件按指令的要求进行动作。
 （3）控制时间(Control time):对各种操作实施时间上的定时。
 （4）处理数据(Processing data)：对数据进行算术运算和逻辑运算，或进行其他的信息处理。
 
5.根据实验计算机各种指令的微操作执行过程分析，哪步微操作是所有指令都相同的还是必须的？那类指令操作影响标志位RCy和Rz，如何影响？
 M[PC]->IR :这步微操作是所有指令都相同且必须的；
 运算类会影响标志位RCy和Rz，有进位或者借位时标志位RCy为1，否则为0，运算后直通门数据为0时Rz为1，否则为0
 
6.微操作执行过程依据什么分步？最长多少步？最短多少步？
 IR:存放从存储器中取出的指令
 最长4步；最短2步
 
习题：
 以单微指令步骤运行下列指令，分析每一步微操作的相同与不同。有PC+1操作的指令字长与没有的有区别吗？
 有PC+1操作的指令是双字指令，没有这个操作的是单字指令
 
1.ADD A,#12H的微指令分为3步
 指令地址 机器码 汇编码
 00 1C12 ADD A,#12H
 微操作步骤
 （1）M[PC]→IR
 （2）PC+1,M[PC]→W
 （3）A+W→D→A ?
 
2.MOV A,#20H的微指令分为2步
 指令地址 机器码 汇编码
 02 7C20 MOV A,#20H
 微操作步骤
 （1）M[PC]→IR
 （2）PC+1,M[PC]→A
 
3.MOV R0,#60H的微指令分为2步
 指令地址 机器码 汇编码
 04 8C60 MOV R0,#60H
 微操作步骤
 （1）M[PC]→IR
 （2）PC+1,M[PC]→R0
 
4.MOV @R0,A的微指令分为3步
 指令地址 机器码 汇编码
 06 84 MOV @R0,A
 微操作步骤
 （1）M[PC]→IR
 （2）PC+1,(R0)→MAR
 （3）A→D→M[MAR]
 
5.SUB A,60H的微指令分为4步
 指令地址 机器码 汇编码
 07 3860 SUB A,60H
 微操作步骤
 （1）M[PC]→IR
 （2）PC+1,M[PC]→MAR
 （3）M[MAR]→W
 （4）A-W→D→A
 
6.MOV R1,#30H的微指令分为2步
 指令地址 机器码 汇编码
 09 8D30 MOV R1,#30H
 微操作步骤
 （1）M[PC]→IR
 （2）PC+1,M[PC+1]→R1
 
7.SUB A,R1的微指令分为3步
 指令地址 机器码 汇编码
 0B 31 SUB A,R1
 微操作步骤
 （1）M[PC]→IR
 （2）R1→ W
 （3）A-W → A
 
8.MOV A,#00H的微指令分为2步
 指令地址 机器码 汇编码
 0C 7C00 MOV A,#00H
 微操作步骤
 （1）M[PC]→IR
 （2）PC+1,M[PC]→ A
 
9.ADDC A,R1的微指令分为3步
 指令地址 机器码 汇编码
 0E 21 ADDC A,R1
 微操作步骤
 （1）M[PC]→IR
 （2）R1→ W
 （3）A+W+Rcy → A
 
1.计算机存储字长64位，存储容量为16GB，若按半字编址，求编址单元数目？
 解：存储字长64位，半字就是32位；16GB = 16G × 8位
 所求编址单元数目 = 16G × 8位 / 32位= 4G
 
2.某SRAM芯片，其存储容量为1024K×16位，该芯片的地址线和数据线数目各为多少？
 解：1024K =1M = 220，
 所以地址线数目20；数据线数目为16。
 
3.设计一个容量为256K×16位的存储器，可选存储器芯片为8K×8位。如何扩展？需要扩展的芯片数目各是多少？
 解：需要字、位双向扩展。
 字扩展的芯片数目 = 256K /8K = 32片
 位扩展的芯片数目 = 16位 /8位 = 2片
 
4.有一处理机，主存容量64K块，块大小16个字；Cache容量4K块，若Cache采用直接映射，写出主存地址结构；并给出2个不同标记的内存地址，它们映射到同一个cache行。
 解：块大小16=24，字号位数=4位
 分区数=64K/4K =216/212=24，标记位数=4位
 Cache块数=4K=212，块号位数=12位
 主存地址结构(20位)为：标记4位，块号12位，字号4位
 主存地址60010H(标记6)与70010H(标记7)都映射到cache的001H块。
 
5.输入输出方式有几种？都是什么方式？
 有4种方式，分别是：
 (1)无条件传送方式；(2)程序查询方式 ； (3)程序中断方式； (4)DMA方式
 
 
哪种方式是程序控制方式？哪种方式仅通过硬件控制输入输出？
 (1)、(2)、(3)方式是程序控制方式；(4)方式仅通过硬件控制输入输出。
 
 
查询方式如何实现？有什么缺点？
 查询方式传送前，CPU必须先对外设进行状态检测。缺点是耗费CPU时间，外设多的情况CPU轮番查询更耗时，响应速度也不及时。
 
 
8.程序查询方式与程序中断方式的主要区别是什么？
 前者CPU主动查询I/O接口；后者I/O接口主动请求CPU。
 
9.中断方式与DMA方式在控制I/O数据传输方面的的主要区别是什么？
 前者通过中断服务程序控制I/O数据传输，一次传 送一个数据字；后者以硬件方式由DMA控制器直接控制I/O 数据传输，一次可以传送一个数据块。
 
10.试比较中断方式与DMA方式的优缺点。
 前者优点是软件控制，不局限于I/O数据传输，可以应用到任何随机突发事件；缺点是I/O数据传输较慢。后者的优点是I/O数据传输较快；缺点是硬件控制只局限于I/O数据传输。
 
11.何谓中断向量？
 中断向量即中断服务程序的入口地址。在某些计算机中，中断向量的位置存放一条跳转到中断服务程序入口地址的跳转指令。
 
12.列举引发中断的三种事件？操作系统的多任务调度靠哪种实现
 如I/O中断、定时中断、控制台中断等。操作系统中的多任务调度靠定时中断实现。
 
13.中断处理通过硬件还是软件实施，分为哪4个步骤？
 中断处理过程通过软件实施，大致分为四个阶段：
 (1)保存被中断程序的现场；(2)分析中断原因；
 (3)转入相应处理程序进行处理；
 (4)恢复被中断程序现场（即中断返回）
 
14.按照总线传输的信息，总线可分为哪三类？
 按照所传输信息的性质分类：
 地址总线 （单向）
 数据总线 （双向）
 控制总线 （双向）
 
15.总线的性能指标与什么因素有关？何谓总线带宽？如何计算？
 与总线的位宽、总线的时钟频率及总线的数据传输速率相关。
 总线的最高数据传输速率称为总线带宽。
 总线带宽＝总线位宽×总线工作频率/8
 
16.为什么总线上的部件常常需要与三态逻辑门连接？
 为解决总线上连接的部件发送冲突问题，总线与其上所挂的部件在物理是连通的，但是从逻辑上有输入、输出、断开三种状态， 所以连接总线上的部件需要通过三态逻辑门接口与总线连接。

有兴趣的话可以看看其他文章
 
这可能是最简单的C语言单链表入门详解
 计算机组成原理 Cache超仔细详解 期末一遍过
 LeetCode刷题专栏
 蓝桥杯、ACM的一些基础通用模板
 一、单项选择题
 1、下列说法中，错误的是（ B ）
 A.固件功能类似软件，形态类似硬件
 B.寄存器的数据位对微程序级用户透明
 C.软件与硬件具有逻辑功能的等效性
 D.计算机系统层次结构中，微程序属于硬件级
 2、完整的计算机系统通常包括（ A ）
 A.硬件系统与软件系统
 B.运算器、控制器、存储器
 C.主机、外部设备
 D.主机和应用软件
 3、CPU地址线数量与下列哪项指标密切相关（ B ）
 A.运算精确度
 B.内存容量
 C.存储数据位
 D.运算速度
 4、下列属于冯•诺依曼计算机的核心思想是（ C ）
 A.采用补码
 B.采用总线
 C.存储程序和程序控制
 D.存储器按地址访问
 5、计算机中表示地址时使用（ A ）
 A.无符号数
 B.反码
 C.补码
 D.原码
 6、当 -1 < x < 0时， [x]补=（ C ）
 A. x
 B.1-x
 C.2+x
 D.2-x
 7、假设寄存器为8位，用补码形式存储机器数，包括一位符号位，那么十进制数一25在寄存器中的十六进制形式表示为（ C ）
 A.99H
 B.67H
 C.E7H
 D.E6H
 8、如果某系统15*4=112成立，则系统采用的进制是（ C ）
 A.9
 B.8
 C.6
 D.7
 9、某十六进制浮点数A3D00000中最高8位是阶码（含1位阶符），尾数是最低24位（含1位数符），若阶码和尾数均采用补码，则该浮点数的十进制真值是（ A ）
 A.-0.375×2^(-93)
 B.-0.375×2^(-35)
 C. -0.625×2^(-93)
 D.0.625×2^(-35)
 10、存储器中地址号分别为1000#、1001#、1002#、1003的4个连续存储单元，分别保存的字节数据是1A、2B、3C、4D，如果数据字长为32位,存储器采用的是小端对齐模式，则这4个存储单元存储的数据值应被解析为（ A ）
 A.4D3C2B1A
 B.A1B2C3D4
 C.D4C3B2A1
 D.1A2B2C3D
 11、字长8位的某二进制补码整数为11011010，则该数的标准移码是（ B ）
 A.11011010
 B.01011010
 C.00111010
 D.10111010
 12、对于IEEE754格式的浮点数，下列描述正确的是（ D ）
 A.阶码和尾数都用补码表示
 B.阶码用移码表示，尾数用补码表示
 C.阶码和尾数都用原码表示
 D.阶码用移码表示，尾数用原码表示
 13、对字长为8位的二进制代码10001101，下列说法错误的是（ C ）
 A.如果代码为无符号数，则其十进制真值为+141
 B.如果代码为补码数，则其十进制真值为-115
 C.如果代码为标准移码数，则其十进制真值为+115
 D.如果代码为原码数，则其十进制真值为-13
 14、若浮点数的尾数是用5位补码来表示的，则下列尾数中规格化的尾数是（ B ）
 A.01011和11010
 B.10000和01001
 C.01100和11110
 D.11011和01011
 15、若浮点数的尾数是用5位补码来表示(其中符号位1位)，则下列尾数中规格化的尾数是（ B ）
 A.11011和01011
 B.10000和01001
 C.01011和11010
 D.01100和11110
 16、下列关于补码和移码关系的描述中，错误的是（ C ）
 A.同一个数的补码和移码，其数值部分相同，而符号相反
 B.相同位数的补码和移码具有相同的数据表示范围
 C.零的补码和移码相同
 D.一般用移码表示浮点数的阶码，而用补码表示定点数
 17、执行算术右移指令的操作过程是（ C ）
 A.进位标志移至符号位，各位顺次右移1位
 B.操作数的符号位填0，各位顺次右移1位
 C.操作数的符号位不变，各位顺次右移1位，符号位拷贝至最高数据位
 D.操作数的符号位填1，各位顺次右移1位
 18、原码除法是指（ D ）
 A.操作数用补码表示并进行除法，但商用原码表示
 B.操作数用绝对值表示，加上符号位后相除
 C.操作数用原码表示，然后相除
 D.操作数取绝对值相除，符号位单独处理
 19、对8位补码操作数A5H，进行二位算术右移后的十六进制结果为（ C ）H
 A.52
 B.D2
 C.E9
 D.69
 20、在定点二进制运算器中，减法运算一般通过（ D ）来实现
 A.补码运算的二进制减法器
 B.反码运算的二进制加法器
 C.原码运算的二进制减法器
 D.补码运算的二进制加法器
 21、浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均包含2位符号位）。若有两个数X = 2^7 ´ 29/32 ,Y= 2^5 ´ 5/8，则用浮点加法计算X+Y 的最终结果是（ C ）
 A.00111 1100010
 B.01000 0010001
 C.溢出
 D.00111 0100010
 22、 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（ B ）
 A.阶符与数符相同
 B.数符与尾数小数点后第一位数字相异
 C.阶符与数符相异
 D.数符与尾数小数点后第一位数字相同
 23、在定点运算器中，为判断运算结果是否发生错误，无论采用双符号位还是单符号位，均需要设置（ A ），它一般用异或门来实现
 A.溢出判断电路
 B.编码电路
 C.译码电路
 D.移位电路
 24、已知A=0.1011,B= -0.0101，则[A+B]补 为（ B ）
 A.1.1011
 B.0.0110
 C.1.0110
 D.0.1101
 25、下列说法错误的是（A ）
 A.补码乘法器中，被乘数和乘数的符号都不参加运算
 B.在小数除法中，为了避免溢出，要求被除数的绝对值小于除数的绝对值
 C.并行加法器中虽然不存在进位的串行传递，但高位的进位依然依赖于数据的低位
 D.运算器中通常都有一个状态标记寄存器，为计算机提供判断条件，以实现程序转移
 26、以下关于ALU的描述正确的是（A ）
 A.能完成算术与逻辑运算
 B.不能支持乘法运算
 C.只能完成逻辑运算
 D.只能完成算术运算
 27、在计算机中，对于正数，其三种机器数右移后符号位均不变，但若右移时最低数位丢1，可导致（ B ）
 A.无任何影响
 B.影响运算精度
 C.无正确答案
 D.运算结果出错
 28、CPU可直接访问的存储器是（A ）
 A.主存
 B.磁盘
 C.光盘
 D.磁带
 29、计算机字长32位，主存容量为128MB，按字编址，其寻址范围为（ D ）
 A.0 ~ 128M-1
 B.0 ~ 64M-1
 C.0 ~ 16M-1
 D.0 ~ 32M-1
 30、字位结构为256Kｘ4位SRAM存储芯片，其地址引脚与数据引脚之和为（ B ）
 A.24
 B.22
 C.18
 D.30
 31、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目分别为（D ）
 A.64，16
 B.16，64
 C.64 , 64
 D.16，16
 32、假定用若干块4K 4位的存储芯片组成一个8K8位的存储器，则地址0B1F所在芯片的最小地址是（ D ）
 A.0600H
 B.0700H
 C.0B00H
 D.0000H
 33、计算机系统中的存贮器系统是指（B ）
 A.RAM和ROM存贮器
 B.Cache、主存贮器和外存贮器
 C.Cache
 D.磁盘存储器
 34、动态存储器刷新以 （ D ） 为单位进行
 A.字节
 B.存储单元
 C.列
 D.行
 35、下列存储器类型中，速度最快的是（ B ）
 A.Flash Memory
 B.SRAM
 C.DRAM
 D.EPROM
 36、某计算机字长 32位，下列地址属性中属于按双字长边界对齐的是（ B ）
 A.存储器地址线低二位全部为0
 B.存储器地址线低三位全部为0
 C.存储器地址线最低为0
 D.存储器地址线低三位取值随意
 37、在32位的机器上存放0X12345678，假定该存储单元的最低字节地址为0X4000，则在小端存储模式下存在在0X4002单元的内容是（ B ）
 A.0X12
 B.0X34
 C.0X56
 D.0X78
 38、在虚存、内存之间进行地址变换时，功能部件 （ B ）将地址从虚拟（逻辑）地址空间映射到物理地址空间
 A.DMA
 B.MMU
 C.Cache
 D.TLB
 39、在程序执行过程中，Cache与主存的地址映象是由（ A ）
 A.硬件自动完成
 B.操作系统完成
 C.编译系统完成
 D.用户编写程序完成
 40、在 Cache的地址映射中， 若主存中的任意一块均可映射到Cache内任意一行的位置上， 则这种映射方法称为（ B ）
 A.直接映射
 B.全相联映射
 C.2-路组相联映射
 D.混合映射
 41、采用虚拟存储器的主要目的是（ A ）
 A.扩大主存储器的存储空间， 且能进行自动管理和调度
 B.提高主存储器的存取速度
 C.扩大外存储器的存储空间
 D.提高外存储器的存取速度
 42 、虚拟存储器中，程序执行过程中实现虚拟地址到物理地址映射部件（系统）是（ C ）
 A.应用程序完成
 B.编译器完成
 C.操作系统和MMU配合完成
 D.MMU完成
 43、 相联存储器是按( D )进行寻址访问的存储器
 A.地址
 B.队列
 C.堆栈
 D.内容
 44、以下哪种情况能更好地发挥Cache的作用（ C ）
 A.递归子程序
 B.程序的大小不超过内存容量
 C.程序具有较好的时间和空间局部性
 D.程序中存在较多的函数调用
 45、以下关于虚拟存储管理地址转换的叙述中错误的是（ B ）
 A.MMU在地址转换过程中要访问页表项
 B.一般来说，逻辑地址比物理地址的位数少
 C.地址转换是指把逻辑地址转换为物理地址
 D.地址转换过程中可能会发生“缺页”
 46、假定主存按字节编址，cache共有64行，采用4路组相联映射方式，主存块大小为32字节，所有编号都从0开始。问主存第3000号单元所在主存块对应的cache组号是（ A ）
 A.13
 B.29
 C.1
 D.5
 47、下列关于MMU的叙述中，错误的是（ C ）
 A.MMU是存储管理部件
 B.MMU参与虚拟地址到物理地址的转换
 C.MMU负责主存地址到Cache地址的映射
 D.MMU配合使用TLB 地址转换速度更快
 48、下列关于主存与cache地址映射方式的叙述中正确的是（ A ）
 A.在Cache容量相等条件下，组相联方式的命中率比直接映射方式有更高的命中率
 B.直接映射是一对一的映射关系，组相联映射是多对一的映射关系
 C.在Cache容量相等条件下，直接映射方式的命中率比组相联方式有更高的命中率
 D.全相联映射方式比较适用于大容量Cache
 49、下列关于CaChe的说法中，错误的是（ C ）
 A.CaChe行大小与主存块大小一致
 B.分离CaChe(也称哈佛结构)是指存放指令的CaChe与存放数据CaChe分开设置
 C.读操作也要考虑CaChe与主存的一致性问题
 D.CaChe对程序员透明
 50、下列关于CaChe的论述中，正确的是（ B ）
 A.CaChe的容量与主存的容量差距越大越能提升存储系统的等效访问速度
 B.采用直接映射时，CaChe无需使用替换算法
 C.加快CaChe本身速度，比提高CaChe命中率更能提升存储系统的等效访问速度
 D.采用最优替换算法，CaChe的命中率可达到100％
 51、某计算机系统中，CaChe容量为512 KB，主存容量为256 MB，则CaChe 一主存层次的等效容量为（ A ）
 A.256 MB
 B.256 MB - 512 KB
 C.512 KB
 D.256 MB+512 KB
 52、以下四种类型指令中，执行时间最长的是（ C ） (单选)
 A.RS型指令
 B.RR型指令
 C. SS型指令
 D.程序控制类指令
 53、程序控制类指令的功能是（ B ） （单选 ）
 A.进行主存与CPU之间的数据传送
 B.改变程序执行的顺序
 C.进行CPU和I/O设备之间的数据传送
 D.进行算术运算和逻辑运算
 54、下列属于指令系统中采用不同寻址方式的目的主要是（ B ）（单选）
 A.丰富指令功能并降低指令译码难度
 B.缩短指令长度，扩大寻址空间，提高编程灵活性
 C.为了实现软件的兼容和移植
 D.为程序设计者提供更多、更灵活、更强大的指令
 55、寄存器间接寻址方式中，操作数存放在（ C ）中 （单选）
 A.指令寄存器
 B.数据缓冲寄存器MDR
 C.主存
 D.通用寄存器
 56、指令采用跳跃寻址方式的主要作用是（ A ) (单选)
 A.实现程序的有条件、无条件转移
 B.实现程序浮动
 C.实现程序调用
 D.访问更大主存空间
 57、下列寻址方式中，有利于缩短指令地址码长度的是 （ C ） （单选）
 A.间接寻址
 B.直接寻址
 C.隐含寻址
 D.寄存器寻址
 58、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( A ) (单选)
 A.1200H
 B.88F9H
 C.12FCH
 D.3888H
 59、某计算机按字节编址，采用大端方式存储信息。其中，某指令的一个操作数的机器数为ABCD 00FFH，该操作数采用基址寻址方式，指令中形式地址（用补码表示）为FF00H，当前基址寄存器的内容为C000 0000H，则该操作数的LSB(即该操作数的最低位FFH)存放的地址是( C ) (单选)
 A.C000 FF00H
 B.C000 FF03H
 C.BFFF FF03H
 D.BFFF FF00H
 60 、假定指令地址码给出的是操作数所在的寄存器的编号，则该操作数采用的寻址方式是( D )(单选)
 A.寄存器间接寻址
 B.直接寻址
 C.间接寻址
 D.寄存器寻址
 61 、相对寻址方式中，操作数有效地址通过( A )与指令地址字段给出的偏移量相加得到 (单选)
 A.程序计数器的值
 B.基址寄存器的值
 C.变址寄存器的值
 D.段寄存器的值
 62、下列关于二地址指令的叙述中，正确的是( C ) (单选)
 A.地址码字段一定是操作数
 B.地址码字段一定是操作数的直接地址
 C.运算结果通常存放在其中一个地址码所指向的位置
 D.地址码字段一定是存放操作数的寄存器编号
 63、下列选项中不会直接成为影响指令长度的是( D )(单选)
 A.指令中地址码字段的长度
 B.指令中操作码字段的长度
 C.指令中地址码字段的个数
 D.通用寄存器的位数
 64、通常情况下，不包含在中央处理器(CPU)芯片中的部件是（ C ） （单选）
 A.ALU
 B.控制器
 C.DRAM
 D.寄存器
 65、一定不属于冯•诺依曼机体系结构必要组成部分的是（ B ）（单选）
 A.RAM
 B.Cache
 C.ROM
 D.CPU
 66、 冯•诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU依据（ D ）来区分它们(单选)
 A.指令和数据的地址形式不同
 B.指令和数据的寻址方式不同
 C.指令和数据的表示形式不同
 D.指令和数据的访问时间不同
 67、指令寄存器的位数取决于（ B ）。（单选）
 A.存储字长
 B.指令字长
 C.机器字长
 D.存储器的容量
 68、下列寄存器中，对汇编语言程序员不透明的是（ A ）（单选）
 A.条件状态寄存器
 B.存储器数据寄存器(MDR)
 C.存储器地址寄存器(MAR)
 D.程序计数器(PC)
 69、PC存放的是下一条指令的地址，故PC的位数与（ B ）的位数相同
 A.指令寄存器IR
 B.主存地址寄存器MAR
 C.程序状态字寄存器PSWR
 D.指令译码器ID
 70、在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这种控制方式属于（ C ）。（单选）
 A.同步控制
 B.联合控制
 C.异步控制
 D.分散控制
 71、下列不属于控制器功能的是（ B ） （单选）
 A.操作控制
 B.算术与逻辑运算
 C.指令的顺序控制
 D.异常控制
 72、当CPU内部cache发生缺失时，CPU如何处理（ A ) (单选)
 A.等待数据载入
 B.进程调度
 C.进行异常处理
 D.执行其他指令
 73、用以指定待执行指令所在主存地址的寄存器是（ D ）。（单选）
 A.数据缓冲寄存器
 B.存储器地址寄存器MAR
 C.指令寄存器IR
 D.程序计数器PC
 74、下列关于微程序和微指令的叙述中（ A ）是正确的。（单选）
 A.微程序控制器比硬连线控制器相对灵活
 B.同一条微指令可以发出互斥的微命令
 C.控制器产生的所有控制信号称为微指令
 D.微程序控制器的速度一般比硬布线控制快
 75某计算机采用微程序控制器的微指令格式采用编码方式组织，某互斥命令组由4个微命令组成，则微指令寄存器中相应字段的位数至少需( D )。 （单选）
 A.2
 B.4
 C.5
 D.3
 76、多周期CPU中，下列有关指令和微指令之间关系的描述中，正确的是（ A ）。（单选）
 A.一条指令的功能通过执行一个微程序来实现
 B.一条指令的功能通过执行一条微指令来实现
 C.通过指令的寻址方式实现指令与微程序的映射
 D.通过指令的形式地址字段实现指令与微程序的映射
 77、相对于微程序控制器，硬布线控制器的特点是（ C ）（单选）
 A.指令执行速度慢，指令功能的修改和扩展容易
 B.指令执行速度快，指令功能的修改和扩展容易
 C.指令执行速度快，指令功能的修改和扩展难
 D.指令执行速度慢，指令功能的修改和扩展难
 78、从信息流的传送效率来看，（ D ）工作效率最低。
 A.双总线系统
 B.多总线系统
 C.三总线系统
 D.单总线系统
 79、系统总线地址的功能是（ C ）。
 A.选择主存单元地址
 B.选择外存地址
 C.指定主存和I / O设备接口电路的地址
 D.选择进行信息传输的设备
 80、IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传输率最高可以达到（ C ）。
 A.200 Mb/秒
 B.100 Mb/秒
 C.400 Mb/秒
 D.300 Mb/秒
 81、异步控制常用于（ C ）作为其主要控制方式。
 A.微程序控制器中
 B.微型机的CPU中
 C.在单总线结构计算机中访问主存与外围设备时
 D.硬布线控制器中
 82、当采用（ A ）对设备进行编址情况下，不需要专门的I/O指令。
 A.统一编址法
 B.单独编址法
 C.两者都是
 D.两者都不是
 83、8086 CPU对I/O接口的编址采用了（ B ）。
 A.I/O端口和存储器统一编址
 B.I/O端口独立编址
 C.输入/输出端口分别编址
 D.I/O端口和寄存器统一编址
 84、中断向量地址是（ D ）。
 A.子程序入口地址
 B.中断服务例行程序入口地址
 C.中断返回地址
 D.中断服务例行程序入口地址的指示器
 85、为了便于实现多级中断，保存现场信息最有效的办法是采用（ A ）。
 A.堆栈
 B.通用寄存器
 C.外存
 D.存储器
 86、在单级中断系统中，CPU一旦响应中断，则立即关闭（ B ）标志，以防本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
 A.中断请求
 B.中断屏蔽
 C.中断保护
 D.中断允许
 87、通道对CPU的请求形式是（ C ）。
 A.跳转指令
 B.通道命令
 C.中断
 D.自陷
 
二填空题（每空2分，共20分）
 1、访问256KB的存储空间，需要的地址线数最少为( 18 ）根？ （只需要填阿拉伯数字）
 2、程序必须存放在哪里才能被CPU访问并执行（主存或CACHE ）请输入答案
 3、某计算机指令集中共有A、B、C、D四类指令，它们占指令系统的比例分别为40% 、20%、20%、20%, 各类指令的CPI分别为 2、3、4、5；该机器的主频为600MHZ，则该机的MIPS为( 187.5 )（保留到小数点后一位）
 4、存放一个24 * 24点阵汉字，至少需要多少字节的存储空间 （只需要填写十进数）（72）请输入答案
 5、设机器字长为16位，定点表示时，数据位15位，符号位1位，则定点原码表示时能表示的最小负数为 （填写十进制数，要带符号，且符号与数字间不能有空格）请输入答案（-2^15+1）将一个十进制数-129表示成补码时，至少应采用多少位二进制数（9）
 6、已知[X]补 = 1101001 , [Y]补 = 1101010, 则用变形补码计算2[X]补 +1/2 [Y]补的结果为 （直接填二进制数即可，数字间不留空格）
 请输入答案（1000111）
 7、计算机字长为8位，若 x = - 1101101，则 [x/4]补 的值为 （直接填写二进制数）请输入答案（11100100）
 8、移码表示法主要用于表示浮点数的（直接填汉字即可）（移码）
 9、某计算机主存容量为64K * 16,其中ROM区为4K，其余为RAM区，按字节编址。现要用2K * 8位的ROM芯片和4K * 8位的RAM来设计该存储器，则需要RAM芯片数是 （填写阿拉伯数字即可）（15）请输入答案
 10、设A=0x123456，计算机内存地址为由低到高。则采用小端方式下，最高地址存放的内容为（只填写2位阿拉伯数字）（12）
 请输入答案
 11、某计算机存储器按照字节编址，采用小端方式存储数据，假定编译器规定int和short型长度分别为32位和16位，并且数据按照边界对齐存储。 某C语言的程序段如下：
 struct
 {
 int a;
 char b;
 short c;
 } record;
 record.a = 273;
 若record变量的首地址为0xC008,则地址0xC008的内容是0X ( 11) （只填写2个阿拉伯数字）
 12、在请求分页存储管理方案中， 若某用户空间为16个页面， 页 长 1 K B，虚页号0、1、2、3、4对应的物理页号分别为1、5、3、7、2。则逻辑地址A2CH所对应的物理地址为(E2C )H （只需填数字和字母，不需要在最后带H，如有字母一定要大写，字母之间以及字母和数字间不留空格）请输入答案
 13、假定主存按字节编址，cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号都从0开始。问主存第3000号单元所在主存块映射到的cache行号是( 29 )。（本题中的数字都是十进制数，答案也填十进制数）请输入答案
 14、计算机主存容量8MB，分为4096个主存块，Cache数据区容量为64KB，若Cache采用直接映射方式，则Cache的总行数为 ( 只需要填写阿拉伯数字 )（32）请输入答案
 15、某计算机为定长指令字结构，采用扩展操作码编码方式，指令长度为16位，每个地 址码占4位，若已设计三地址指令15条，二地址指令8条，一地址指令127条，则剩下的零地址指令最多有( 16 )条. (只需要填阿拉伯数字)请输入答案
 16、在变址寻址方式中，若变址寄存器的内容是4E3CH，指令中给出的偏移量为63H,则数据的有效地址为 （ 4E9F ）H (只需要填阿拉伯数字和大写字母,共需4位) 请输入答案
 17、某计算机采用双字节长指令,指令中形式地址字段8位 ，指令中的数据采用补码表示,且PC的值在取指阶段完成修改。 某采用相对寻址的指令的当前地址和转移后的目标地址分别为为2008和 2001（均为10进制数）,则该指令的形式地址字段的值为(F7 )H (只需要填阿拉伯数字和大写字母,共需2位)

 
计算机组成原理（第二版）唐朔飞  编著（课本有些地方还不错，可以下载电子版看看）
 
b站2小时讲解链接 https://www.bilibili.com/video/BV1x4411q7Fz/初次录讲解视频，各种差错和画音不同步请各位谅解，我录到后面都想放弃了，只当是做做博文的推广，想着知识点都写得挺明白了，我个人看博文比看视频效率高，实在没想到挺多人宁愿看视频。我后台还看到有些人说听不懂，如果全都听不懂的话，我建议你们另寻高人指点。我和你们一样是学生，我也有很多没搞明白为什么的，只知道大概怎么算、怎么画。还有，大家别再问我要word文档了，我发到CSDN上的底稿全都删了，可能在你们看来是混课设和考试的救命稻草，在我看来只是一堆再无用处的垃圾。
 
五道解答题30‘=9’（9个知识点）+6’+6’+4’+5’ 橙色题号的是当年我遇到的考试题，后面计算题记不清楚确切考了哪些，但掌握了做题技巧就问题不大了。
 
我依据老师的考题范围手动整理，有什么问题or想添加的知识点请在评论下方留言！实时更新，助诸位共进步！
 
一、解答题
 
1. 影响流水线性能的因素主要有哪几种？请简要加以说明。P348
 
    结构相关：是当多条指令进入流水线后，硬件资源满足不了指令重叠执行的要求时产生的。不同指令争用同一功能部件产生资源冲突。
 
    数据相关：是指令在流水线中重叠执行时，当后继指令需要用到前面指令的执行结果时发生的。可能改变对操作数的读写访问顺序。
 
    控制相关：是当流水线遇到分支指令和其它改变PC值的指令时引起的。
 
2. 为了保证DRAM的存储信息不遭破坏，必须在电荷漏掉前就进行充电，称为刷新。常见的刷新方式有哪三种，试分析它们间的区别。P86
 
    集中刷新：是在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读/写操作。
 
    分散刷新：是指对每行存储单元的刷新分散到每个存储周期内完成。
 
    异步刷新：是前两种方式的结合，既可缩短“死时间”，又充分利用最大刷新间隔2ms的特点。
 
3. 说明计算机九大寻址方式及有效地址EA计算方法。P311
 
    立即寻址：无需寻址        隐含寻址：无需寻址       直接寻址：EA=A        间接寻址：EA=(A)         相对寻址：EA=(PC)+A
 
    基址寻址：EA=(BR)+A    变址寻址：EA=(IX)+A    寄存器寻址：EA=Rj    寄存器间接寻址：EA=(Rj)
 
4. 按传输信息的不同，系统总线可分为哪几类？并加以简单描述。P43
 
    数据总线：用来传输各种功能部件间的数据信息，是双向传输总线，其位数与机器字长、存储字长有关，一般为8/16/32位。
 
    地址总线：主要用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址。
 
    控制总线：用来发送各种控制信号的传输线，通常对任意控制线而言，它的传输是单向的。
 
5. 试说明具有Cache-主存结构的计算机，CPU在访问存储器时的工作流程。P110
 
    CPU欲读取主存某字时，有两种可能：一种是所需要的字已经在缓存中，即可直接访问Cache；另一种是所需的字不在Cache内，此时需将该字所在的主存整个字块一次调入Cache中（Cache与主存之间是字块传输)。当Cache未满时，主存块可被调入缓存块中，称该主存块与缓存块建立了联系。当Cache已满时，无法接收来自主存块的信息，就由Cache内的替换机构按一定的算法从Cache内移除哪块返回主存，并把新的主存块调入Cache中。
 
6. 在写操作时，要考虑Cache和主存的数据一致性的问题，试说明写回法和写直达法的区别。P113
 
    写回法（拷回法）：写操作时只把数据写入Cache而不写入主存（减少了主存的写操作次数），写操作时间=访Cache时间。但当（读操作且Cache已满时）Cache数据被替换出来时才写回主存，增加了Cache复杂性。
 
     写直达法（存直达法）：写操作时数据既写入Cache又写入主存，写操作时间=访存时间，它能随时保证主存与Cache的数据始终一致，但增加了访存次数。（读操作时不涉及对主存的写操作，更新策划较容易实现。）
 
7. 说明补码定点加减运算，判断溢出的两种方法。P239-240
 
     一位符号位判断溢出：参加操作的两个数（减法时即为被减数和“求补”后的减数）符号相同，其结果的符号与原操作数的符号不同，即为溢出。
 
     两位符号位判断溢出：若结果双符号位相同，则未溢出；若双符号位不同，则溢出。最高符号位为真结果符号。
 
 
8. 说明Cache-主存的地址映像有哪三种方式，说明他们的基本映像原理。P117
 
    直接映射：将主存空间按Cache的尺寸分区，每区内相同的块号映像到Cache中相同的块位置。优：实现简单；缺：不够灵活
 
    全相连映射：主存中的每一个字块可映射到Cache任何一个字块位置上，当访问一个块中的数据时，块地址要与Cache块表中的所有地址标记进行比较以确认是否命中。
 
    组相连映射：是直接映射和全相连映射的一种折中方案，这种方案将存储空间分为若干组，各组间是直接映射，而组内各块间是全相连映射。
 
 
9. 试说明指令周期，机器周期，时钟周期之间的关系。P386
 
     一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期（节拍），每个指令周期内的机器周期数可以不等，每个机器周期内的节拍数也可以不等。
 
10. 试说明单译码方式（线选法）和双译码方式（重合法）的区别。P75
 
      存储芯片内的地址译码器有两种方式：一种是线选法，适用于地址线较少的芯片。地址信号只需经过一个方向的译码器就可以选中某一存储单元的所有位，结构较简单。
 
      另一种是重合法，适用于地址线较多的芯片。地址线分为两组，分别经行地址译码器和列地址译码器，通过两者“与”选中存储单元才能进行读/写。
 
 
11. 分别说明一下名词MAR，MDR，CU，IR，PC的中文名称及该器件的主要功能。P14-16
 
     MAR是存储器地址寄存器，用来存放欲访问的存储单元的地址，其位数对应存储单元的个数。
 
     MDR是存储器数据寄存器，用来存放从存储体某单元取出or存入的代码，其位数与存储字长相等。
 
如4K × 8位的存储芯片，有log2（4K）=12条地址线，8条数据线
 
     CU是控制单元，用来分析当前指令所需完成的操作，并发出各种微操作命令序列，用以控制所有被控对象。
 
     IR是指令寄存器，用来存放当前指令，IR的内容来自MDR。
 
     PC是程序计数器，用来存放当前欲执行指令的地址，它与主存的MAR间有一条直接通道且具有自动加1功能，即可自动形成下一条指令的地址。
 
12. 计算机的五大基本组成是什么？P9
 
      运算器：用来完成算术运算和逻辑运算，并将运算的中间结果暂存在运算器里。
 
      存储器：用来存放数据和程序。
 
      控制器：用来控制、指挥程序和数据的输入、运行以及处理运算的结果。
 
      输入设备：用来将人们熟悉的信息形式转换为机器能识别的信息形式，常见的有键盘、鼠标等。
 
      输出设备：可将机器运算结果转换为人们熟悉的信息形式，如打印机输出等。
 
13. 设某计算机采用微程序控制器，试说明微程序控制器的基本工作原理（即CPU执行指令时的操作过程）。P405
 
      首先将用户程序的首地址送到PC，然后进入
 
      取指阶段：①将取指周期微程序首地址M→CMAR
 
                        ②取微指令：将对应控存M地址单元中的第一条微指令读到控存数据寄存器中，记为CM(CMAR)→CMDR
 
                        ③产生微操作指令：第一条微指令的操作控制字段中为“1”的各位发出控制信号，如PC→MAR、I→R，命令主存    接收程序首地址并进行读操作。
 
                        ④形成下一条微指令的地址：此微指令的顺序控制字段指出了下一条微指令的地址为M+1，将M+1送至CMAR，即Ad(CMDR)→CMAR
 
                        ⑤取下一条微指令：将对应控存M+1地址单元中的第二条微指令读到CMDR中，即CM(CMAR)→CMDR
 
                        ⑥产生微操作指令：由第二条微指令的操作控制字段中对应“1”的各位发出控制信号，如M(MAR)→MDR使对应主存2000H地址单元中的第一条机器指令从主存中读出，送至MDR中。
 
                        ⑦形成下一条微指令地址：将第二条微指令下地址字段指出的地址M+2送至CMAR，即Ad(CMDR)→CMAR
 
      执行阶段：①取数指令微程序首地址的形成：当取数指令存入IR后，其操作码OP(IR)直接送到微地址形成部件，该部件的输出即为取数指令微程序的首地址P，且将P送至CMAR，记作OP(IR)→微地址形成部件→CMAR
 
                        ②取微指令：将对应控存P地址单元中的微指令读到CMDR中，记为CM(CMAR)→CMDR
 
                        ③产生为操作命令：由微指令操作控制字段中对应“1”的各位发出控制信号，如Ad(IR)→MAR、I→R，命令主存读操作数。
 
                        ④形成下一条微指令地址：将此条微指令下地址字段指出的P+1送至CMAR，即Ad(CMDR)→CMAR
 
 
 
14. 试说明汉明码的校验原理（即如何生成汉明码，以及汉明码的检验原理），默认偶校验。P110
 
     汉明码的生成步骤：①确定校验位的位数 2^k ≥ n + k +1
 
                                     ②确定校验位的位置
 
                                     ③分组
 
                                     ④生成校验位的值
 
                                     ⑤得出结论
 
      检验原理：将已知的汉明码按照前三步正常进行，到第四步时，用H接收P和D一起异或，然后把H倒序排列，若都为0，即无错。否则，该序列对应的二进制位置出错。
 
15. 试说明循环冗余校验码的校验原理。P144
 
       循环冗余校验码的生成步骤：①确定校验位的位数 r
 
                                                      ②写出信息多项式 M(x)
 
                                                      ③将信息多项式左移 r 位，得到 M(x)·x^r
 
                                                      ④用 M(x)·x^r 除以生成多项式 G(x)，得到 r 位校验位
 
                                                      ⑤M(x)·x^r+R(x) 得到CRC码
 
     检验原理：根据余数判出错位，取反纠错。
 
 
 
 
二、计算题
 
第6章  运算方法和运算部件
 
 
 
定点原码一位乘：符号位单独计算，运算数取绝对值参与计算。
 
定点原码两位乘：提高了乘法速度，但仍基于重复相加和移位的思想，且随着乘数位数的↗，重复次数↗，仍影响乘法速度。计算较复杂，不常考，自行看书！
 
并行阵列乘法器：可大大提升乘法速度。（拓展）
 
定点补码一位乘：分校正法和比较法（Booth法）。校正法中被乘数符号任意，乘数分正、负两种情况。若乘数为正，则按原码一位乘的算法计算，符号位不用另外计算，被乘数的符号位参与计算；若乘数为负，则按原码一位乘的算法计算，被乘数和乘数取绝对值参与计算，最后加上 [-x]补 校正。虽然可将乘数和被乘数互换，使乘数保持+，不必校正，但当两数均为－时必须校正。∵Booth的运算规则不受乘数符号的约束 ∴控制线路较简明，在计算机中普遍使用，常考！
 
定点补码两位乘：自行看书！
 
区别：补码乘法中，乘积得符号位是在运算过程中自然形成的。而原码乘法中，符号位与数值部分分开计算。
 
 
 
 
困扰作者得问题是：被乘数和乘数互换位置的其它情况在此不一 一列举，以上三个例子，两个源于书本，同一组数据，书上的校正法却不能全部适用。望指点！
 
 
P8应=1，感谢网友指正
 
 
较复杂，不怎么考，在此不赘述！
 
 
第四章  主存储器
 
 
 
 
        
 
第七章  指令系统
 
 
 
教材P324
 
第3篇  中央处理器
 
教材P384
 
 
 
 
 
看下方！！
 
    ←参考P412例10.6，上题改正为
 
已确定是对的！
 
第四章  存储系统
 
 
 
 
书上P122原题！
 
鉴于我用公式写易误导大家，我上传书上原解如下：
 
 
4.4  辅助存储器
 
1. 若某磁盘有两个记录面，每面80个磁道，每磁道18扇区，每扇区存512字节，计算该磁盘的容量是多少？
 
解：         18×512×80×2B=1440KB
 
举个栗子(　o=^•ェ•)o
 
 
如果对你有帮助，可以给点小赏。记得关注我呦！